CN114157139B - 一种基于锁相环的定频滞环电流控制电路 - Google Patents

一种基于锁相环的定频滞环电流控制电路 Download PDF

Info

Publication number
CN114157139B
CN114157139B CN202111436575.4A CN202111436575A CN114157139B CN 114157139 B CN114157139 B CN 114157139B CN 202111436575 A CN202111436575 A CN 202111436575A CN 114157139 B CN114157139 B CN 114157139B
Authority
CN
China
Prior art keywords
input end
resistor
mos tube
phase
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111436575.4A
Other languages
English (en)
Other versions
CN114157139A (zh
Inventor
李垚
苏新河
倪宇驰
方兵洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tuoer Microelectronics Co ltd
Original Assignee
Tuoer Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tuoer Microelectronics Co ltd filed Critical Tuoer Microelectronics Co ltd
Priority to CN202111436575.4A priority Critical patent/CN114157139B/zh
Publication of CN114157139A publication Critical patent/CN114157139A/zh
Application granted granted Critical
Publication of CN114157139B publication Critical patent/CN114157139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种基于锁相环的定频滞环电流控制电路，包括：第一电路，所述第一电路包括第一振荡器、逻辑控制器、比较器和数据选择器，所述逻辑控制器的第一输入端连接于所述第一振荡器的输出端，所述比较器的输出端连接于所述第一振荡器的输入端，所述数据选择器的第一输入端连接于所述比较器的输出端；第二电路，所述第二电路包括第二振荡器、电荷泵和鉴频鉴相器，所述鉴频鉴相器的第一输入端连接于所述数据选择器的第一输入端，所述鉴频鉴相器的第二输入端连接于所述第二振荡器的输出端，所述电荷泵的输入端连接于所述鉴频鉴相器的输出端。

Description

一种基于锁相环的定频滞环电流控制电路
技术领域
本发明涉及电路领域，更具体的说是，涉及一种基于锁相环的定频滞环电流控制电路。
背景技术
现有的DC-DC转换器，对恒流控制提出越来越高的要求，一般的恒流控制环路较为复杂，而滞环电流控制结构简单，但是开关频率随着应用条件变化而变化，这对系统是不友好的。
参照图1和图2所示，通常的滞环电流控制的DC-DC转换器，采集电感电流与设定的上下限电流基准比较，产生电感电流纹波；如图所示当系统稳定时，I load＝I L_AVG＝(VH_OCP+VL_OCP)/2；但其开关频率会随着输入电压和输出电压还有电感大小变化而变化，对系统的EMC设计带来不良影响。
发明内容
本发明的目的是提供一种基于锁相环的定频滞环电流控制电路。
本发明要解决的是现有滞环电流控制电路存在的问题。
与现有技术相比，本发明技术方案及其有益效果如下：
一种基于锁相环的定频滞环电流控制电路，包括：
第一电路，所述第一电路包括：第一分电路，所述第一分电路包括第一振荡器和逻辑控制器，所述逻辑控制器的第一输入端连接于所述第一振荡器的输出端；第二分电路，所述第二分电路连接于所述第一分电路，所述第二分电路包括比较器和数据选择器，所述比较器的输出端连接于所述第一振荡器的输入端，所述数据选择器的第一输入端连接于所述比较器的输出端；
第二电路，所述第二电路包括第二振荡器、电荷泵和鉴频鉴相器，所述鉴频鉴相器的第一输入端连接于所述数据选择器的第一输入端，所述鉴频鉴相器的第二输入端连接于所述第二振荡器的输出端，所述电荷泵的输入端连接于所述鉴频鉴相器的输出端。
作为进一步改进的，所述第一分电路还包括：第一缓冲器，所述第一缓冲器的输入端连接于所述逻辑控制器的第一输出端；第二缓冲器，所述第二缓冲器的输入端连接于所述逻辑控制器的第二输出端；第一MOS管，所述第一MOS管的栅极连接于所述第一缓冲器的输出端，所述第一MOS管的漏极连接于输入电压端，所述第一MOS管的源极连接于所述第一缓冲器的第二端；第二MOS管，所述第二MOS管的栅极连接于所述第二缓冲器的输出端，所述第二MOS管的漏极连接于所述第一MOS管的源极，所述第二MOS管的源极接地；第一电容，所述第一电容的一端连接于所述第一缓冲器的第一端，所述第一电容的另一端连接于所述第一缓冲器的第二端；电感，所述电感的一端连接于所述第一电容与所述第一MOS管的源极之间的节点。
作为进一步改进的，所述第二分电路还包括：第一电阻，所述第一电阻的一端连接于所述电感的另一端；第二运算放大器，所述第二运算放大器的正输入端连接于所述电感和所述第一电阻之间，所述第二运算放大器的负输入端连接于所述第一电阻的另一端，所述第二运算放大器的输出端连接于所述比较器的正输入端；第二电容，所述第二电容的一端连接于所述第一电阻与所述第二运算放大器的负输入端的节点，所述第二电容的另一端接地；第二电阻，所述第二电阻的一端连接于所述第二电容的一端，所述第二电阻的另一端接地。
作为进一步改进的，所述第二电路还包括：第一运算放大器，所述第一运算放大器的负输入端连接于参考电压端；第三MOS管，所述第三MOS管的栅极连接于所述第一运算放大器的输出端，所述第三MOS管的漏极连接于所述数据选择器的第二输入端；第三电阻，所述第三电阻的一端连接于所述第三MOS管的漏极，所述第三电阻的另一端连接于所述第一运算放大器的正输入端；第四电阻，所述第四电阻的一端连接于所述第三电阻的另一端与所述第一运算放大器的正输入端的节点，所述第四电阻的另一端连接于所述数据选择器的第三输入端；第四MOS管，所述第四MOS管的漏极连接于所述第四电阻的另一端与所述数据选择器的第三输入端的节点，所述第四MOS管的栅极连接于所述电荷泵的输出端，所述第四MOS管的源极接地。
作为进一步改进的，所述第一MOS管和所述第二MOS管为N沟道型MOS管。
作为进一步改进的，所述第三MOS管为N沟道型MOS管，所述第四MOS管为P沟道型MOS管。
作为进一步改进的，所述电荷泵包括：第一电流源，所述第一电流源的一端连接于电源电压端；第一开关，所述第一开关的一端连接于所述第一电流源的另一端，所述第一开关的控制端连接于所述鉴频鉴相器的第一输出端；第二开关，所述第二开关的一端连接于所述第一开关的另一端，所述第二开关的控制端连接于所述鉴频鉴相器的第二输出端；第二电流源，第二电流源的一端连接于所述第二开关的另一端，所述第二电流源的另一端接地；第三电容，所述第三电容的一端连接于所述第一开关和所述第二开关之间，所述第三电容的另一端接地。
本发明的有益效果为：
利用锁相环调节目标频率保持与基准频率一致：即利用鉴频鉴相器PD，检测目标时钟和基准时钟的相位与频率差，再通过电荷泵CP调节Vcont电压，Vcont电压就可以调节VH和VL的差值，该值就可以调节开关频率，这样在各种应用条件下都可以保持恒定的开关频率；利用锁相环设定滞环电流控制的开关频率，实现DC-DC转换器的定频恒流控制。本发明结构设计巧妙，实现DC-DC转换器恒流控制且开关频率恒定。
附图说明
图1是背景技术的通常的滞环电流控制的DC-DC转换器的电路图。
图2是背景技术的通常的锁相环结构示意图。
图3是本发明实施例提供的一种基于锁相环的定频滞环电流控制电路示意图。
图4是本发明实施例提供的一种基于锁相环的定频滞环电流控制电路的波形图。
图5是本发明实施例提供的一种基于锁相环的定频滞环电流控制电路的第一电路示意图。
图6是本发明实施例提供的鉴频鉴相器和电荷泵的连接示意图。
图中：
1.第一电路11.第一分电路12.第二分电路
2.第二电路
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参照图3至图6所示，一种基于锁相环的定频滞环电流控制电路，包括：
第一电路1，所述第一电路1包括第一振荡器osc1、逻辑控制器B、比较器COMP和数据选择器MUX，所述逻辑控制器B的第一输入端连接于所述第一振荡器osc1的输出端，所述比较器COMP的输出端连接于所述第一振荡器osc1的输入端，所述数据选择器MUX的第一输入端连接于所述比较器COMP的输出端；
第二电路2，所述第二电路2包括第二振荡器osc2、电荷泵CP和鉴频鉴相器PD，所述鉴频鉴相器PD的第一输入端连接于所述数据选择器MUX的第一输入端，所述鉴频鉴相器PD的第二输入端连接于所述第二振荡器osc2的输出端，所述电荷泵CP的输入端连接于所述鉴频鉴相器PD的输出端。
所述第一电路1包括：第一分电路11，所述第一分电路11包括所述第一振荡器osc1和所述逻辑控制器B；第二分电路12，所述第二分电路12连接于所述第一分电路11，所述第二分电路12包括所述比较器COMP和所述数据选择器MUX。
所述第一分电路11还包括：第一缓冲器F1，所述第一缓冲器F1的输入端连接于所述逻辑控制器B的第一输出端；第二缓冲器F2，所述第二缓冲器F2的输入端连接于所述逻辑控制器B的第二输出端；第一MOS管，所述第一MOS管的栅极连接于所述第一缓冲器F1的输出端，所述第一MOS管的漏极连接于输入电压端，所述第一MOS管的源极连接于所述第一缓冲器F1的第二端；第二MOS管，所述第二MOS管的栅极连接于所述第二缓冲器F2的输出端，所述第二MOS管的漏极连接于所述第一MOS管的源极，所述第二MOS管的源极接地；第一电容Cbst，所述第一电容Cbst的一端连接于所述第一缓冲器F1的第一端，所述第一电容Cbst的另一端连接于所述第一缓冲器F1的第二端；电感L，所述电感L的一端连接于所述第一电容Cbst与所述第一MOS管的源极之间的节点。
所述第二分电路12还包括：第一电阻Rsense，所述第一电阻Rsense的一端连接于所述电感L的另一端；第二运算放大器OP2，所述第二运算放大器OP2的正输入端连接于所述电感L和所述第一电阻Rsense之间，所述第二运算放大器OP2的负输入端连接于所述第一电阻Rsense的另一端，所述第二运算放大器OP2的输出端连接于所述比较器COMP的正输入端；第二电容Cout，所述第二电容Cout的一端连接于所述第一电阻Rsense与所述第二运算放大器OP2的负输入端的节点，所述第二电容Cout的另一端接地；第二电阻R l oad，所述第二电阻R l oad的一端连接于所述第二电容Cout的一端，所述第二电阻R l oad的另一端接地。
所述第二电路2还包括：第一运算放大器OP1，所述第一运算放大器OP1的负输入端连接于参考电压端；第三MOS管M3，所述第三MOS管M3的栅极连接于所述第一运算放大器OP1的输出端，所述第三MOS管M3的漏极连接于所述数据选择器MUX的第二输入端；第三电阻R1，所述第三电阻R1的一端连接于所述第三MOS管M3的源极，所述第三电阻R1的另一端连接于所述第一运算放大器OP1的正输入端；第四电阻R2，所述第四电阻R2的一端连接于所述第三电阻R1的另一端与所述第一运算放大器OP1的正输入端的节点，所述第四电阻R2的另一端连接于所述数据选择器MUX的第三输入端；第四MOS管M4，所述第四MOS管M4的漏极连接于所述第四电阻的另一端与所述数据选择器MUX的第三输入端的节点，所述第四MOS管M4的栅极连接于所述电荷泵CP的输出端，所述第四MOS管M4的源极接地。
所述第一MOS管M1和所述第二MOS管M2为N沟道型MOS管。
所述第三MOS管M3为N沟道型MOS管，所述第四MOS管M4为P沟道型MOS管。
参照图6所示，所述电荷泵CP包括：第一电流源I1，所述第一电流源I 1的一端连接于电源电压端VDD；第一开关S1，所述第一开关S1的一端连接于所述第一电流源I1的另一端，所述第一开关S1的控制端连接于所述鉴频鉴相器PD的第一输出端；第二开关S2，所述第二开关S2的一端连接于所述第一开关S1的另一端，所述第二开关S2的控制端连接于所述鉴频鉴相器PD的第二输出端；第二电流源I2，第二电流源I2的一端连接于所述第二开关S2的另一端，所述第二电流源I2的另一端接地；第三电容Cp，所述第三电容Cp的一端连接于所述第一开关S1和所述第二开关S2之间，所述第三电容Cp的另一端接地。
本发明的原理为：
利用锁相环调节目标频率保持与基准频率一致：即利用鉴频鉴相器PD，检测目标时钟和基准时钟的相位与频率差，再通过电荷泵CP调节Vcont电压，Vcont电压就可以调节VH和VL的差值，该值就可以调节开关频率，这样在各种应用条件下都可以保持恒定的开关频率；利用锁相环设定滞环电流控制的开关频率，实现DC-DC转换器的定频恒流控制。本发明结构设计巧妙，实现DC-DC转换器恒流控制且开关频率恒定。
以上实施例仅用以解释说明本发明的技术方案而非对其限制。本领域技术人员应当理解，未脱离本发明精神和范围的任何修改和等同替换，均应落入本发明权利要求的保护范围中。

Claims (4)

1.一种基于锁相环的定频滞环电流控制电路，其特征在于，包括：
第一电路，所述第一电路包括：
第一分电路，所述第一分电路包括第一振荡器和逻辑控制器，所述逻辑控制器的第一输入端连接于所述第一振荡器的输出端；
第二分电路，所述第二分电路连接于所述第一分电路，所述第二分电路包括比较器和数据选择器，所述比较器的输出端连接于所述第一振荡器的输入端，所述数据选择器的第一输入端连接于所述比较器的输出端；第二电路，所述第二电路包括第二振荡器、电荷泵和鉴频鉴相器，所述鉴频鉴相器的第一输入端连接于所述数据选择器的第一输入端，所述鉴频鉴相器的第二输入端连接于所述第二振荡器的输出端，所述电荷泵的输入端连接于所述鉴频鉴相器的输出端；
所述第一分电路还包括：
第一缓冲器，所述第一缓冲器的输入端连接于所述逻辑控制器的第一输出端；
第二缓冲器，所述第二缓冲器的输入端连接于所述逻辑控制器的第二输出端；
第一MOS管，所述第一MOS管的栅极连接于所述第一缓冲器的输出端，所述第一MOS管的漏极连接于输入电压端，所述第一MOS管的源极连接于所述第一缓冲器的第二端；
第二MOS管，所述第二MOS管的栅极连接于所述第二缓冲器的输出端，所述第二MOS管的漏极连接于所述第一MOS管的源极，所述第二MOS管的源极接地；
第一电容，所述第一电容的一端连接于所述第一缓冲器的第一端，所述第一电容的另一端连接于所述第一缓冲器的第二端；
电感，所述电感的一端连接于所述第一电容与所述第一MOS管的源极之间的节点；
所述第二分电路还包括：
第一电阻，所述第一电阻的一端连接于所述电感的另一端；
第二运算放大器，所述第二运算放大器的正输入端连接于所述电感和所述第一电阻之间，所述第二运算放大器的负输入端连接于所述第一电阻的另一端，所述第二运算放大器的输出端连接于所述比较器的正输入端；
第二电容，所述第二电容的一端连接于所述第一电阻与所述第二运算放大器的负输入端的节点，所述第二电容的另一端接地；
第二电阻，所述第二电阻的一端连接于所述第二电容的一端，所述第二电阻的另一端接地；
所述第二电路还包括：
第一运算放大器，所述第一运算放大器的负输入端连接于参考电压端；第三MOS管，所述第三MOS管的栅极连接于所述第一运算放大器的输出端，所述第三MOS管的漏极连接于所述数据选择器的第二输入端；
第三电阻，所述第三电阻的一端连接于所述第三MOS管的漏极，所述
第三电阻的另一端连接于所述第一运算放大器的正输入端；
第四电阻，所述第四电阻的一端连接于所述第三电阻的另一端与所述第一运算放大器的正输入端的节点，所述第四电阻的另一端连接于所述数据选择器的第三输入端；
第四MOS管，所述第四MOS管的漏极连接于所述第四电阻的另一端与所述数据选择器的第三输入端的节点，所述第四MOS管的栅极连接于所述电荷泵的输出端，所述第四MOS管的源极接地。
2.根据权利要求1所述的一种基于锁相环的定频滞环电流控制电路，其特征在于，所述第一MOS管和所述第二MOS管为N沟道型MOS管。
3.根据权利要求1所述的一种基于锁相环的定频滞环电流控制电路，其特征在于，所述第三MOS管为N沟道型MOS管，所述第四MOS管为P沟道型MOS管。
4.根据权利要求1所述的一种基于锁相环的定频滞环电流控制电路，其特征在于，所述电荷泵包括：
第一电流源，所述第一电流源的一端连接于电源电压端；
第一开关，所述第一开关的一端连接于所述第一电流源的另一端，所述第一开关的控制端连接于所述鉴频鉴相器的第一输出端；
第二开关，所述第二开关的一端连接于所述第一开关的另一端，所述第二开关的控制端连接于所述鉴频鉴相器的第二输出端；
第二电流源，第二电流源的一端连接于所述第二开关的另一端，所述第二电流源的另一端接地；
第三电容，所述第三电容的一端连接于所述第一开关和所述第二开关之间，所述第三电容的另一端接地。
CN202111436575.4A 2021-11-29 2021-11-29 一种基于锁相环的定频滞环电流控制电路 Active CN114157139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111436575.4A CN114157139B (zh) 2021-11-29 2021-11-29 一种基于锁相环的定频滞环电流控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111436575.4A CN114157139B (zh) 2021-11-29 2021-11-29 一种基于锁相环的定频滞环电流控制电路

Publications (2)

Publication Number Publication Date
CN114157139A CN114157139A (zh) 2022-03-08
CN114157139B true CN114157139B (zh) 2024-05-24

Family

ID=80784368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111436575.4A Active CN114157139B (zh) 2021-11-29 2021-11-29 一种基于锁相环的定频滞环电流控制电路

Country Status (1)

Country Link
CN (1) CN114157139B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201134068A (en) * 2010-03-19 2011-10-01 Bcd Semiconductor Mfg Ltd Clock external synchronization realization circuit for a switch power supply
CN204376704U (zh) * 2014-07-11 2015-06-03 成都芯源系统有限公司 用于电压转换器的控制电路
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN105099440A (zh) * 2014-05-22 2015-11-25 北京大学深圳研究生院 一种基于锁相环的收发机及通信方法
CN107317478A (zh) * 2017-06-12 2017-11-03 昌芯(西安)集成电路科技有限责任公司 一种用于acot控制模式的dc‑dc转换器中的导通时间控制电路
CN216794858U (zh) * 2021-11-29 2022-06-21 拓尔微电子股份有限公司 一种基于锁相环的定频滞环电流控制电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201134068A (en) * 2010-03-19 2011-10-01 Bcd Semiconductor Mfg Ltd Clock external synchronization realization circuit for a switch power supply
CN105099440A (zh) * 2014-05-22 2015-11-25 北京大学深圳研究生院 一种基于锁相环的收发机及通信方法
CN204376704U (zh) * 2014-07-11 2015-06-03 成都芯源系统有限公司 用于电压转换器的控制电路
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN107317478A (zh) * 2017-06-12 2017-11-03 昌芯(西安)集成电路科技有限责任公司 一种用于acot控制模式的dc‑dc转换器中的导通时间控制电路
CN216794858U (zh) * 2021-11-29 2022-06-21 拓尔微电子股份有限公司 一种基于锁相环的定频滞环电流控制电路

Also Published As

Publication number Publication date
CN114157139A (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
US10879801B2 (en) Power converter with a plurality of switching power stage circuits
TWI774085B (zh) 脈衝寬度調變控制晶片和電源轉換系統
JP2013046496A (ja) 制御回路、電源装置及び電源の制御方法
CN104184319A (zh) 电荷泵电路及其控制电路及控制方法
JP2022104784A (ja) 昇圧コンバータ回路のゼロクロス検出装置
US20230188037A1 (en) Fixed-frequency hysteretic dc-dc converter
Zeng et al. Design of KY converter with constant on-time control under DCM operation
CN216794858U (zh) 一种基于锁相环的定频滞环电流控制电路
US20220321009A1 (en) Voltage converter
CN114157139B (zh) 一种基于锁相环的定频滞环电流控制电路
CN107994767A (zh) 电压电源
CN108988624B (zh) 一种异步启动电路
CN113422512B (zh) 一种四开关控制电路
WO2023280328A1 (zh) 开关变换器及其控制电路
CN112787505A (zh) 一种dc-dc变换器及其控制电路和控制方法
Qu et al. A 2.8-MHz 96.1%-peak-efficiency 1.4-μs-settling-time fully soft-switched LED driver with 0.08–1 dimming range
CN216672860U (zh) 一种四开关控制电路
CN111313703B (zh) 脉冲序列控制的PCCM Buck变换器
CN112799456B (zh) 电压变换电路及方法以及升降压变换电路
CN113783421A (zh) 一种直流升压转换装置
CN115549469A (zh) 开关变换器及其控制电路
CN210157086U (zh) 电源电压跟随装置及计算设备
CN107370367B (zh) 一种新型buck拓扑自适应结构控制装置
CN110380602A (zh) 一种基于软启动的直流-直流变换器
Tiwari et al. A DC-DC boost converter with soft start function and DPEA technique using 180nm technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220402

Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000

Applicant after: Tuoer Microelectronics Co.,Ltd.

Address before: Unit 410, 1702 Gangzhong Road, Xiamen area, China (Fujian) pilot Free Trade Zone, Xiamen City, Fujian Province

Applicant before: INMICRO (XIAMEN) MICROELECTRONIC TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant