CN114144756A - 使用写入事务数据选择读取电压 - Google Patents

使用写入事务数据选择读取电压 Download PDF

Info

Publication number
CN114144756A
CN114144756A CN202080053213.4A CN202080053213A CN114144756A CN 114144756 A CN114144756 A CN 114144756A CN 202080053213 A CN202080053213 A CN 202080053213A CN 114144756 A CN114144756 A CN 114144756A
Authority
CN
China
Prior art keywords
physical address
write
data
directory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080053213.4A
Other languages
English (en)
Other versions
CN114144756B (zh
Inventor
振刚·陈
谢廷俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114144756A publication Critical patent/CN114144756A/zh
Application granted granted Critical
Publication of CN114144756B publication Critical patent/CN114144756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种系统包含存储器组件；以及处理装置，其与所述存储器组件操作性地耦合。所述处理装置用以接收对存储于所述存储器组件的物理地址处的数据执行读取操作的请求，且确定所述数据是否满足关于所述数据何时写入到所述物理地址的阈值准则。响应于所述数据满足所述阈值准则，所述处理装置用以使用第一读取电压电平对存储于所述物理地址处的所述数据执行所述读取操作，且响应于所述数据不满足所述阈值准则，使用第二读取电压电平对存储于所述物理地址处的所述数据执行所述读取操作。

Description

使用写入事务数据选择读取电压
技术领域
本公开的实施例大体上涉及存储器子系统，且更确切地说涉及使用写入事务数据选择读取电压。
背景技术
存储器子系统可为存储系统、存储器模块或存储装置与存储器模块的混合。存储器子系统可包含一或多个存储数据的存储器组件。存储器组件可例如是非易失性存储器组件和易失性存储器组件。大体来说，主机系统可利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。
附图说明
根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2为根据本公开的一些实施例的用以使用写入事务数据选择读取电压的实例方法的流程图。
图3为说明根据本公开的一些实施例的针对三个读取电压电平随写读延迟而变的位错误率的曲线图。
图4为说明根据本公开的一些实施例的用以使用写入事务目录选择读取电压的实例数据流的框图。
图5为根据本公开的一些实施例的用以使用写入事务目录选择读取电压的实例方法的流程图。
图6A说明根据本公开的一些实施例的实例写入事务目录。
图6B说明根据本公开的一些实施例的实例写入事务目录。
图7为其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的方面涉及使用写入事务数据选择读取电压。存储器子系统可为存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。大体来说，主机系统可利用包含一或多个存储器组件，例如非易失性存储器装置的存储器子系统。主机系统可提供待存储于存储器子系统处的数据，且可请求从存储器子系统检索数据。
对于某些存储器装置类型(即，对于采用某些类型的存储器装置的存储器子系统)，位错误率(BER)可随时间发生变化。BER可为每单位时间检测到的在数据块处存储的数据经历的位错误数目。确切地说，一些非易失性存储器装置(例如，NAND、相变等)具有随时间而移动的阈值电压(Vt)分布。在给定读取电平(即，作为读取操作的部分施加到存储器单元的电压)下，如果Vt分布移动，则BER也会受影响。对于在一时间例项处的任何Vt分布，可存在最小化预期BER的最佳读取电平(或读取电平范围)。确切地说，对于一些类型的存储器装置，Vt分布和BER可随写读(W2R)延迟(即，在数据被写入到存储器装置时与在从存储器装置读取数据时之间经过的时间周期)而变。由于BER的此时变本质，以及存储器中的其它噪声机制，单个读取电平可能不足以实现满足某些系统可靠性目标的错误率。因此，某些存储器子系统可具有数个预编程读取电压电平，每一电平对应于W2R延迟时间的不同范围。例如，最低读取电压对于极小写读延迟可能是最有利的(最低BER)，第二较高读取电压对于具有略微较大W2R延迟的数据可具有最低BER，且第三读取电压对于具有极大W2R延迟的数据可具有最低BER。
常规存储器子系统可从非易失性存储器读取数据，其首先选择最低读取电压电平以尝试读取数据。如果在使用最低读取电压电平时发生读取错误，则选择下一最高读取电压电平以尝试读取数据。再次，如果发生读取错误，则使用另一较高读取电压电平来读取数据。从最低读取电压开始，且接着前进到较高读取电压有助于防止由施加过高读取电压引起的损坏性读取和部分写入。然而，此技术可通过增大存储器读取存取的时延而降低系统性能，这是由于对于具有较大写读延迟的数据，通常会在获得正确读取电压之前尝试所有三个电压电平。
本公开的方面通过使用写入事务数据来选择要使用的适当读取电压电平解决了上文和其它不足。存储器子系统可包含写入事务目录，其为包含存储写入事务数据的条目的数据结构，所述写入事务数据例如与已在特定W2R延迟范围内发生的写入事务相关联的物理地址。在接收到执行读取操作的请求时，存储器子系统可检查写入事务目录以寻找对应于待执行读取操作的物理地址的条目。如果物理地址在写入事务目录中，则可针对物理地址处的数据确定W2R延迟范围。可接着基于物理地址处的数据的W2R延迟选择读取电压电平。
在一个实例中，与写入事务相关联的物理地址被记录于写入事务目录中。在接收到读取物理地址处存储的数据的请求后，如果物理地址被记录于写入事务目录中，则选择第一读取电压电平以读取物理地址处的数据。如果物理地址并未记录于写入事务目录中，则选择第二读取电压。在另一实例中，在接收到执行写入事务的请求后，将与写入事务相关联的物理地址连同写入事务何时发生的时间戳一起记录于写入事务目录中。接着，在接收到读取物理地址处的数据的请求后，搜索写入事务目录。如果在写入事务目录中找到物理地址，则确定与物理地址一起存储的时间戳与当前读取请求之间的差。如果所述差(即，W2R延迟)小于阈值写读延迟，则选择第一读取电压，否则选择第二读取电压。应注意，可使用任何数目个阈值写读延迟来选择任何数目个读取电压。例如，可使用多于一个阈值写读延迟在三个或多于三个读取电压之间进行选择。
因此，本公开通过使用写入事务目录选择读取电压而提供优于常规系统的优点。读取重试触发率降低，这可改进整体系统处理量并降低时延。另外，可减少或消除部分写入效应，因此确保系统继续满足主机系统的可靠性要求。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可为易失性存储器组件、非易失性存储器组件或此类组件的组合。存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)以及非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110和从存储器子系统110读取数据。如本文中所使用，“耦合到”大体上指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、嵌入式计算机(例如，包含在车辆、工业设备或联网的商业装置中的计算机)，或包含存储器和处理装置的此类计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到所述存储器子系统。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件112A到112N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。
存储器组件112A到112N可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)类型快闪存储器。存储器组件112A到112N中的每一个可包含一或多个存储器单元阵列，所述存储器单元例如单层级单元(SLC)或多层级单元(MLC)(例如，三层级单元(TLC)或四层级单元(QLC))。在一些实施例中，特定存储器组件可包含存储器单元的SLC部分和MLC部分两者。存储器单元中的每一个可存储由主机系统120使用的数据的一或多个位(例如，数据块)。尽管描述例如NAND类型快闪存储器的非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112A到112N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的变化来执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器组件112A到112N的存储器单元可分组为存储器页或数据块，所述存储器页或数据块可指用于存储数据的存储器组件的单位。
存储器系统控制器115(下文称为“控制器”)可与存储器组件112A到112N通信以执行操作，例如在存储器组件112A到112N处读取数据、写入数据或擦除数据，以及其它此类操作。控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。控制器115可包含配置成执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、所提取数据等。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，且可替代地依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
大体来说，控制器115可从主机系统120接收命令或操作，且可将命令或操作转换成指令或适当命令，以实现对存储器组件112A到112N的所要存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及在与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转换。控制器115可进一步包含主机接口电路以经由物理主机接口与主机系统120通信。主机接口电路可将从主机系统接收到的命令转换成命令指令以存取存储器组件112A到112N，以及将与存储器组件112A到112N相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)以及地址电路(例如，行解码器和列解码器)，所述地址电路可从控制器115接收地址且对地址进行解码以存取存储器组件112A到112N。
存储器子系统110包含读取电压选择组件113，其可使用写入事务目录选择用于读取操作的读取电压电平。在一些实施例中，控制器115包含读取电压选择组件113的至少一部分。例如，控制器115可包含处理器117(处理装置)，其配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，读取电压选择组件113为主机系统120、应用程序或操作系统的部分。
写入事务目录为包含存储写入事务数据的条目的数据结构，所述写入事务数据例如与已在特定W2R延迟范围内发生的写入事务相关联的物理地址。写入事务目录可为例如且不限于表格或列表。存储器子系统可对写入事务目录执行查找操作或搜索操作。
读取电压选择组件113可搜索写入事务目录以寻找写入事务目录中存储的物理地址或物理地址的指示。读取电压选择组件113可基于写入事务目录的搜索结果确定数据是否满足阈值准则。如果数据是在阈值时间周期内写入到物理地址，则满足阈值准则。在一个实施例中，如果物理地址存储在写入事务目录中，则数据是在阈值时间周期内写入到物理地址，且因此可满足阈值准则。在另一实施例中，与物理地址一起存储的时间戳可取决于数据是否在阈值时间周期内写入到物理地址而指示是否满足阈值准则。读取电压选择组件113可基于是否在阈值时间周期内写入到物理地址来选择用以读取物理地址处的数据的读取电压。下文描述关于读取电压选择组件113的操作的另外细节。
图2为根据本公开的一些实施例的用以使用写入事务目录选择读取电压的实例方法200的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1的读取电压选择组件113执行方法200。尽管以特定顺序或次序示出，但除非另外指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，在各种实施例中可省略一或多个过程。因此，在每一实施例中并不需要所有过程。其它过程流程是可能的。
在操作210处，处理逻辑接收读取存储在存储器组件(例如，存储器组件112A到112N中的一个)的物理地址处的数据的读取请求。读取请求可包含待读取的存储器组件的物理地址的指示符。物理地址的指示符可为物理地址的表示，例如存储器组件的物理地址的数字记法或任何其它指示符。存储在物理地址处的数据可是在先前时间写入，在所述时间物理地址的指示符可记录于被称为写入事务目录的缓冲器中。缓冲器可为存储最近写入的物理地址的指示符的先进先出存储器缓冲器。
在操作220处，处理逻辑确定物理地址处的数据是否满足关于数据何时写入到物理地址的阈值准则。当数据是在阈值时间周期内写入时，可满足阈值准则。当自从数据写入以来的时间超过阈值时间周期时，并不满足阈值准则。阈值时间周期可为最大W2R延迟，对于所述延迟，可使用第一读取电压电平以准确地读取数据。阈值时间周期可取决于存储器子系统，且可选择为提供最佳阈值，在所述最佳阈值处开始使用第二读取电压电平读取数据，如图3中所示。图3为说明根据本公开的一些实施例的针对三个读取电压电平随写读(W2R)延迟而变的位错误率(BER)的曲线图300。如本文中所描述，Vt分布可随时间移位。例如，对于给定读取电压电平，例如第一读取电压电平(标记为读取电平1)，如果Vt分布移动，则在使用此读取电压电平执行读取操作时经历的位错误率可随时间改变。在这些或其它情况中，Vt分布和位错误率可随W2R延迟而变。在曲线图300中，针对使用指定读取电压电平执行的读取操作显示测得的BER。例如，BER曲线312表示针对在不同W2R延迟时间的片段上使用读取电平1执行的读取操作测得的BER，BER曲线322表示针对在不同W2R延迟时间的片段上使用读取电平2执行的读取操作测得的BER，且BER曲线332表示针对在不同W2R延迟时间的片段上使用读取电平3执行的读取操作测得的BER。曲线图300示出三个读取电压电平中的每一个在不同W2R延迟时间范围内最小化BER，例如W2R范围310、W2R范围320和W2R范围330。在其它实施例中，可能存在任何其它数目个W2R延迟时间范围和相关联读取电压电平。可在存储器组件的生产期间设置读取电平1、读取电平2和读取电平3的值。关于图2描述的阈值时间周期可对应于W2R范围310且第一读取电压电平可对应于读取电平1。替代地，阈值时间周期可为延伸超出W2R范围310的时间。
再次参考图2的操作220，处理逻辑可搜索写入事务目录以确定目录是否包含来自读取请求的物理地址。在一个实施例中，如果物理地址在目录中，则物理地址是在所界定时间周期(例如，W2R范围310)内最后一次写入，且满足阈值准则。如果物理地址不在目录中，则物理地址是在所界定时间周期外(例如，W2R范围320或W2R范围330)最后一次写入，且并不满足阈值准则。在另一实施例中，如果物理地址不在写入事务目录中，则再次超过阈值W2R延迟。然而，如果物理地址在写入事务目录中，则处理逻辑还可确定与物理地址相关联的时间戳是否指示自从物理地址处的数据被写入以来已经过阈值时间周期。可将时间戳相比于读取操作的当前时间以确定物理地址处的数据是否是在阈值时间周期内写入。
在图2的操作230处，响应于数据满足阈值准则，处理逻辑使用第一读取电压电平对物理地址处存储的数据执行读取操作。在操作240处，响应于数据不满足阈值准则，处理逻辑使用第二读取电压电平对物理地址处存储的数据执行读取操作。第二读取电压电平可高于第一读取电压电平。
图4说明读取电压选择组件113和存储器450。读取电压选择组件可包含搜索引擎420、写入事务目录430和读取电平选择器440。搜索引擎420可以硬件实施为散列、内容可寻址存储器或任何其它硬件搜索方案。也可至少部分地通过软件实施搜索引擎420。写入事务目录430可存储存储器450的最近已写入有数据的一或多个物理地址。写入事务目录430还可包含目录条目更新模块435，以用新接收的物理地址(例如，物理地址414)更新写入事务目录且移除旧条目。读取电平选择器440可为基于写入事务目录430的搜索结果确定在读取操作的第一次尝试时使用哪个读取电压电平的硬件或软件。
例如，在一个实施方案中，读取电压选择组件113的搜索引擎420从主机系统接收读取请求402。搜索引擎420可接着搜索写入事务目录430。搜索引擎420可搜索存储于写入事务目录430中的一或多个物理地址，且可将搜索结果转发到读取电平选择器440。读取电平选择器440可基于写入事务目录430的搜索结果选择读取电压电平。在一个实例中，如果搜索引擎420确定与读取请求402一起接收的物理地址存储在写入事务目录430中，则选择第一读取电压电平。如果物理地址并不存储于写入事务目录430中，则选择第二读取电压电平。在另一实例中，如果物理地址在写入事务目录430中，则读取电平选择器440可确定与物理地址一起存储在写入事务目录430中的时间戳是否指示自从数据被写入到物理地址以来已经过阈值时间周期。如果尚未经过阈值时间周期，则选择第一读取电压电平。如果已经过阈值时间周期，则选择第二读取电压电平。在选择读取电压电平之后，可执行读取操作且将读取数据404传回到主机系统。
在另一实例中，可在写入事务目录430的目录条目更新模块435处接收写入请求412的物理地址414。写入请求412可包含物理地址414和写入数据416两者。写入请求412的物理地址414可存储在写入事务目录430中，而写入数据416存储在存储器450中的物理地址414处。在一些实施例中，目录条目更新模块435将物理地址414连同指示写入数据416何时写入到存储器450的时间戳一起记录在写入事务目录430中。目录条目更新模块435可将物理地址414或物理地址414的指示符记录在写入事务目录430的邻近于先前写入操作的条目的条目中。在一些实施例中，写入请求包含用于写入数据416的多个物理地址414。写入数据416的每一物理地址414可被记录于写入事务目录430中。
在一个实施例中，写入事务目录430可为先进先出(FIFO)存储器缓冲器。目录条目更新模块435可将物理地址与时间戳一起记录在写入事务目录430中，且在每次记录新物理地址时移除写入事务目录的先前条目。写入事务目录430可为所界定大小，且因此可在已记录特定数目个其它物理地址之后(即，当缓冲器已满时)移除或覆写条目。在一个实例中，目录条目更新模块435可在每次接收新写入请求时移除写入事务目录430的最旧条目且将其替换为新接收到的物理地址。
另外，在一些实施例中，目录条目更新模块435可以恒定间隔从写入事务目录430移除条目。因此，物理地址414被存储在写入事务目录430中达阈值时间量(即，阈值W2R延迟)且接着被移除。例如，目录条目更新模块435可包含写入事务目录430的写入指针，其以恒定间隔递增到写入事务目录430中的下一条目位置。在每一恒定间隔下，移除由写入指针指示的位置处的条目。另外，如果在所述间隔期间接收到写入请求，则可将所移除条目替换为新接收到的写入请求的物理地址。无论是否接收到写入请求，写入指针都会递增。因此，在所界定大小的写入事务目录430中，可在无时间戳的情况下记录物理地址414。
图5为根据本公开的一些实施例的用以使用写入事务目录选择读取电压的实例方法500的流程图。方法500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1的读取电压选择组件113执行方法500。尽管以特定顺序或次序示出，但除非另外指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，在各种实施例中可省略一或多个过程。因此，并非每一实施例都需要所有过程。其它过程流程是可能的。
在操作510处，处理逻辑对位于存储器组件的物理地址处的存储器执行写入操作。写入操作可包含待写入到存储器组件的数据和物理地址。物理地址可为存储器的待存储数据的物理位置的指示符(例如表示物理位置的数字地址等)。接着可在写入操作的物理地址处将数据写入到存储器。在操作520处，处理逻辑在写入事务目录中记录物理地址。写入事务目录可为记录存储器中进行写入的物理地址中的每一个的存储器缓冲器。在一个实施例中，写入事务目录为先进先出存储器缓冲器，其记录传入写入操作的物理地址且在每次记录新地址时移除缓冲器中的最旧物理地址。每一物理地址都可记录有写入操作发生时间的时间戳。在另一实施例中，写入事务目录的写入指针在每次经过特定时间间隔时递增到下一条目位置。特定时间间隔可为最小写入间隔(即，可发生单个写入事务的最短时间量)。
在操作530处，处理逻辑接收在物理地址处对存储器执行读取操作的请求。读取操作可包含存储器的待读取物理地址。可在读取电压选择组件处接收物理地址以确定用以读取物理地址处的数据的读取电压。在操作540处，处理逻辑确定物理地址是否存储在写入事务目录中。以硬件(例如，散列或内容可寻址存储器)实施的搜索引擎可用以搜索最近写入事务以寻找具有所述物理地址的条目。
在操作550处，处理逻辑响应于确定物理地址存储在写入事务目录中而使用第一读取电压电平在物理地址处读取存储器，且如果物理地址并不存储在写入事务目录中，则可使用第二读取电压电平。第一读取电压电平可为多个读取电压电平中的最低读取电压电平。例如，可存在第一读取电压电平(最低)、第二读取电压电平(中等)和第三读取电压电平(最高)。不同读取电压电平可用于具有不同W2R延迟的数据。第一读取电压电平可用于读取第一W2R延迟范围内的数据。第二读取电压电平可用于读取第二W2R延迟范围内的数据。第三读取电压电平可用于读取第三W2R延迟范围内的数据。在另一实例中，如果W2R延迟超过阈值(例如，在第二或第三范围内)，则可使用第二读取电压电平来尝试读取数据。如果在使用第二读取电压电平时发生读取错误，则可使用第三读取电压电平来读取数据。在操作560处，当物理地址处的数据的W2R延迟超过阈值W2R延迟时，处理逻辑从写入事务目录移除物理地址。
图6A说明根据一个实施例的用于选择读取电压电平的实例写入事务目录。写入事务目录可存储存储器的已执行写入操作的一或多个物理地址600A到N。在一个实例中，当接收和/或执行写入操作时，记录时间戳连同待执行写入操作的物理地址。例如，当接收和/或执行待对物理地址600A执行的写入操作时，可记录物理地址600A连同时间戳600B。
在一个实施例中，写入目录为先进先出缓冲器。缓冲器的写入指针可用于选择要记录写入操作的物理地址和时间戳的缓冲器条目。在每次接收到写入操作时可递增写入指针。因此，写入事务目录可在接收到写入操作时相邻地记录写入操作的物理地址。例如，在接收到第一写入操作后，可记录物理地址600A和时间戳600B。接下来，可接收到第二写入操作，且可邻近于物理地址600A和600B记录物理地址602A和602B，而不管在写入操作之间已经过多少时间。可接收到第三写入操作，且可邻近于先前写入操作的物理地址602A和时间戳602B记录物理地址604A和时间戳604B。
另外，在接收到读取操作后，可搜索写入事务目录以确定待读取物理地址是否记录在其中。如果在写入事务目录中找到物理地址，则使用与物理地址一起记录的时间戳来确定物理地址的W2R延迟是否大于所界定阈值。如果W2R延迟小于所界定阈值，则可使用第一读取电压电平来读取存储器中的物理地址处的数据。如果W2R延迟大于所界定阈值，则可使用第二读取电压电平来读取存储器中的物理地址处的数据。第二读取电压可高于第一读取电压。另外，如果物理地址不在写入事务目录中，则可使用第二读取电压电平。
图6B描绘根据一个实施例的实例写入事务目录。写入指针可用于选择所接收物理地址记录在写入事务目录的哪个条目中。写入指针可以与存储器子系统的最大写入速率相同的速率递增到下一条目位置，或换句话说，在每次经过最小写入间隔时进行递增。最小写入间隔可为可发生写入操作的最小时间周期。在每一最小写入间隔下，如果接收到写入操作，则根据写入指针的此时位置将写入操作的物理地址记录于写入事务目录中。写入指针可继续每隔最小写入间隔进行递增，即使未接收到写入操作也如此。
由于写入指针每隔最小写入间隔进行递增，写入事务目录的大小可由阈值W2R间隔确定，阈值W2R间隔也可由写入事务目录的大小确定。阈值W2R间隔除以最小写入间隔可以得到写入事务目录中的可能条目数目。因此，在一个实施例中，当接收到读取操作时，可搜索写入事务目录以寻找读取操作中的物理地址。如果物理地址在写入事务目录中，则物理地址的W2R延迟小于阈值W2R间隔。因此，可使用第一读取电压电平来读取物理地址处的数据。否则，如果未在写入事务目录中找到物理地址，则W2R延迟大于阈值W2R间隔。如果W2R延迟大于阈值W2R间隔，则可使用第二读取电压电平来读取物理地址处的数据。
例如，写入指针可通过指向写入事务目录中对应于目录条目610的位置而开始。此时未接收到写入操作，且因此其保持为空。一旦经过最小写入间隔，写入指针就递增到对应于物理地址的位置612，在所述点处接收到写入操作。可接着在目录条目612处记录写入操作的物理地址。在已经过另一最小写入间隔之后，写入指针再次递增到目录条目614。相同的过程将继续，直到写入指针到达目录的末端(例如，目录条目N)为止。接着，写入指针回到目录条目610处的写入事务目录开端。在使用此方法的情况下，阈值W2R间隔可由写入事务目录中的条目数目界定。因此，如果物理地址在写入事务目录中，则物理地址处的数据是在阈值W2R间隔内写入。
图7说明计算机系统700的实例机器，在所述实例机器内可执行用于使机器执行本文中所论述的方法中的任一或多种的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的读取电压选择组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。此外，虽然说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合个别地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任一或多种。
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，它们经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702配置成执行指令726，以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置708以经由网络720通信。
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，所述机器可读存储媒体上存储有一或多个指令集726或体现本文中所描述的方法或功能中的任一或多种的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718，和/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用以实施对应于读取电压选择组件(例如，图1的读取电压选择组件113)的功能性的指令。虽然在实例实施例中机器可读存储媒体724示出为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使得机器执行本公开的方法中的任一或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在本文中，且通常将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅为应用于这些量的便利标记。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证实构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已参考其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种系统，其包括：
存储器组件；以及
处理装置，其与所述存储器组件操作性地耦合以进行以下操作：
接收对存储于所述存储器组件的物理地址处的数据执行读取操作的请求；
确定所述数据是否满足关于所述数据何时写入到所述物理地址的阈值准则；
响应于所述数据满足所述阈值准则，使用第一读取电压电平对存储于所述物理地址处的所述数据执行所述读取操作；以及
响应于所述数据不满足所述阈值准则，使用第二读取电压电平对存储于所述物理地址处的所述数据执行所述读取操作。
2.根据权利要求1所述的系统，其中为确定所述数据是否满足所述阈值准则，所述处理装置进一步进行以下操作：
搜索写入目录以找出对应于所述物理地址的条目；以及
确定所述写入目录中与对应于所述物理地址的所述条目相关联的时间戳是否指示存储于所述物理地址处的所述数据满足所述阈值准则。
3.根据权利要求2所述的系统，其中为确定所述时间戳是否指示存储于所述物理地址处的所述数据满足所述阈值准则，所述处理装置进一步进行以下操作：
确定当前时间与所述时间戳之间的差，其中所述差表示存储于所述物理地址处的所述数据的写读延迟；以及
将所述差与阈值比较。
4.根据权利要求1所述的系统，其中为确定写入到所述物理地址的所述数据是否满足所述阈值准则，所述处理装置进一步进行以下操作：
确定对应于所述物理地址的条目是否存储在写入目录中，其中所述写入目录存储对应于满足所述阈值准则的多个存储器物理地址的多个条目。
5.根据权利要求4所述的系统，其中所述处理装置进一步进行以下操作：
在执行将所述数据写入到所述物理地址的写入操作后，将所述物理地址记录在所述写入目录中；以及
在并不满足所述阈值准则之后，从所述写入目录移除所述物理地址。
6.根据权利要求5所述的系统，其中写入指针确定使用所述写入目录的哪个条目来记录所述物理地址，且其中所述写入指针在指定时间周期之后更新为指向所述写入目录的后续条目。
7.根据权利要求6所述的系统，其中在所述指定时间周期之后更新所述写入指针，而不管在所述指定时间周期期间是否接收到另一写入操作。
8.一种方法，其包括：
对存储于存储器组件的物理地址处的数据执行写入操作；
在写入事务目录中记录所述物理地址的指示符；
接收对存储于所述物理地址处的所述数据执行读取操作的请求；
确定所述物理地址的所述指示符是否存储在所述写入事务目录中；以及
响应于确定所述物理地址存储在所述写入事务目录中而使用第一读取电压电平读取存储于所述物理地址处的所述数据。
9.根据权利要求8所述的方法，其进一步包括：
确定所述数据并不满足关于所述数据何时写入到所述物理地址的阈值准则；以及
从所述写入事务目录移除所述物理地址。
10.根据权利要求8所述的方法，其中确定所述物理地址是否存储在所述写入事务目录中包括：
使用硬件散列方案或内容可寻址存储器搜索所述写入事务目录。
11.根据权利要求8所述的方法，其进一步包括响应于确定所述物理地址并不存储在所述写入事务目录中而使用第二读取电压电平读取存储于所述物理地址处的所述数据，其中所述第二读取电压电平高于所述第一读取电压电平。
12.根据权利要求8所述的方法，其中所述写入事务目录包括先进先出存储器缓冲器，且其中当经过最小写入间隔时，移除所述写入事务目录的最旧条目。
13.根据权利要求12所述的方法，其中在所述最小写入间隔下，如果接收到新写入操作，则将新物理地址记录在所述写入事务目录中。
14.根据权利要求8所述的方法，其中在执行了所述写入操作时，一起记录时间戳与所述物理地址，其中所述时间戳用于确定是否满足关于所述数据何时写入到所述物理地址的阈值准则。
15.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使得所述处理装置进行以下操作：
接收对存储于存储器组件的物理地址处的数据执行读取操作的请求；
确定所述数据是否满足关于所述数据何时写入到所述物理地址的阈值准则；
响应于所述数据满足所述阈值准则，使用第一读取电压电平对存储于所述物理地址处的所述数据执行所述读取操作；以及
响应于所述数据不满足所述阈值准则，使用第二读取电压电平对存储于所述物理地址处的所述数据执行所述读取操作。
16.根据权利要求15所述的非暂时性计算机可读存储媒体，其中为确定所述数据是否满足所述阈值准则，所述处理装置进一步进行以下操作：
使用内容可寻址存储器搜索写入目录以找出对应于所述物理地址的条目；以及
确定所述写入目录中与对应于所述物理地址的所述条目相关联的时间戳是否指示存储于所述物理地址处的所述数据满足所述阈值准则。
17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中为确定所述时间戳是否指示存储于所述物理地址处的所述数据满足所述阈值准则，所述处理装置进一步进行以下操作：
计算当前时间与所述时间戳之间的差，其中所述差表示存储于所述物理地址处的所述数据的写读延迟；以及
将所述差与所述阈值准则比较。
18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中为确定所述数据是否满足所述阈值准则，所述处理装置进一步进行以下操作：
确定对应于所述物理地址的条目是否存储在写入目录中，其中所述写入目录存储对应于满足所述阈值准则的多个存储器物理地址的多个条目。
19.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置进一步进行以下操作：
在执行将所述数据写入到所述物理地址的写入操作后，将所述物理地址记录在写入目录中；以及
在超过所述阈值准则之后，从所述写入目录移除所述物理地址。
20.根据权利要求19所述的非暂时性计算机可读存储媒体，其中写入指针确定所述物理地址将记录在所述写入目录的哪个条目中，且其中所述写入指针在指定时间周期之后更新为指向所述写入目录的后续条目。
CN202080053213.4A 2019-07-26 2020-07-24 使用写入事务数据选择读取电压 Active CN114144756B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/523,851 2019-07-26
US16/523,851 US11023172B2 (en) 2019-07-26 2019-07-26 Selecting read voltage using write transaction data
PCT/US2020/043553 WO2021021652A1 (en) 2019-07-26 2020-07-24 Selecting read voltage using write transaction data

Publications (2)

Publication Number Publication Date
CN114144756A true CN114144756A (zh) 2022-03-04
CN114144756B CN114144756B (zh) 2024-05-24

Family

ID=74189734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080053213.4A Active CN114144756B (zh) 2019-07-26 2020-07-24 使用写入事务数据选择读取电压

Country Status (3)

Country Link
US (2) US11023172B2 (zh)
CN (1) CN114144756B (zh)
WO (1) WO2021021652A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11372545B2 (en) * 2020-10-29 2022-06-28 Micron Technology, Inc. Managing bin placement for block families of a memory device based on trigger metric values

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138049A (zh) * 2005-01-04 2008-03-05 薄膜电子有限公司 用于操作无源矩阵可寻址铁电或驻极体存储器件的方法
CN102047230A (zh) * 2008-05-28 2011-05-04 美光科技公司 混合式存储器管理
US20130036261A1 (en) * 2011-08-04 2013-02-07 Hyun Seok Kim Method for operating memory controller, and memory system including the same
US20130229861A1 (en) * 2012-03-02 2013-09-05 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device
US20140325123A1 (en) * 2013-04-30 2014-10-30 Fujitsu Limited Information processing apparatus, control circuit, and control method
CN104583978A (zh) * 2012-09-26 2015-04-29 英特尔公司 与针对两级存储器系统的读取和写入窗口预算相关联的技术
US20160118129A1 (en) * 2014-10-24 2016-04-28 Micron Technology, Inc. Read voltage adjustment
CN106462496A (zh) * 2014-05-21 2017-02-22 高通股份有限公司 在基于中央处理单元cpu的系统中使用经压缩存储器控制器cmc来提供存储器带宽压缩
CN107039080A (zh) * 2015-10-30 2017-08-11 希捷科技有限公司 使用基于经解码数据的误码率的读取阈值电压自适应
US10101931B1 (en) * 2017-06-04 2018-10-16 International Business Machines Corporation Mitigating read errors following programming in a multi-level non-volatile memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2469299B (en) 2009-04-07 2011-02-16 Imagination Tech Ltd Ensuring consistency between a data cache and a main memory
WO2013132532A1 (en) * 2012-03-06 2013-09-12 Hitachi, Ltd. Semiconductor storage device having nonvolatile semiconductor memory
KR102114234B1 (ko) * 2013-10-22 2020-05-25 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
US9633749B2 (en) * 2013-12-19 2017-04-25 Sandisk Technologies Llc System and method of managing tags associated with read voltages
KR102292172B1 (ko) * 2014-06-23 2021-08-25 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
KR102253592B1 (ko) 2014-12-23 2021-05-18 삼성전자주식회사 초기 문턱 전압 분포 변화를 보상할 수 있는 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템
TWI623878B (zh) * 2017-07-07 2018-05-11 大心電子（英屬維京群島）股份有限公司 資料讀取方法以及儲存控制器
CN110795270B (zh) * 2018-08-03 2024-01-30 建兴储存科技(广州)有限公司 固态储存装置及其读取重试方法
US10915395B2 (en) * 2018-11-16 2021-02-09 Micron Technology, Inc. Read retry with targeted auto read calibrate
US11037637B2 (en) * 2018-12-10 2021-06-15 Micron Technology, Inc. Defect detection in memories with time-varying bit error rate
US11004534B2 (en) * 2019-08-06 2021-05-11 Micron Technology, Inc. Preemptive read refresh in memories with time-varying error rates

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138049A (zh) * 2005-01-04 2008-03-05 薄膜电子有限公司 用于操作无源矩阵可寻址铁电或驻极体存储器件的方法
CN102047230A (zh) * 2008-05-28 2011-05-04 美光科技公司 混合式存储器管理
US20130036261A1 (en) * 2011-08-04 2013-02-07 Hyun Seok Kim Method for operating memory controller, and memory system including the same
US20130229861A1 (en) * 2012-03-02 2013-09-05 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device
CN104583978A (zh) * 2012-09-26 2015-04-29 英特尔公司 与针对两级存储器系统的读取和写入窗口预算相关联的技术
US20140325123A1 (en) * 2013-04-30 2014-10-30 Fujitsu Limited Information processing apparatus, control circuit, and control method
CN106462496A (zh) * 2014-05-21 2017-02-22 高通股份有限公司 在基于中央处理单元cpu的系统中使用经压缩存储器控制器cmc来提供存储器带宽压缩
US20160118129A1 (en) * 2014-10-24 2016-04-28 Micron Technology, Inc. Read voltage adjustment
CN107039080A (zh) * 2015-10-30 2017-08-11 希捷科技有限公司 使用基于经解码数据的误码率的读取阈值电压自适应
US10101931B1 (en) * 2017-06-04 2018-10-16 International Business Machines Corporation Mitigating read errors following programming in a multi-level non-volatile memory

Also Published As

Publication number Publication date
US11023172B2 (en) 2021-06-01
WO2021021652A1 (en) 2021-02-04
US20210286558A1 (en) 2021-09-16
US20210026562A1 (en) 2021-01-28
US11561734B2 (en) 2023-01-24
CN114144756B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
US11455194B2 (en) Management of unmapped allocation units of a memory sub-system
KR20210057193A (ko) 소계 기입 카운터에 기초한 하이브리드 웨어 레벨링 동작 수행
US11587628B2 (en) Refreshing data stored at a memory component based on a memory component characteristic component
US20230097187A1 (en) Hybrid wear leveling for in-place data replacement media
US11836392B2 (en) Relocating data to low latency memory
US11341036B2 (en) Biased sampling methodology for wear leveling
CN111538675A (zh) 使用块盖写率进行无用单元收集候选对象选择
US11704024B2 (en) Multi-level wear leveling for non-volatile memory
KR20210030482A (ko) 기입 동작과 관련된 사전 판독 동작의 조정
CN115148237A (zh) 存储器装置通电之后存储器装置的块的电压块组选择
CN112835828A (zh) 用于非连续源及目的地存储器地址的直接存储器存取(dma)命令
CN117751345A (zh) 存储器单元的选择性上电清除
US11561734B2 (en) Selecting read voltage using write transaction data
CN112805692A (zh) 混合式双列直插式存储器模块中的高速缓存操作
US11023171B2 (en) Performing a refresh operation based on a write to read time difference

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant