CN114138708A - 基于龙芯双系统平台的主控板 - Google Patents

Abstract

本发明提供一种基于龙芯双系统平台的主控板。该基于龙芯双系统平台的主控板包括龙芯通用处理器、桥片、龙芯嵌入式处理器、FPGA、微控制单元、第一内存芯片、第二内存芯片、及第三内存芯片。本发明包括龙芯通用处理器系统平台和龙芯嵌入式处理器系统平台，能够独立运行各自的操作系统，互不干扰，并支持国产操作系统。且将两个系统平台设计到同一块主控板中，两者又能分工协助，处理不同的业务类型，提高系统的集成度。并且主控板上的元器件及操作系统可以实现全国产化，可以防止国外技术封锁及限制。

Description

基于龙芯双系统平台的主控板

技术领域

本发明涉及计算机硬件领域，尤其涉及一种基于龙芯双系统平台的主控板。

背景技术

随着信息电子化与信息全球化的飞速发展，国防信息化与信息安全受到前所未有的关注，与此同时国产计算平台也面临着空前的机遇与挑战。安全可信、自主可控是当前形势对国产计算平台提出的要求，其中安全可信设计是国产计算设备的核心竞争力，硬件架构与软件算法设计则是国产计算设备的可创新突破点。安全可信设计包括理论层面的自主密码体制、芯片层面的主动控制、主控板层面的计算可信双节点融合、软件层面的双系统体系结构等内容。

作为新一代开放式工业标准，ATCA(Advanced Telecom ComputingArchitecture，先进电信计算架构)自2002年推出后，就受到了业界瞩目。在产业链诸多企业的大力推进下，目前已经逐渐被业界接受。许多主要的电信设备制造商都已经采用ATCA设计新产品。现在，ATCA已从小范围的应用走向大家都普遍认可，并将会得到大规模的应用。

在实际生产过程中，有用户提出如下需求：能同时处理不同业务类型，而且处理不同业务时不能相互影响、同时要求采用的器件及操作系统等全国产化的计算机主控板。基于此，有必要设计一种基于双系统平台的计算机主控板。

发明内容

本发明的目的在于提供一种基于龙芯双系统平台的主控板，能同时处理不同业务类型，而且处理不同业务时不会相互影响，且具有较高的系统集成度。

为了达到上述目的，本发明提供了一种基于龙芯双系统平台的主控板，包括龙芯通用处理器、桥片、龙芯嵌入式处理器、FPGA、微控制单元、第一内存芯片、第二内存芯片、及第三内存芯片；

所述龙芯通用处理器与桥片通信连接，所述龙芯嵌入式处理器、FPGA及微控制单元均与所述桥片通信连接，所述FPGA及微控制单元均与所述龙芯嵌入式处理器通信连接，所述FPGA与微控制单元通信连接；

所述第一内存芯片与龙芯通用处理器通信连接，第二内存芯片与龙芯嵌入式处理器通信连接，第三内存芯片与FPGA通信连接。

用于ATCA设备的核心控制板。

所述第一内存芯片、第二内存芯片、及第三内存芯片均为板载的内存芯片；

所述第一内存芯片、第二内存芯片、及第三内存芯片均为DDR内存芯片；

所述第一内存芯片的容量为8GB，所述第二内存芯片的容量为4GB，所述第三内存芯片的容量为4GB。

所述龙芯通用处理器及桥片用于构成一个系统平台，所述龙芯嵌入式处理器用于构成另一个系统平台，两个系统平台分别独立运行各自的操作系统，所述龙芯通用处理器与所述龙芯嵌入式处理器分别连接不同的电源，从而两个系统平台能够进行独立的开关机。

所述龙芯通用处理器为LS3A4000系列芯片，所述桥片为LS7A1000系列芯片，所述龙芯嵌入式处理器为LS2K1000系列芯片。

所述龙芯通用处理器具有UART端口、及SPI端口，所述基于龙芯双系统平台的主控板还包括与UART端口通信连接的debug器件、及与SPI端口通信连接的SPI FLASH。

所述桥片具有PCIE×4端口、SATA2.0端口、USB2.0端口、UART端口、及DVO端口；

所述PCIE×4端口的数量为三个，所述SATA2.0端口、USB2.0端口、及DVO端口的数量均为一个，所述UART端口的数量为四个；

所述基于龙芯双系统平台的主控板还包括第一ZD连接器、第一网络芯片、第二网络芯片、第一显示信号转换芯片、第一mSATA插槽、USB2.0接口、第二ZD连接器、千兆网口、第三ZD连接器、及VGA信号接口；

所述桥片通过三个PCIE×4端口分别通信连接第一ZD连接器、第一网络芯片及第二网络芯片；所述第一网络芯片输出网络信号至千兆网口，所述第二网络芯片输出网络信号至第三ZD连接器；

所述第一显示信号转换芯片分别与所述DVO端口及VGA信号接口通信连接，所述第一显示信号转换芯片从DVO端口接收DVO信号并将其转换为VGA信号输出至VGA信号接口；

所述桥片通过四个UART端口分别通信连接FPGA、第二ZD连接器、微控制单元、及龙芯嵌入式处理器；

所述桥片通过SATA2.0端口通信连接第一mSATA插槽，所述桥片通过USB2.0端口通信连接USB2.0接口。

所述龙芯嵌入式处理器具有PCIE×4端口、RGMII端口、DVO端口、PCIE×1端口、UART端口、SATA端口、及USB2.0端口；

所述基于龙芯双系统平台的主控板还包括第三网络芯片、第四网络芯片、第四ZD连接器、第二显示信号转换芯片、第五ZD连接器、第六ZD连接器、第二mSATA插槽、及第七ZD连接器；

所述PCIE×4端口、RGMII端口、DVO端口、PCIE×1端口、SATA端口、及USB2.0端口的数量均为一个，所述UART端口的数量为两个；

所述龙芯嵌入式处理器通过RGMII端口通信连接第三网络芯片；所述第三网络芯片与第二网络芯片通信连接，从而实现桥片及龙芯嵌入式处理器输出的网络信号的板内互联；

所述龙芯嵌入式处理器通过PCIE×4端口通信连接第四网络芯片，所述第四网络芯片31通信连接第四ZD连接器；

所述第二显示信号转换芯片分别与所述DVO端口及第五ZD连接器通信连接，所述第二显示信号转换芯片从DVO端口接收DVO信号并将其转换为VGA信号输出至第五ZD连接器；

所述龙芯嵌入式处理器通过PCIE×1端口通信连接第六ZD连接器；所述龙芯嵌入式处理器通过两个UART端口分别通信连接FPGA及微控制单元；所述龙芯嵌入式处理器通过SATA端口通信连接第二mSATA插槽；所述龙芯嵌入式处理器通过USB2.0端口通信连接第七ZD连接器。

还包括第八ZD连接器、风机控制芯片、扩展IO芯片、及时序控制CPLD芯片；

所述微控制单元具有两个I2C端口及一个UART端口；

所述微控制单元通过两个I2C端口分别通信连接风机控制芯片及扩展IO芯片，所述扩展IO芯片输出GPIO信号至时序控制CPLD芯片；所述微控制单元通过UART端口通信连接FPGA；

所述FPGA具有LVDS端口，所述FPGA通过LVDS端口通信连接第八ZD连接器。

所述龙芯通用处理器的型号为LS3A4000-I，所述桥片的型号为LS7A1000-BA，所述龙芯嵌入式处理器的型号为LS2K1000-I，所述FPGA的型号为国微电子SMQ7K325TFFG676，所述微控制单元的型号为兆易创新GD32F450IIH6；

所述第一显示信号转换芯片及第二显示信号转换芯片的型号均为振芯GM7123C，所述风机控制芯片的型号为兆易创新GD32F103C8T6，所述扩展IO芯片的型号为艾为电子AW9110B，所述时序控制CPLD芯片的型号为高云半导体GW1N-UV4LQ1006/I5，所述第一网络芯片的型号为网迅科技WX1860A2，第二网络芯片的型号为网迅科技WX1860A4，第三网络芯片的型号为裕太微电子YT8521SH-CA，第四网络芯片的型号为网迅科技WX1860A4。

本发明的有益效果：本发明提供的一种基于龙芯双系统平台的主控板，包括龙芯通用处理器、桥片、龙芯嵌入式处理器、FPGA、微控制单元、第一内存芯片、第二内存芯片、及第三内存芯片；所述龙芯通用处理器与桥片通信连接，所述龙芯嵌入式处理器、FPGA及微控制单元均与所述桥片通信连接，所述FPGA及微控制单元均与所述龙芯嵌入式处理器通信连接，所述FPGA与微控制单元通信连接；所述第一内存芯片与龙芯通用处理器通信连接，第二内存芯片与龙芯嵌入式处理器通信连接，第三内存芯片与FPGA通信连接。本发明包括龙芯通用处理器系统平台和龙芯嵌入式处理器系统平台，能够独立运行各自的操作系统，互不干扰，并支持国产操作系统。且将两个系统平台设计到同一块主控板中，两者又能分工协助，处理不同的业务类型，提高系统的集成度。并且主控板上的元器件及操作系统可以实现全国产化，可以防止国外技术封锁及限制。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为本发明的基于龙芯双系统平台的主控板的模块示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图1，本发明提供一种基于龙芯双系统平台的主控板，用于ATCA设备的核心控制板，该ATCA设备应用于网络通信领域。所述主控板包括龙芯通用处理器1、桥片2、龙芯嵌入式处理器3、现场可编程门阵列(Field Programmable Gate Array，FPGA)4、微控制单元(Microcontroller Unit，MCU)5、第一内存芯片12、第二内存芯片36、及第三内存芯片42。

所述龙芯通用处理器1与桥片2通信连接，所述龙芯嵌入式处理器3、FPGA 4及微控制单元5均与所述桥片2通信连接，所述FPGA 4及微控制单元5均与所述龙芯嵌入式处理器3通信连接，所述FPGA 4与微控制单元5通信连接。

所述第一内存芯片12与龙芯通用处理器1通信连接，第二内存芯片36与龙芯嵌入式处理器3通信连接，第三内存芯片42与FPGA 4通信连接。

可选地，所述龙芯通用处理器1与桥片2通过端到端总线技术(Hyper Transport，HT)1.0总线实现通信连接。

所述龙芯通用处理器1为LS3A4000系列芯片，所述桥片2为LS7A1000系列芯片，所述龙芯嵌入式处理器3为LS2K1000系列芯片。

优选地，所述龙芯通用处理器1的型号为LS3A4000-I，所述桥片2的型号为LS7A1000-BA，所述龙芯嵌入式处理器3的型号为LS2K1000-I。

所述FPGA 4的型号为国微电子SMQ7K325TFFG676，所述微控制单元5的型号为兆易创新GD32F450IIH6。

具体地，所述主控板采用板载内存方式，也即主控板上本身集成内存。板载内存相较于非板载内存，性能稳定性及结构稳定性等方面都有提高。即所述第一内存芯片12、第二内存芯片36、及第三内存芯片42均为板载的内存芯片。

具体地，所述第一内存芯片12、第二内存芯片36、及第三内存芯片42均为DDR(Double Data Rate，双倍速率同步动态随机存储器)内存芯片。所述第一内存芯片12的容量为8GB，所述第二内存芯片36的容量为4GB，所述第三内存芯片42的容量为4GB。

优选地，所述第一内存芯片12为第四代双倍速率(Double Data Rate4，DDR4)内存芯片。所述第二内存芯片36为第三代双倍速率(Double Data Rate 3，DDR3)内存芯片。所述第三内存芯片42为DDR3内存芯片。

在本发明的一具体实施例中，所述第一内存芯片12为板载的八颗DDR4内存芯片，总容量为8GB。所述第二内存芯片36为板载的四颗DDR3内存芯片，总容量为4GB。所述第三内存芯片42为板载的四颗DDR3内存芯片，总容量为4GB。

具体地，所述龙芯通用处理器1具有通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter，UART)端口、及串行外设(Serial PeripheralInterface，SPI)端口，所述主控板还包括与UART端口通信连接的debug器件11、及与SPI端口通信连接的串行外设(Serial Peripheral Interface，SPI)闪存(FLASH)13。

所述桥片2具有高速串行计算机扩展总线标准(peripheral componentinterconnect express，PCIE)×4端口、串行高级技术附件(Serial Advanced TechnologyAttachment，SATA)2.0端口、USB2.0端口、UART端口、及数字视频输出(Digital VisualOutput，DVO)端口。

所述PCIE×4端口的数量为三个，所述SATA2.0端口、USB2.0端口、及DVO端口的数量均为一个，所述UART端口的数量为四个。

所述主控板还包括第一ZD连接器(高速板对板连接器)21、第一网络芯片22、第二网络芯片23、第一显示信号转换芯片24、第一mSATA(mini Serial Advanced TechnologyAttachment)插槽25、USB2.0接口26、第二ZD连接器27、千兆网口28、第三ZD连接器29、及视频图形阵列(Video Graphics Array，VGA)信号接口241。

所述桥片2通过三个PCIE×4端口分别通信连接第一ZD连接器21、第一网络芯片22、及第二网络芯片23。所述第一网络芯片22输出网络信号至千兆网口28，所述第二网络芯片23输出网络信号至第三ZD连接器29。

所述第一显示信号转换芯片24分别与所述DVO端口及VGA信号接口241通信连接，所述第一显示信号转换芯片24从DVO端口接收DVO信号并将其转换为VGA信号输出至VGA信号接口241。

所述桥片2通过四个UART端口分别通信连接FPGA 4、第二ZD连接器27、微控制单元5、及龙芯嵌入式处理器3。

所述桥片2通过SATA2.0端口通信连接第一mSATA插槽25，从而在外接存储设备后进行数据传输。所述桥片2通过USB2.0端口通信连接USB2.0接口26，从而输出USB2.0信号。

具体地，所述龙芯嵌入式处理器3具有PCIE×4端口、简化的吉比特媒体独立(Reduced Gigabit Media Independent Interface，RGMII)端口、DVO端口、PCIE×1端口、UART端口、SATA端口、及USB2.0端口。

所述主控板还包括第三网络芯片30、第四网络芯片31、第四ZD连接器311、第二显示信号转换芯片32、第五ZD连接器321、第六ZD连接器33、第二mSATA插槽34、及第七ZD连接器35。

所述PCIE×4端口、RGMII端口、DVO端口、PCIE×1端口、SATA端口、及USB2.0端口的数量为一个，所述UART端口的数量为两个。

所述龙芯嵌入式处理器3通过RGMII端口通信连接第三网络芯片30。所述第三网络芯片30与第二网络芯片23通信连接，从而实现桥片2及龙芯嵌入式处理器3输出的网络信号的板内互联。

所述龙芯嵌入式处理器3通过PCIE×4端口通信连接第四网络芯片31，所述第四网络芯片31通信连接第四ZD连接器311。

所述第二显示信号转换芯片32分别与所述DVO端口及第五ZD连接器321通信连接，所述第二显示信号转换芯片32从DVO端口接收DVO信号并将其转换为VGA信号输出至第五ZD连接器321。

所述第一显示信号转换芯片24及第二显示信号转换芯片32的型号均为振芯GM7123C。

所述龙芯嵌入式处理器3通过PCIE×1端口通信连接第六ZD连接器33，所述龙芯嵌入式处理器3通过两个UART端口分别通信连接FPGA 4及微控制单元5；所述龙芯嵌入式处理器3通过SATA端口通信连接第二mSATA插槽34，所述龙芯嵌入式处理器3通过USB2.0端口通信连接第七ZD连接器35。

具体地，所述主控板还包括第八ZD连接器41、风机控制芯片51、扩展IO(InputOutput，输入输出)芯片52、及时序控制CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)芯片53。

所述微控制单元5具有两个I2C(Inter-Integrated Circuit)端口及一个UART端口。所述微控制单元5通过两个I2C端口分别通信连接风机控制芯片51及扩展IO芯片52，所述扩展IO芯片52输出GPIO(General purpose input/output，通用输入输出)信号至时序控制CPLD芯片53。所述微控制单元5通过UART端口通信连接FPGA 4。

所述FPGA 4具有低电压差分信号(Low-Voltage Differential Signaling，LVDS)端口，所述FPGA 4通过LVDS端口通信连接第八ZD连接器41。

所述风机控制芯片51的型号为兆易创新GD32F103C8T6，所述扩展IO芯片52的型号为艾为电子AW9110B，所述时序控制CPLD芯片53的型号为高云半导体GW1N-UV4LQ1006/I5。

在本发明的一个具体实施例中，所述主控板集成了11路千兆网，所述第一网络芯片22的型号为网迅科技WX1860A2，第二网络芯片23的型号为网迅科技WX1860A4，第三网络芯片30的型号为裕太微电子YT8521SH-CA，第四网络芯片31的型号为网迅科技WX1860A4。所述千兆网口28的数量为两个，第一网络芯片22输出两路网络信号分别至两个千兆网口28(图1中记为网口(1～2))。所述第三ZD连接器29包括三个千兆网口，所述第二网络芯片23输出四路网络信号，其中三路网络信号输出至第三ZD连接器29(图1中记为网口(3～5))，另一路网络信号(网口6)与第三网络芯片30输出的网络信号(网口7)实现网络信号板内互联(图1中记为网口7与网口6板内互联)。所述第四ZD连接器311包括四个千兆网口，所述第四网络芯片31输出四路网络信号至第四ZD连接器311(图1中记为网口(8～11))。

具体地，所述第一ZD连接器21、第二ZD连接器27、第三ZD连接器29、第四ZD连接器311、第五ZD连接器321、第六ZD连接器33、第七ZD连接器35、及第八ZD连接器41均能够以高数据传输率实现高要求应用用途，数据传输率可达20或25Gbit/s。优选为泰科电子有限公司的Z-Pack HM-Zd系列连接器。

所述第一ZD连接器21、第二ZD连接器27、第三ZD连接器29、第四ZD连接器311、第五ZD连接器321、第六ZD连接器33、第七ZD连接器35、及第八ZD连接器41均用于通信连接测试板(图未示)，从而通过测试板分别测试主控板上的PCIE×4信号、UART信号、网口信号(网口(3～5))、网口信号(网口(8～11))、VGA信号、PCIE×1信号、USB信号、及LVDS信号，进而验证主控板的相关功能。另一方面，所述第一ZD连接器21、第二ZD连接器27、第三ZD连接器29、第四ZD连接器311、第五ZD连接器321、第六ZD连接器33、第七ZD连接器35、及第八ZD连接器41均还用于通信连接扩展板(图未示)，从而实现主控板上的PCIE×4信号、UART信号、网口信号(网口(3～5))、网口信号(网口(8～11))、VGA信号、PCIE×1信号、USB信号、及LVDS信号与扩展板的通信。

需要说明的是，本发明的基于龙芯双系统平台的主控板包括两个硬件平台(所述龙芯通用处理器及桥片用于构成一个系统平台，即龙芯通用处理器系统平台；所述龙芯嵌入式处理器用于构成另一个系统平台，即龙芯嵌入式处理器系统平台)，能够独立运行各自的操作系统，能够支持国产操作系统(目前已适配中标麒麟桌面版操作系统和统信UOS(unity operating system)操作系统)。其中龙芯通用处理器为主处理器，龙芯嵌入式处理器为辅助处理器，这两个硬件平台有独立的外围接口，包括显示接口(如VGA信号接口)、USB接口、及网络接口等。将龙芯通用处理器系统平台和龙芯嵌入式处理器系统平台设计到同一块主控板中，两者分工协助，处理不同的业务类型，提高系统的集成度。并且主控板上的元器件及操作系统可以实现全国产化，可以防止国外技术封锁及限制。另一方面，由于龙芯通用处理器系统平台和龙芯嵌入式处理器系统平台分别独立运行各自的操作系统，并且所述龙芯通用处理器与所述龙芯嵌入式处理器分别连接不同的电源(图未示)，从而两个系统平台可以进行独立的开关机，因此互不影响。也就是说，当龙芯通用处理器系统处于关机或出现异常不能正常工作时龙芯嵌入式处理器系统仍能够正常工作，反之当龙芯嵌入式处理器系统处于关机或出现异常不能正常工作时龙芯通用处理器系统也仍能够正常工作。

综上所述，本发明提供一种基于龙芯双系统平台的主控板，包括龙芯通用处理器、桥片、龙芯嵌入式处理器、FPGA、微控制单元、第一内存芯片、第二内存芯片、及第三内存芯片；所述龙芯通用处理器与桥片通信连接，所述龙芯嵌入式处理器、FPGA及微控制单元均与所述桥片通信连接，所述FPGA及微控制单元均与所述龙芯嵌入式处理器通信连接，所述FPGA与微控制单元通信连接；所述第一内存芯片与龙芯通用处理器通信连接，第二内存芯片与龙芯嵌入式处理器通信连接，第三内存芯片与FPGA通信连接。本发明包括龙芯通用处理器系统平台和龙芯嵌入式处理器系统平台，能够独立运行各自的操作系统，互不干扰，并支持国产操作系统。且将两个系统平台设计到同一块主控板中，两者又能分工协助，处理不同的业务类型，提高系统的集成度。并且主控板上的元器件及操作系统可以实现全国产化，可以防止国外技术封锁及限制。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种基于龙芯双系统平台的主控板，其特征在于，包括龙芯通用处理器(1)、桥片(2)、龙芯嵌入式处理器(3)、FPGA(4)、微控制单元(5)、第一内存芯片(12)、第二内存芯片(36)、及第三内存芯片(42)；

所述龙芯通用处理器(1)与桥片(2)通信连接，所述龙芯嵌入式处理器(3)、FPGA(4)及微控制单元(5)均与所述桥片(2)通信连接，所述FPGA(4)及微控制单元(5)均与所述龙芯嵌入式处理器(3)通信连接，所述FPGA(4)与微控制单元(5)通信连接；

所述第一内存芯片(12)与龙芯通用处理器(1)通信连接，第二内存芯片(36)与龙芯嵌入式处理器(3)通信连接，第三内存芯片(42)与FPGA(4)通信连接。

2.如权利要求1所述的基于龙芯双系统平台的主控板，其特征在于，用于ATCA设备的核心控制板。

3.如权利要求1所述的基于龙芯双系统平台的主控板，其特征在于，所述第一内存芯片(12)、第二内存芯片(36)、及第三内存芯片(42)均为板载的内存芯片；

所述第一内存芯片(12)、第二内存芯片(36)、及第三内存芯片(42)均为DDR内存芯片；

所述第一内存芯片(12)的容量为8GB，所述第二内存芯片(36)的容量为4GB，所述第三内存芯片(42)的容量为4GB。

4.如权利要求1所述的基于龙芯双系统平台的主控板，其特征在于，所述龙芯通用处理器(1)及桥片(2)用于构成一个系统平台，所述龙芯嵌入式处理器(3)用于构成另一个系统平台，两个系统平台分别独立运行各自的操作系统，所述龙芯通用处理器(1)与所述龙芯嵌入式处理器(3)分别连接不同的电源，从而两个系统平台能够进行独立的开关机。

5.如权利要求1所述的基于龙芯双系统平台的主控板，其特征在于，所述龙芯通用处理器(1)为LS3A4000系列芯片，所述桥片(2)为LS7A1000系列芯片，所述龙芯嵌入式处理器(3)为LS2K1000系列芯片。

6.如权利要求5所述的基于龙芯双系统平台的主控板，其特征在于，所述龙芯通用处理器(1)具有UART端口、及SPI端口，所述基于龙芯双系统平台的主控板还包括与UART端口通信连接的debug器件(11)、及与SPI端口通信连接的SPI FLASH(13)。

7.如权利要求5所述的基于龙芯双系统平台的主控板，其特征在于，所述桥片(2)具有PCIE×4端口、SATA2.0端口、USB2.0端口、UART端口、及DVO端口；

所述PCIE×4端口的数量为三个，所述SATA2.0端口、USB2.0端口、及DVO端口的数量均为一个，所述UART端口的数量为四个；

所述基于龙芯双系统平台的主控板还包括第一ZD连接器(21)、第一网络芯片(22)、第二网络芯片(23)、第一显示信号转换芯片(24)、第一mSATA插槽(25)、USB2.0接口(26)、第二ZD连接器(27)、千兆网口(28)、第三ZD连接器(29)、及VGA信号接口(241)；

所述桥片(2)通过三个PCIE×4端口分别通信连接第一ZD连接器(21)、第一网络芯片(22)及第二网络芯片(23)；所述第一网络芯片(22)输出网络信号至千兆网口(28)，所述第二网络芯片(23)输出网络信号至第三ZD连接器(29)；

所述第一显示信号转换芯片(24)分别与所述DVO端口及VGA信号接口(241)通信连接，所述第一显示信号转换芯片(24)从DVO端口接收DVO信号并将其转换为VGA信号输出至VGA信号接口(241)；

所述桥片(2)通过四个UART端口分别通信连接FPGA(4)、第二ZD连接器(27)、微控制单元(5)、及龙芯嵌入式处理器(3)；

所述桥片(2)通过SATA2.0端口通信连接第一mSATA插槽(25)，所述桥片(2)通过USB2.0端口通信连接USB2.0接口(26)。

8.如权利要求7所述的基于龙芯双系统平台的主控板，其特征在于，所述龙芯嵌入式处理器(3)具有PCIE×4端口、RGMII端口、DVO端口、PCIE×1端口、UART端口、SATA端口、及USB2.0端口；

所述基于龙芯双系统平台的主控板还包括第三网络芯片(30)、第四网络芯片(31)、第四ZD连接器(311)、第二显示信号转换芯片(32)、第五ZD连接器(321)、第六ZD连接器(33)、第二mSATA插槽(34)、及第七ZD连接器(35)；

所述PCIE×4端口、RGMII端口、DVO端口、PCIE×1端口、SATA端口、及USB2.0端口的数量均为一个，所述UART端口的数量为两个；

所述龙芯嵌入式处理器(3)通过RGMII端口通信连接第三网络芯片(30)；所述第三网络芯片(30)与第二网络芯片(23)通信连接，从而实现桥片(2)及龙芯嵌入式处理器(3)输出的网络信号的板内互联；

所述龙芯嵌入式处理器(3)通过PCIE×4端口通信连接第四网络芯片(31)，所述第四网络芯片31通信连接第四ZD连接器(311)；

所述第二显示信号转换芯片(32)分别与所述DVO端口及第五ZD连接器(321)通信连接，所述第二显示信号转换芯片(32)从DVO端口接收DVO信号并将其转换为VGA信号输出至第五ZD连接器(321)；

所述龙芯嵌入式处理器(3)通过PCIE×1端口通信连接第六ZD连接器(33)；所述龙芯嵌入式处理器(3)通过两个UART端口分别通信连接FPGA(4)及微控制单元(5)；所述龙芯嵌入式处理器(3)通过SATA端口通信连接第二mSATA插槽(34)；所述龙芯嵌入式处理器(3)通过USB2.0端口通信连接第七ZD连接器(35)。

9.如权利要求8所述的基于龙芯双系统平台的主控板，其特征在于，还包括第八ZD连接器(41)、风机控制芯片(51)、扩展IO芯片(52)、及时序控制CPLD芯片(53)；

所述微控制单元(5)具有两个I2C端口及一个UART端口；

所述微控制单元(5)通过两个I2C端口分别通信连接风机控制芯片(51)及扩展IO芯片(52)，所述扩展IO芯片(52)输出GPIO信号至时序控制CPLD芯片(53)；所述微控制单元(5)通过UART端口通信连接FPGA(4)；

所述FPGA(4)具有LVDS端口，所述FPGA(4)通过LVDS端口通信连接第八ZD连接器(41)。

10.如权利要求9所述的基于龙芯双系统平台的主控板，其特征在于，所述龙芯通用处理器(1)的型号为LS3A4000-I，所述桥片(2)的型号为LS7A1000-BA，所述龙芯嵌入式处理器(3)的型号为LS2K1000-I，所述FPGA(4)的型号为国微电子SMQ7K325TFFG676，所述微控制单元(5)的型号为兆易创新GD32F450IIH6；

所述第一显示信号转换芯片(24)及第二显示信号转换芯片(32)的型号均为振芯GM7123C，所述风机控制芯片(51)的型号为兆易创新GD32F103C8T6，所述扩展IO芯片(52)的型号为艾为电子AW9110B，所述时序控制CPLD芯片(53)的型号为高云半导体GW1N-UV4LQ1006/I5，所述第一网络芯片(22)的型号为网迅科技WX1860A2，第二网络芯片(23)的型号为网迅科技WX1860A4，第三网络芯片(30)的型号为裕太微电子YT8521SH-CA，第四网络芯片(31)的型号为网迅科技WX1860A4。

Images