CN114114538A - 光耦合结构及其制备方法、包括光耦合结构的硅基芯片 - Google Patents
光耦合结构及其制备方法、包括光耦合结构的硅基芯片 Download PDFInfo
- Publication number
- CN114114538A CN114114538A CN202111531175.1A CN202111531175A CN114114538A CN 114114538 A CN114114538 A CN 114114538A CN 202111531175 A CN202111531175 A CN 202111531175A CN 114114538 A CN114114538 A CN 114114538A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- light
- optical coupling
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12121—Laser
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12147—Coupler
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本申请实施例提供了光耦合结构及其制备方法,包括光耦合结构的硅基芯片,所述光耦合结构用于传输连续光,所述光耦合结构包括:衬底以及位于所述衬底上方的多个光耦合层;多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠;其中,所述连续光由远离所述衬底的所述光耦合层向靠近所述衬底的所述光耦合层传输。
Description
技术领域
本申请实施例涉及光通信技术领域,尤其涉及光耦合结构及其制备方法、包括光耦合结构的硅基芯片。
背景技术
硅光子技术是基于硅和硅基衬底材料(如SiGe/Si、绝缘体上硅等),利用现有互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺进行光器件开发和集成的新一代技术。硅光子技术结合了集成电路技术的超大规模、超高精度制造的特性和光子技术超高速率、超低功耗的优势,是应对摩尔定律失效的颠覆性技术。这种结合得力于半导体晶圆制造的可扩展性,因而能够降低成本。
然而,目前光源和调制器之间的集成仍存在耦合效率不高的问题,因此有待进一步的改进。
发明内容
有鉴于此,本申请实施例为解决现有技术中存在的至少一个技术问题而提供光耦合结构及其制备方法、包括光耦合结构的硅基芯片。
为达到上述目的,本申请的技术方案是这样实现的:
第一方面,本申请实施例提供一种光耦合结构,所述光耦合结构用于传输连续光,所述光耦合结构包括:衬底以及位于所述衬底上方的多个光耦合层;
多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠;
其中,所述连续光由远离所述衬底的所述光耦合层向靠近所述衬底的所述光耦合层传输。
在本申请的一些实施例中,远离所述衬底的所述光耦合层沿所述连续光传输方向上的长度大于靠近所述衬底的所述光耦合层沿所述连续光传输方向上的长度。
在本申请的一些实施例中,所述光耦合层的材料包括以下至少之一:硅、氮化硅和氮氧化硅。
在本申请的一些实施例中,多个所述光耦合层形成于填充材料层内。
第二方面,本申请实施例提供一种硅基芯片,所述硅基芯片包括:激光器、电吸收调制器以及如上述技术方案中所述的光耦合结构;所述光耦合结构位于所述激光器和所述电吸收调制器之间;
其中,所述激光器输出连续光至所述光耦合结构,所述光耦合结构将所述连续光耦合至所述电吸收调制器,所述电吸收调制器对所述连续光进行调制并输出调制后的光信号。
在本申请的一些实施例中,所述电吸收调制器包括电吸收调制区,位于所述电吸收调制区的光输入端的第一厚度渐变区域和位于所述电吸收调制区的光输出端的第二厚度渐变区域;沿所述连续光传输方向,所述第一厚度渐变区域沿垂直于所述衬底的方向上的厚度增大;沿所述连续光传输方向,所述第二厚度渐变区域沿垂直于所述衬底的方向上的厚度减小。
在本申请的一些实施例中,所述电吸收调制器形成于硅层上,并与所述硅层直接接触;
所述硅层沿所述连续光传输方向上的长度大于所述电吸收调制器沿所述连续光传输方向上的长度。
在本申请的一些实施例中,多个所述光耦合层中最靠近所述衬底的所述光耦合层位于所述硅层的上方,且多个所述光耦合层中最靠近所述衬底的所述光耦合层与所述硅层在所述衬底上的投影部分重叠。
在本申请的一些实施例中,所述电吸收调制区的材料包括以下至少之一:锗、硅锗合金和三五族材料。
第三方面,本申请实施例提供一种光耦合结构的制备方法,所述方法包括:
提供衬底;
在所述衬底上依次形成填充材料层和光耦合材料层,对所述光耦合材料层进行刻蚀以形成最靠近所述衬底的光耦合层;
重复所述依次形成填充材料层和光耦合材料层和所述对所述光耦合材料层进行刻蚀的步骤,以形成多个所述光耦合层;
其中,多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠。
本申请实施例提供了光耦合结构及其制备方法,包括光耦合结构的硅基芯片,所述光耦合结构用于传输连续光,所述光耦合结构包括:衬底以及位于所述衬底上方的多个光耦合层;多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠;其中,所述连续光由远离所述衬底的所述光耦合层向靠近所述衬底的所述光耦合层传输。本申请实施例提供的光耦合结构中,通过在垂直于衬底的方向上设置多个间隔分布的光耦合层,以实现较大耦合效率;且与设置单个光耦合层相比较而言,设置多个间隔分布的光耦合层,能够控制连续光在多个光耦合层之间的耦合速度,从而提高耦合效率。
附图说明
图1为本申请实施例提供的一种光耦合结构的侧面剖视图;
图2为图1示出的光耦合结构的俯视图;
图3为本申请实施例提供的光耦合结构的制备方法的流程示意图;
图4为本申请实施例提供的另一种光耦合结构的侧面剖视图;
图5为本申请实施例提供的硅基芯片的俯视图;
图6为本申请实施例提供的硅基芯片沿图5中A-A方向的侧面剖视图;
图7为本申请实施例提供的硅基芯片沿图5中A-A方向的局部侧面剖视图;
图中包括:10-衬底;11-SOI衬底;111-底层衬底;112-埋氧层;113-顶层衬底;20-光耦合层;21-第一光耦合层;22-第二光耦合层;23-第三光耦合层;T1-第一光耦合层的厚度;T2-第二光耦合层的厚度;T3-第三光耦合层的厚度;L1-第一光耦合层的长度;L2-第二光耦合层的长度;L3-第三光耦合层的长度;L12-第一光耦合层和第二光耦合层在衬底上的投影重叠部分的长度;L23-第二光耦合层和第三光耦合层在衬底上的投影重叠部分的长度;S12-第一光耦合层和第二光耦合层在垂直于衬底的方向上的距离;S23-第二光耦合层和第三光耦合层在垂直于衬底的方向上的距离;30-填充材料层;40-光耦合结构;50-激光器;60-电吸收调制器;61-电吸收调制区;71-第一厚度渐变区域;72-第二厚度渐变区域;81-第一等厚度区域;82-第二等厚度区域;T71-第一厚度渐变区域的最大厚度;T72-第二厚度渐变区域的最大厚度;T81-第一等厚度区域的厚度;T82-第二等厚度区域的厚度;L71-第一厚度渐变区域的长度;L72-第二厚度渐变区域的长度;L81-第一等厚度区域的长度;L82-第二等厚度区域的长度;L381-第三光耦合层和第一等厚度区域在衬底上的投影重叠部分的长度;S381-第三光耦合层和第一等厚度区域在垂直于衬底的方向上的距离;β1-第一厚度渐变区域与顶层衬底的夹角;β2-第二厚度渐变区域与顶层衬底的夹角。
具体实施方式
下面将结合本申请实施方式及附图,对本申请实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本申请的一部分实施方式,而不是全部的实施方式。基于本申请中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时,并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
参考图1和图2,图1为本申请实施例提供的一种光耦合结构的侧面剖视图,图2为图1示出的光耦合结构的俯视图。如图1所示,本申请实施例提供的光耦合结构,用于传输连续光,所述光耦合结构包括:衬底10以及位于衬底10上方的多个光耦合层20;
多个光耦合层20沿垂直于衬底10的方向间隔设置,远离衬底10的光耦合层20沿垂直于衬底10的方向上的厚度大于靠近衬底10的光耦合层20沿垂直于衬底10的方向上的厚度;且任意相邻两个光耦合层20在衬底10上的投影部分重叠;
其中,所述连续光由远离衬底10的光耦合层20向靠近衬底10的光耦合层20传输。
本申请实施例中,所述衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等),或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。这里,以所述衬底为硅衬底为例进行说明。仍参考图1,所述光耦合结构包括硅衬底10,在硅衬底10的上方设置有多个光耦合层20。
为了更清楚地阐述光耦合结构中光耦合层的结构特征,本申请实施例以所述衬底上方设置有三个光耦合层为例进行说明,其不构成对本申请保护范围的限定。本申请实施例对于光耦合层的数量并无特殊限制,本领域技术人员可以根据实际需求,选择设置光耦合层的数量。
这里,定义垂直于所述衬底的方向为Z方向。在所述衬底垂直于Z方向的顶表面或者底表面中定义彼此相互垂直的X方向和Y方向。这里,定义所述连续光的传输方向为X方向。这里,Y方向平行于所述衬底且与X方向相互垂直。
这里,定义光耦合层沿垂直于衬底的方向上的尺寸为光耦合层的厚度,即,光耦合层沿Z方向的尺寸为光耦合层的厚度;定义光耦合层沿连续光传输方向上的尺寸为光耦合层的长度,即,光耦合层沿X方向的尺寸为光耦合层的长度;定义光耦合层沿平行于衬底且垂直于连续光传输方向上的尺寸为光耦合层的宽度,即,光耦合层沿Y方向的尺寸为光耦合层的宽度。
如图1所示,光耦合层20自上而下依次包括第一光耦合层21、第二光耦合层22和第三光耦合层23,其中,第一光耦合层21距离衬底10最远,第二光耦合层22次之,第三光耦合层23距离衬底10最近。其中,第一光耦合层21、第二光耦合层22和第三光耦合层23均形成于填充材料层30内。
这里,填充材料层可以为二氧化硅材料层,二氧化硅材料层用于支撑和固定第一光耦合层、第二光耦合层和第三光耦合层,且二氧化硅材料层具有较低的折射率,从而可以对光耦合层中传输的连续光进行光约束。
仍参考图1,远离衬底10的光耦合层的厚度大于靠近衬底10的光耦合层的厚度,也就是说,第一光耦合层的厚度T1大于第二光耦合层的厚度T2,且第二光耦合层的厚度T2大于第三光耦合层的厚度T3,即,T1>T2>T3。
如图1所示,远离衬底10的光耦合层的长度大于靠近衬底10的光耦合层的长度,也就是说,第一光耦合层的长度L1大于第二光耦合层的长度L2,且第二光耦合层的长度L2大于第三光耦合层的长度L3,即,L1>L2>L3。
仍参考图1和图2,任意相邻两个光耦合层在衬底10上的投影部分重叠,也就是说,第一光耦合层21与第二光耦合层22在衬底10上的投影部分重叠,且第二光耦合层22和第三光耦合层23在衬底10上的投影部分重叠。具体而言,第一光耦合层和第二光耦合层在衬底上的投影重叠部分的长度L12,即,第一光耦合层和第二光耦合层在衬底上的投影重叠部分沿X方向的尺寸为L12;第二光耦合层和第三光耦合层在衬底上的投影重叠部分的长度L23,即,第二光耦合层和第三光耦合层在衬底上的投影重叠部分沿X方向的尺寸为L23。
在本申请实施例中,沿连续光的传输方向,任意相邻两个所述光耦合层在所述衬底上的投影的重叠部分的长度与两个所述光耦合层中远离所述衬底的光耦合层的长度之间的比例范围为1/4至1/2。可以举例的是,1/4<L12/L1<1/2,1/4<L23/L2<1/2。
这里,通过设置相邻两个光耦合层的重叠(在X方向上的重叠)长度,能够控制连续光在相邻两个光耦合层之间的耦合速度和耦合效率。
如图2所示,各光耦合层沿平行于衬底且垂直于连续光传输方向上的宽度相同,也就是说,第一光耦合层21、第二光耦合层22和第三光耦合层23沿Y方向的宽度均相同。
这里,设置各光耦合层的宽度相同也能够进一步确保光耦合结构对连续光的耦合效率。在各光耦合层的宽度相同,即各光耦合层在Y方向上的宽度相同的情况下,通过设置相邻两个光耦合层的在X方向上的重叠长度,即可控制相邻两个光耦合层之间的耦合面积,从而控制连续光在相邻两个光耦合层之间的耦合速度和耦合效率。
仍参考图1,第一光耦合层21、第二光耦合层22和第三光耦合层23沿垂直于衬底10的方向间隔设置。这里,第一光耦合层21、第二光耦合层22和第三光耦合层23之间没有直接接触,且第三光耦合层23与衬底10之间也没有直接接触,第一光耦合层21、第二光耦合层22和第三光耦合层23均形成于填充材料层30内。
如图1所示,任意相邻两个光耦合层沿垂直于所述衬底的方向上的距离为50nm至400nm。具体而言,第一光耦合层和第二光耦合层在垂直于衬底的方向上的距离为S12;第二光耦合层和第三光耦合层在垂直于衬底的方向上的距离为S23。可以举例的是,S12的范围为50nm至400nm,S23的范围为50nm至400nm。
在本申请实施例中,任意相邻两个所述光耦合层沿垂直于所述衬底的方向上的距离可以相同,也可以不同。
需要说明的是,连续光由远离所述衬底的光耦合层向靠近所述衬底的光耦合层传输,也就是说,连续光由第一光耦合层21输入,经过第二光耦合层22后,由第三光耦合层23输出。本申请实施例通过在垂直于衬底的方向上设置多个间隔分布的光耦合层,以实现较大耦合效率;且与设置单个光耦合层相比较而言,设置多个间隔分布的光耦合层,能够控制连续光在多个光耦合层之间的耦合速度,从而提高耦合效率。
此外,考虑到制造大尺寸的光耦合层的工艺难度较大,因此,制造多个厚度尺寸较小的光耦合层,并且将多个光耦合层间隔排布在衬底的上方,在实现较大耦合效率的同时,也能够降低制造光耦合层的工艺难度。
在本申请实施例中,所述光耦合层的材料包括以下至少之一:硅、氮化硅和氮氧化硅。
参考图3,图3为本申请实施例提供的光耦合结构的制备方法的流程示意图。如图3所示,本申请实施例还提供一种光耦合结构的制备方法,所述方法包括:
步骤S301、提供衬底;
步骤S302、在所述衬底上依次形成填充材料层和光耦合材料层,对所述光耦合材料层进行刻蚀以形成最靠近所述衬底的光耦合层;
步骤S303、重复所述依次形成填充材料层和光耦合材料层和所述对所述光耦合材料层进行刻蚀的步骤,以形成多个所述光耦合层;
其中,多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠。
这里,以所述衬底为SOI衬底为例进行说明。参考图4,图4为本申请实施例提供的另一种光耦合结构的侧面剖视图。如图4所示,SOI衬底11包括底层衬底111、位于底层衬底111上的埋氧层112以及位于埋氧层112上的顶层衬底113。这里,底层衬底和顶层衬底均为硅衬底,且顶层衬底的厚度小于底层衬底的厚度,顶层衬底的厚度范围为220nm至340nm。
在本申请实施例中,以所述SOI衬底上方设置有三个光耦合层为例进行说明,其不构成对本申请保护范围的限定。
在本申请实施例中,刻蚀去除所述SOI衬底的部分顶层衬底和部分埋氧层,以裸露出部分底层衬底,在上述裸露出的底层衬底的上表面以及顶层衬底的上表面形成填充材料层,对所述填充材料层的上表面进行平坦化处理后,在所述填充材料层的上表面形成光耦合材料层,对所述光耦合材料层进行刻蚀以形成最靠近所述SOI衬底的光耦合层,即,第三光耦合层。其中,第三光耦合层与所述顶层衬底在所述底层衬底上的投影部分重叠。
这里,可以在所述光耦合材料层的上表面形成图案化的掩膜层,使用所述图案化的掩膜层对所述光耦合材料层进行刻蚀以形成所述第三光耦合层。
这里,所述填充材料层和所述光耦合材料层可以使用包括但不限于物理气相沉积、化学气相沉积、原子层沉积或者其任何组合而形成。
在本申请实施例中,刻蚀形成所述第三光耦合层后,在所述填充材料层和所述第三光耦合层的上表面再次形成填充材料层,可以对所述填充材料层的上表面进行平坦化处理后,再次在所述填充材料层的上表面形成光耦合材料层,对所述光耦合层材料层进行刻蚀以形成第二光耦合层。重复所述依次形成填充材料层和光耦合材料层和所述对所述光耦合材料层进行刻蚀的步骤,依次形成第三光耦合层、第二光耦合层和第一光耦合层。
参考图5和图6,图5为本申请实施例提供的硅基芯片的俯视图,图6为本申请实施例提供的硅基芯片沿图5中A-A方向的侧面剖视图。如图5和图6所示,本申请实施例还提供一种硅基芯片,所述硅基芯片包括:激光器50、电吸收调制器60以及如上述技术方案中所述的光耦合结构40;光耦合结构40位于激光器50和电吸收调制器60之间;其中,激光器50输出连续光至光耦合结构40,光耦合结构40将所述连续光耦合至电吸收调制器60,电吸收调制器60对所述连续光进行调制并输出调制后的光信号。
在本申请实施例中,激光器的有源区可为法布里-帕罗结构(Fabry-Perot,F-P)或者分布式反馈(Distributed Feedback,DFB)结构。
这里,F-P激光器属于多模激光器,利用有源区晶体的天然解理面构成光学谐振腔(也称为“法布里-帕罗谐振腔”),这种谐振腔属于平行端面反射型。DFB激光器属于单模激光器,沿有源区纵向制成周期性的光栅,通过光栅的每个斜面反射回一部分光来形成谐振腔。
本申请实施例中以激光器为DFB激光器为例进行说明。这里,以所述衬底为SOI衬底为例进行说明。如图6所示,SOI衬底11包括底层衬底111、位于底层衬底111上的埋氧层112以及位于埋氧层112上的顶层衬底113,刻蚀去除顶层衬底113和埋氧层112,并且进一步刻蚀底层衬底111以在底层衬底111内形成凹槽。在所述凹槽内形成P型衬底,所述P型衬底可以例如为磷化铟(InP),还可以在所述P型衬底上依次形成P型包层、第一波导层、有源层、第二波导层、N型包层和N型欧姆接触层。刻蚀去除非预设区域的N型欧姆接触层和部分N型包层,从而在预设区域形成电流注入区,即,脊形台,接着形成覆盖N型包层和脊形台侧面的电流绝缘层;并在电流绝缘层和脊形台的上表面制备N型欧姆接触电极;最后对P型衬底进行减薄抛光后在其上制备P型欧姆接触电极。
本申请实施例中,刻蚀底层衬底以形成凹槽,且在所述凹槽内形成P型衬底,能够降低激光器的出光高度,易于和其他元器件进行集成。
这里,所述激光器可以单侧出光或者双侧出光,出光功率一般大于10mW。
在本申请实施例中,所述电吸收调制器包括电吸收调制区,所述电吸收调制区用于对连续光进行调制。这里,以所述衬底为SOI衬底为例进行说明。如图5和图6所示,SOI衬底11包括底层衬底111、位于底层衬底111上的埋氧层112以及位于埋氧层112上的顶层衬底113。这里,底层衬底和顶层衬底可以均为硅衬底,且顶层衬底的厚度小于底层衬底的厚度。顶层衬底的厚度可以例如为220nm或者340nm。电吸收调制区61包括:顶层衬底,可以包括P型掺杂区;与顶层衬底接触的第一光吸收层和第二光吸收层,所述第一光吸收层和所述第二光吸收层均可以包括N型掺杂区;光波导,所述光波导包括位于所述第一光吸收层和所述第二光吸收层之间的第一光波导区,所述第一光波导区沿所述第一光吸收层指向所述第二光吸收层方向上的宽度沿所述连续光的传输方向增大;其中,所述光波导用于传输所述连续光,并将所述连续光分别耦合至所述第一光吸收层和所述第二光吸收层,所述第一光吸收层和所述第二光吸收层用于对所述连续光进行调制。
在本申请实施例中,还可以在电吸收调制区在Y方向相对的两侧的所述N型掺杂区上分别设置第一金属电极和第二金属电极。
在本申请实施例中,所述电吸收调制区的材料包括以下至少之一:锗、硅锗合金和三五族材料。具体而言,电吸收调制区内的第一光吸收层和第二光吸收层的材料包括以下至少之一:锗、硅锗合金和三五族材料。
这里,第一光吸收层和第二光吸收层具有光吸收电可调的特征。
本申请实施例中,通过光耦合结构将激光器输出的连续光耦合至电吸收调制器,电吸收调制器对连续光调制并输出调制后的光信号。也就是说,本申请实施例提供的硅基芯片将激光器和电吸收调制器集成在SOI衬底上,能够实现单片集成,集成度高且扩展性强。
本申请实施例中,电吸收调制器基于弗兰之-克尔德什效应(Franz-Keldysheffect)或者量子约束斯塔克效应(Quantum-Confined Stark Effect,QCSE)实现调制,具有大于100GHz的带宽响应。
参考图7,图7为本申请实施例提供的硅基芯片沿图5中A-A方向的局部侧面剖视图。如图7所示,电吸收调制器包括电吸收调制区61,位于电吸收调制区61的光输入端的第一厚度渐变区域71和位于电吸收调制区61的光输出端的第二厚度渐变区域72;沿所述连续光传输方向,第一厚度渐变区域71沿垂直于所述衬底的方向上的厚度增大;沿所述连续光传输方向,第二厚度渐变区域72沿垂直于所述衬底的方向上的厚度减小。
本申请实施例中,第一厚度渐变区域、电吸收调制区和第二厚度渐变区域沿所述连续光传输方向依次设置,第一厚度渐变区域、电吸收调制区和第二厚度渐变区域均位于顶层衬底上,且与顶层衬底直接接触。
仍参考图7,第一厚度渐变区域沿垂直于衬底的方向上的尺寸为第一厚度渐变区域的厚度,第二厚度渐变区域沿垂直于衬底的方向上的尺寸为第二厚度渐变区域的厚度,第一厚度渐变区域的最大厚度T71可以与第二厚度渐变区域的最大厚度T72相同或者不同。图7仅示意出T71与T72相同的情况。
仍参考图7,第一厚度渐变区域沿连续光传输方向上的尺寸为第一厚度渐变区域的长度,第二厚度渐变区域沿连续光传输方向上的尺寸为第二厚度渐变区域的长度,第一厚度渐变区域的长度L71可以与第二厚度渐变区域的长度L72相同或者不同。
仍参考图7,第一厚度渐变区域与顶层衬底的夹角β1,和第二厚度渐变区域与顶层衬底的夹角β2可以相同或者不同。可以举例的是,第一厚度渐变区域的上表面与顶层衬底的夹角范围可为15°至60°,即,15°<β1<60°,第二厚度渐变区域的上表面与顶层衬底的夹角范围可为15°至60°,即,15°<β2<60°。
在本申请实施例中,第一厚度渐变区域和第二厚度渐变区域的材料可以与顶层衬底的材料相同。
在本申请实施例中,第一厚度渐变区域、第二厚度渐变区域可以与顶层衬底在同一制造工艺中形成。
这里,电吸收调制区的X方向上相对的两侧分别设有第一厚度渐变区域和第二厚度渐变区域,其中,第一厚度渐变区域能够对光耦合结构输出的连续光起到过渡作用,降低反射,从而提高光耦和效率。
仍参考图7,所述电吸收调制器形成于顶层衬底113上,并与顶层衬底113直接接触;顶层衬底113沿连续光传输方向上的长度大于所述电吸收调制器沿连续光传输方向上的长度。换言之,电吸收调制器形成于顶层衬底上之后,仍会暴露出顶层衬底的部分上表面。如图7所示,将第一厚度渐变区域71的光输入端暴露出的顶层衬底113作为第一等厚度区域81,将第二厚度渐变区域72的光输出端暴露出的顶层衬底113作为第二等厚度区域82。这里,第一等厚度区域81和第二等厚度区域82均为顶层衬底113的一部分。因此,第一等厚度区域的厚度T81与第二等厚度区域的厚度T82均相同,且与顶层衬底的厚度相同。
仍参考图7,第一等厚度区域沿连续光传输方向上的尺寸为第一等厚度区域的长度,第二等厚度区域沿连续光传输方向上的尺寸为第二等厚度区域的长度,第一等厚度区域的长度L81可以与第二等厚度区域的长度L82相同或者不同。
在本申请实施例中,多个所述光耦合层中最靠近所述衬底的所述光耦合层位于所述顶层衬底的上方,且多个所述光耦合层中最靠近所述衬底的所述光耦合层与所述硅层在所述衬底上的投影部分重叠。
这里,所述硅层可以指如前文所述SOI衬底内的顶层衬底。
需要说明的是,图7示出的第三光耦合层23位于顶层衬底113的上方,且第三光耦合层23与顶层衬底113在底层衬底111上的投影部分重叠。具体而言,第三光耦合层23与第一等厚度区域81在底层衬底111上的投影部分重叠,且第三光耦合层和第一等厚度区域在衬底上投影重叠部分的长度L381,即,第三光耦合层和第一等厚度区域在底层衬底上的投影重叠部分沿X方向的尺寸为L381。
在本申请实施例中,沿连续光的传输方向,最靠近所述衬底的所述光耦合层与所述顶层衬底在所述底层衬底上投影的重叠部分的长度与最靠近所述衬底的所述光耦合层的长度之间的比例范围为1/2至4/5。可以举例的是,1/2<L381/L3<4/5。
在本申请实施例中,最靠近所述衬底的所述光耦合层与第一等厚度区域在垂直于衬底的方向上的距离的范围为0至300nm。仍参考图7,第三光耦合层23位于顶层衬底113的上方,且第三光耦合层和第一等厚度区域在垂直于衬底的方向上的距离为S381。可以举例的是,0≤S381≤300nm。
这里,通过设置最靠近所述衬底的光耦合层与顶层衬底在垂直于衬底的方向上的距离,以及最靠近所述衬底的光耦合层与顶层衬底在衬底上的投影重叠部分的比例,能够实现较大耦合效率。
如图5所示,所述光耦合层沿平行于衬底且垂直于连续光传输方向上的宽度与所述顶层衬底的宽度相同,也就是说,第一光耦合层、第二光耦合层、第三光耦合层和硅层沿Y方向的宽度均相同。这里,所述硅层可以指如前文所述SOI衬底内的顶层衬底。
下面将对本申请实施例提供的硅基芯片的制备方法进行详细的说明。
首先,提供衬底。这里仍然以所述衬底为SOI衬底为例进行说明。所述衬底包括底层衬底、位于底层衬底上的埋氧层以及位于埋氧层上的顶层衬底。
然后,刻蚀去除部分顶层衬底和部分埋氧层,以暴露出部分底层衬底,进一步湿法刻蚀底层衬底,以形成凹槽;在所述凹槽内,多次利用分子束外延生长等工艺选择性生长高质量三五族材料层,包括量子阱和量子点结构,并进行掺杂和刻蚀,以形成激光器的有源区。
接着,在上述暴露出的部分底层衬底和顶层衬底上依次沉积填充材料层和光耦合材料层,并进行多次曝光和刻蚀,以形成多个光耦合层,多个光耦合层构成光耦合结构。
接着,对顶层衬底,例如,对220(340)nm薄硅层进行P型掺杂,并制备电吸收材料层,而后通过曝光和刻蚀,形成电吸收调制器的有源区;在电吸收调制器的有源区两侧沉积厚度渐变的材料层,以形成第一厚度渐变区域和第二厚度渐变区域;在激光器的有源区和电吸收调制器的有源区的顶部进行N型掺杂。
接着,形成填充材料层,例如,沉积二氧化硅材料,并对填充材料层的上表面进行平坦化处理。
最后,利用光刻与电感耦合等离子刻蚀开窗口、磁控溅射沉积金属材料等工艺制作激光器的有源区和电吸收调制器的有源区所需的金属电极。
如上所述,完成对本申请实施例提供的硅基芯片的制备过程。需要说明的是,各实施例所记载的技术方案中各技术特征之间,在不冲突的情况下,可以任意组合。
本申请实施例提供了光耦合结构及其制备方法,包括光耦合结构的硅基芯片,所述光耦合结构用于传输连续光,所述光耦合结构包括:衬底以及位于所述衬底上方的多个光耦合层;多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠;其中,所述连续光由远离所述衬底的所述光耦合层向靠近所述衬底的所述光耦合层传输。本申请实施例提供的光耦合结构中,通过在垂直于衬底的方向上设置多个间隔分布的光耦合层,以实现较大耦合效率;且与设置单个光耦合层相比较而言,设置多个间隔分布的光耦合层,能够控制连续光在多个光耦合层之间的耦合速度,从而提高耦合效率。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本申请的优选实施方式,并非因此限制本申请的专利范围,凡是在本申请的发明构思下,利用本申请说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。
Claims (10)
1.一种光耦合结构,其特征在于,所述光耦合结构用于传输连续光,所述光耦合结构包括:衬底以及位于所述衬底上方的多个光耦合层;
多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠;
其中,所述连续光由远离所述衬底的所述光耦合层向靠近所述衬底的所述光耦合层传输。
2.如权利要求1所述的光耦合结构,其特征在于,远离所述衬底的所述光耦合层沿所述连续光传输方向上的长度大于靠近所述衬底的所述光耦合层沿所述连续光传输方向上的长度。
3.如权利要求1所述的光耦合结构,其特征在于,所述光耦合层的材料包括以下至少之一:硅、氮化硅和氮氧化硅。
4.如权利要求1所述的光耦合结构,其特征在于,多个所述光耦合层形成于填充材料层内。
5.一种硅基芯片,其特征在于,所述硅基芯片包括:激光器、电吸收调制器以及如权利要求1至4中任一项所述的光耦合结构;所述光耦合结构位于所述激光器和所述电吸收调制器之间;
其中,所述激光器输出连续光至所述光耦合结构,所述光耦合结构将所述连续光耦合至所述电吸收调制器,所述电吸收调制器对所述连续光进行调制并输出调制后的光信号。
6.如权利要求5所述的硅基芯片,其特征在于,所述电吸收调制器包括电吸收调制区,位于所述电吸收调制区的光输入端的第一厚度渐变区域和位于所述电吸收调制区的光输出端的第二厚度渐变区域;沿所述连续光传输方向,所述第一厚度渐变区域沿垂直于所述衬底的方向上的厚度增大;沿所述连续光传输方向,所述第二厚度渐变区域沿垂直于所述衬底的方向上的厚度减小。
7.如权利要求6所述的硅基芯片,其特征在于,
所述电吸收调制器形成于硅层上,并与所述硅层直接接触;
所述硅层沿所述连续光传输方向上的长度大于所述电吸收调制器沿所述连续光传输方向上的长度。
8.如权利要求7所述的硅基芯片,其特征在于,多个所述光耦合层中最靠近所述衬底的所述光耦合层位于所述硅层的上方,且多个所述光耦合层中最靠近所述衬底的所述光耦合层与所述硅层在所述衬底上的投影部分重叠。
9.如权利要求6所述的硅基芯片,其特征在于,所述电吸收调制区的材料包括以下至少之一:锗、硅锗合金和三五族材料。
10.一种光耦合结构的制备方法,其特征在于,所述方法包括:
提供衬底;
在所述衬底上依次形成填充材料层和光耦合材料层,对所述光耦合材料层进行刻蚀以形成最靠近所述衬底的光耦合层;
重复所述依次形成填充材料层和光耦合材料层和所述对所述光耦合材料层进行刻蚀的步骤,以形成多个所述光耦合层;
其中,多个所述光耦合层沿垂直于所述衬底的方向间隔设置,远离所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度大于靠近所述衬底的所述光耦合层沿垂直于所述衬底的方向上的厚度;且任意相邻两个所述光耦合层在所述衬底上的投影部分重叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111531175.1A CN114114538B (zh) | 2021-12-14 | 2021-12-14 | 光耦合结构及其制备方法、包括光耦合结构的硅基芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111531175.1A CN114114538B (zh) | 2021-12-14 | 2021-12-14 | 光耦合结构及其制备方法、包括光耦合结构的硅基芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114114538A true CN114114538A (zh) | 2022-03-01 |
CN114114538B CN114114538B (zh) | 2023-08-08 |
Family
ID=80364732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111531175.1A Active CN114114538B (zh) | 2021-12-14 | 2021-12-14 | 光耦合结构及其制备方法、包括光耦合结构的硅基芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114114538B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023174190A1 (zh) * | 2022-03-16 | 2023-09-21 | 华为技术有限公司 | 一种光学芯片及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002062446A (ja) * | 2000-08-18 | 2002-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 積層型層間光方向性結合器およびその製造方法 |
CN107315223A (zh) * | 2017-07-14 | 2017-11-03 | 上海交通大学 | 集偏振滤波器和层间均等耦合器的光互联器件 |
US20200057197A1 (en) * | 2018-08-17 | 2020-02-20 | University Of Southampton | Waveguide for an integrated photonic device |
CN111983753A (zh) * | 2020-07-24 | 2020-11-24 | 中国科学院上海微系统与信息技术研究所 | 一种应用于3d光互连的层间偏振分束器 |
-
2021
- 2021-12-14 CN CN202111531175.1A patent/CN114114538B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002062446A (ja) * | 2000-08-18 | 2002-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 積層型層間光方向性結合器およびその製造方法 |
CN107315223A (zh) * | 2017-07-14 | 2017-11-03 | 上海交通大学 | 集偏振滤波器和层间均等耦合器的光互联器件 |
US20200057197A1 (en) * | 2018-08-17 | 2020-02-20 | University Of Southampton | Waveguide for an integrated photonic device |
CN111983753A (zh) * | 2020-07-24 | 2020-11-24 | 中国科学院上海微系统与信息技术研究所 | 一种应用于3d光互连的层间偏振分束器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023174190A1 (zh) * | 2022-03-16 | 2023-09-21 | 华为技术有限公司 | 一种光学芯片及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114114538B (zh) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9002144B2 (en) | Electro-optical modulator | |
US10078233B2 (en) | Optical waveguide resonators | |
EP2359187B1 (en) | Monolithic optoelectronic twe-component structure | |
JP2754957B2 (ja) | 半導体光制御素子およびその製造方法 | |
JP6327051B2 (ja) | 半導体光素子、半導体光素子を作製する方法 | |
JP5515927B2 (ja) | 半導体光素子 | |
KR100958719B1 (ko) | 단일모드 발진을 위한 하이브리드 레이저 다이오드 및 그제조 방법 | |
US20170317471A1 (en) | An optical device and a method for fabricating thereof | |
JP5565148B2 (ja) | 半導体光素子 | |
CN108828797B (zh) | 一种硅基电吸收调制器及其制备方法 | |
US6862124B2 (en) | Semiconductor optical modulator, mach-zehnder optical modulator employing the same, and method of manufacturing semiconductor optical modulator | |
JP2010027664A (ja) | 光半導体装置 | |
CN103779785B (zh) | 可实现波长宽调谐的分布反射布拉格激光器及其制作方法 | |
Chakravarty et al. | Hybrid material integration in silicon photonic integrated circuits | |
JP5263718B2 (ja) | 半導体光変調器 | |
CN113848609A (zh) | 光子集成耦合结构、光子集成器件 | |
CN112290385A (zh) | 多波长硅基iii-v族混合集成激光器阵列单元及制作方法 | |
CN114114538B (zh) | 光耦合结构及其制备方法、包括光耦合结构的硅基芯片 | |
CN114137657B (zh) | 一种光耦合结构以及包括光耦合结构的硅基芯片 | |
CN113917714A (zh) | 具有脊形波导的单片硅上iii-v族光电调相器 | |
CN108886236B (zh) | 用于硅光子学中的iii-v芯片的宽带后视镜 | |
Matsuo et al. | Membrane InP-based photonics devices on Si | |
Aihara et al. | 56-Gbit/s operations of Mach-Zehnder modulators using 300-µm-long membrane InGaAsP phase shifters and SiN waveguides on Si | |
US11971577B2 (en) | Heterogeneously integrated photonic platform with non-linear frequency conversion element | |
CN114035347B (zh) | 一种电吸收调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |