CN114094539A - 半导体电路 - Google Patents

Abstract

本发明公开一种半导体电路，该半导体电路包括驱动芯片以及与所述驱动芯片电连接的三相模块和温控模块，所述温控模块包括高温控制单元和低温控制单元，所述高温控制单元包括第一运算放大器、第一电阻、第二电阻、第三电阻、第四电阻和第一热敏电阻；所述低温控制单元包括第二运算放大器、第五电阻、第六电阻、第七电阻、第八电阻和第二热敏电阻。本发明有利于避免降低半导体电路的使用寿命。

Description

半导体电路

技术领域

本发明涉及半导体电路技术领域，具体涉及一种半导体电路。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，集成了智能控制IC和用于功率输出的绝缘栅双极型晶体管、MOSFET、FRD等大功率器件及一些阻容元件，这些元器件通过锡基焊料焊接在铝基板上。

现有的半导体电路一般没有或只有过温保护功能，并没有低温保护功能，当半导体电路处于较低温度的恶劣天气启动时，易影响半导体电路寿命，造成半导体电路失效。

发明内容

本发明的主要目的在于提供一种半导体电路，以解决背景技术中提出的技术问题。

为实现上述目的，本发明提出的半导体电路包括驱动芯片以及与所述驱动芯片电连接的三相模块和温控模块，所述温控模块包括高温控制单元和低温控制单元，所述高温控制单元包括第一运算放大器、第一电阻、第二电阻、第三电阻、第四电阻和第一热敏电阻，所述第一运算放大器的VCC端、OUT端和GND端均与所述驱动芯片电连接，所述第一电阻的两端分别与所述第一运算放大器的VCC端和OUT端电连接，所述第二电阻的两端分别与所述第一运算放大器的负极端和VCC端电连接，所述第三电阻的两端分别与所述第一运算放大器的负极端和GND端电连接，所述第四电阻的两端分别与所述第一运算放大器的正极端和VCC端电连接，所述第一热敏电阻的两端分别与所述第一运算放大器的正极端和GND端电连接；所述低温控制单元包括第二运算放大器、第五电阻、第六电阻、第七电阻、第八电阻和第二热敏电阻，所述第二运算放大器的VCC端和OUT端均与所述驱动芯片电连接，所述第二运算放大器的GND端与所述第一运算放大器的GND端电连接，所述第五电阻的一端与所述第二运算放大器的OUT端电连接，另一端分别与所述第二运算放大器的VCC端和第一运算放大器的VCC端电连接，所述第六电阻的两端分别与所述第二运算放大器的正极端和GND端电连接，所述第七电阻的两端分别与所述第二运算放大器的正极端和VCC端电连接，所述第八电阻的两端分别与所述第二运算放大器的负极端和VCC端电连接，第二热敏电阻的两端分别与所述第二运算放大器的GND端和负极端电连接。

优选地，所述驱动芯片上具有与所述第一运算放大器的VCC端电连接的VDD引脚、分别与所述第一运算放大器的OUT端和第二运算放大器的OUT端电连接的FAULT引脚、分别与所述第一运算放大器的OUT端和第二运算放大器的OUT端电连接的EN引脚以及与所述第一运算放大器的GND端电连接的VSS引脚。

优选地，所述驱动芯片上还具有PFCOUT引脚，所述半导体电路还包括升压模块，所述升压模块包括功率绝缘栅双极型晶体管、二极管和第九电阻，所述功率绝缘栅双极型晶体管的G极通过所述第九电阻与所述PFCOUT引脚电连接，所述功率绝缘栅双极型晶体管的C极与外部电源正极电连接以及还通过所述二极管与所述三相模块电连接，所述功率绝缘栅双极型晶体管的E极与外部电源负极电连接。

优选地，所述三相模块包括与所述驱动芯片电连接的U相单元、V相单元和W相单元，所述U相单元、V相单元和W相单元还分别与所述二极管的阴极电连接。

优选地，所述U相单元包括U相上桥臂和U相下桥臂，所述U相上桥臂包括第一绝缘栅双极型晶体管和第一驱动电阻，所述第一绝缘栅双极型晶体管的G极通过所述第一驱动电阻与所述驱动芯片电连接，所述第一绝缘栅双极型晶体管的C极与所述二极管的阴极电连接，所述第一绝缘栅双极型晶体管的E极与所述驱动芯片电连接；所述U相下桥臂包括第二绝缘栅双极型晶体管和第二驱动电阻，所述第二绝缘栅双极型晶体管的G极通过所述第二驱动电阻与所述驱动芯片电连接，所述第二绝缘栅双极型晶体管的C极与第一绝缘栅双极型晶体管的E极电连接。

优选地，所述U相单元还包括第一自举电容，所述第一自举电容的两端分别与所述驱动芯片和所述第一绝缘栅双极型晶体管的E极电连接。

优选地，所述V相单元包括V相上桥臂和V相下桥臂，所述V相上桥臂包括第三绝缘栅双极型晶体管和第三驱动电阻，所述第三绝缘栅双极型晶体管的G极通过所述第三驱动电阻与所述驱动芯片电连接，所述第三绝缘栅双极型晶体管的C极与所述二极管的阴极电连接，所述第三绝缘栅双极型晶体管的E极与所述驱动芯片电连接；所述V相下桥臂包括第四绝缘栅双极型晶体管和第四驱动电阻，所述第四绝缘栅双极型晶体管的G极通过所述第四驱动电阻与所述驱动芯片电连接，所述第四绝缘栅双极型晶体管的C极与第三绝缘栅双极型晶体管的E极电连接。

优选地，所述V相单元还包括第二自举电容，所述第二自举电容的两端分别与所述驱动芯片和所述第三绝缘栅双极型晶体管的E极电连接。

优选地，所述W相单元包括W相上桥臂和W相下桥臂，所述W相上桥臂包括第五绝缘栅双极型晶体管和第五驱动电阻，所述第五绝缘栅双极型晶体管的G极通过所述第五驱动电阻与所述驱动芯片电连接，所述第五绝缘栅双极型晶体管的C极与所述二极管的阴极电连接，所述第五绝缘栅双极型晶体管的E极与所述驱动芯片电连接；所述W相下桥臂包括第六绝缘栅双极型晶体管和第六驱动电阻，所述第六绝缘栅双极型晶体管的G极通过所述第六驱动电阻与所述驱动芯片电连接，所述第六绝缘栅双极型晶体管的C极与第五绝缘栅双极型晶体管的E极电连接。

优选地，所述W相单元还包括第三自举电容，所述第三自举电容的两端分别与所述驱动芯片和所述第五绝缘栅双极型晶体管的E极电连接。

本发明实施例提供的半导体电路，当模块化智能功率系统处于过高温度时，第一热敏电阻和第二热敏电阻的阻值均会下降，当下降到预设值时，第一运算放大器的正极端的电压低于负极端的电压，第一运算放大器输出低电平，同理，第二运算放大器输出高电平，最终将驱动芯片端的高电平都拉低，模块化智能功率系统启动保护机制，关断驱动信号，当模块化智能功率系统处于过低温度时，第一热敏电阻和第二热敏电阻阻值均会上升，当上升到预设值时，第二运算放大器的正极端的电压低于负极端的电压，第二运算放大器输出低电平，同理，第一运算放大器输出高电平，最终将驱动芯片端的高电平都拉低，模块化智能功率系统启动保护机制，关断驱动信号，从而实现了对模块化智能功率系统在较低温度下进行保护，有利于避免降低半导体电路的使用寿命。

附图说明

图1为本发明中半导体电路一实施例的模块示意图；

图2为图1中所示半导体电路的电路图；

图3为图2中所示温控模块的电路图；

图4为图2中所示升压模块的电路图；

图5为图2中所示三相模块的电路图。

附图标号说明

标号	名称	标号	名称
				10	驱动芯片	20	三相模块
21	U相单元	22	V相单元
				23	W相单元	30	温控模块
31	高温控制模块	32	低温控制模块
				40	升压模块

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后......)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modμlar Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Modμle，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本发明的以下实施例中，统一称为模块化智能功率系统(MIPS)。

本发明提出一种模块化智能功率系统，如图1至图3所示，该模块化智能功率系统包括驱动芯片10以及与驱动芯片10电连接的三相模块20和温控模块30，温控模块30包括高温控制单元31和低温控制单元32，高温控制单元31包括第一运算放大器U1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一热敏电阻N1，第一运算放大器U1的VCC端、OUT端和GND端均与驱动芯片10电连接，第一电阻R1的两端分别与第一运算放大器的VCC端和OUT端电连接，第二电阻R2的两端分别与第一运算放大器U1的负极端和VCC端电连接，第三电阻R3的两端分别与第一运算放大器U1的负极端和GND端电连接，第四电阻R4的两端分别与第一运算放大器U1的正极端和VCC端电连接，第一热敏电阻N1的两端分别与第一运算放大器U1的正极端和GND端电连接；低温控制单元32包括第二运算放大器U2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第二热敏电阻N2，第二运算放大器U2的VCC端和OUT端均与驱动芯片10电连接，第二运算放大器U2的GND端与第一运算放大器U1的GND端电连接，第五电阻R5的一端与第二运算放大器U2的OUT端电连接，另一端分别与第二运算放大器U2的VCC端和第一运算放大器U1的VCC端电连接，第六电阻R6的两端分别与第二运算放大器U2的正极端和GND端电连接，第七电阻R7的两端分别与第二运算放大器U2的正极端和VCC端电连接，第八电阻R8的两端分别与第二运算放大器U2的负极端和VCC端电连接，第二热敏电阻N2的两端分别与第二运算放大器U2的GND端和负极端电连接。其中，第二电阻R2与第三电阻R3的连接点处电压作为第一运算放大器U1的参考电压，第四电阻R4与第一热敏电阻N1连接点处电压作为第一运算放大器U1的输入电压；第六电阻R6与第七电阻R7连接点处电压作为第二运算放大器U2的参考电压；第八电阻R8与第二热敏电阻N2连接点处电压作为第二运算放大器U2的输入电压。本实施例中，当模块化智能功率系统处于过高温度时，第一热敏电阻N1和第二热敏电阻N2的阻值均会下降，当下降到预设值时，第一运算放大器U1的正极端的电压低于负极端的电压，第一运算放大器U1输出低电平，同理，第二运算放大器U2输出高电平，最终将驱动芯片10端的高电平都拉低，模块化智能功率系统启动保护机制，关断驱动信号，当模块化智能功率系统处于过低温度时，第一热敏电阻N1和第二热敏电阻N2阻值均会上升，当上升到预设值时，第二运算放大器U2的正极端的电压低于负极端的电压，第二运算放大器U2输出低电平，同理，第一运算放大器U1输出高电平，最终将驱动芯片10端的高电平都拉低，模块化智能功率系统启动保护机制，关断驱动信号，从而实现了对模块化智能功率系统在较低温度下进行保护，有利于避免降低模块化智能功率系统的使用寿命。

在一较佳实施例中，如图2所示，优选驱动芯片10上具有与第一运算放大器U1的VCC端电连接的VDD引脚、分别与第一运算放大器U1的OUT端和第二运算放大器U2的OUT端电连接的FAULT引脚、分别与第一运算放大器U1的OUT端和第二运算放大器U2的OUT端电连接的EN引脚以及与第一运算放大器U1的GND端电连接的VSS引脚。其中，驱动芯片10还可参照现有样式设有HIN1引脚、HIN2引脚、HIN3引脚、LIN1引脚、LIN2引脚、LIN3引脚、PFCIN引脚、ITRTP引脚、RCIN引脚、VB1引脚、HO1引脚、VS1引脚、VB2引脚、HO2引脚、VS2引脚、VB3引脚、HO3引脚、VS3引脚、LO1引脚、LO2引脚和LO3引脚等功能引脚。本实施例中，当模块化智能功率系统处于过高或过低温度时，FAULT引脚和EN引脚处的高电平都会拉低，从而使得模块化智能功率系统启动保护机制，关断驱动信号。

在一较佳实施例中，如图2和图4所示，优选驱动芯片10上还具有PFCOUT引脚，模块化智能功率系统还包括升压模块40，升压模块40包括功率绝缘栅双极型晶体管IGBT7、二极管D1和第九电阻R9，功率绝缘栅双极型晶体管IGBT7的G极通过第九电阻R9与PFCOUT引脚电连接，功率绝缘栅双极型晶体管IGBT7的C极与外部电源正极电连接以及还通过二极管D1与三相模块20电连接，功率绝缘栅双极型晶体管IGBT7的E极与外部电源负极电连接。其中，优选二极管D1的阳极与功率绝缘栅双极型晶体管IGBT7的C极电连接，二极管D1的阴极与三相模块20电连接，优选功率绝缘栅双极型晶体管IGBT7的C极电连接于模块化智能功率系统的PFC端，功率绝缘栅双极型晶体管IGBT7的E极电连接于模块化智能功率系统的-VCC端，PFC端通过电感与外部电源的负极电连接，-VCC端与外部电源内的正极电连接。本实施例中，当PFCOUT引脚为高电平时，功率绝缘栅双极型晶体管IGBT7导通，且二极管D1截止，电感开始储能，当PFCOUT引脚为低电平时，功率绝缘栅双极型晶体管IGBT7关闭，外部电源和电感均通过二极管D1向三相模块20充电(即模块化智能功率系统的P端)，使得P端获得比外部电源更高的电压。

在一较佳实施例中，如图1所示，优选三相模块20包括与驱动芯片10电连接的U相单元21、V相单元22和W相单元23，U相单元21、V相单元22和W相单元23还分别与二极管D1的阴极电连接。其中，U相单元21、V相单元22和W相单元23均可参照现有的电路结构进行布置，至于二极管D1的阴极则可以是与U相单元21、V相单元22和W相单元23共同连接于模块化智能功率系统的P端。

在一较佳实施例中，如图5所示，优选U相单元21包括U相上桥臂和U相下桥臂，U相上桥臂包括第一绝缘栅双极型晶体管IGBT1和第一驱动电阻R10，第一绝缘栅双极型晶体管IGBT1的G极通过第一驱动电阻R10与驱动芯片10电连接，第一绝缘栅双极型晶体管IGBT1的C极与二极管D1的阴极电连接，第一绝缘栅双极型晶体管IGBT1的E极与驱动芯片10电连接；U相下桥臂包括第二绝缘栅双极型晶体管IGBT2和第二驱动电阻R11，第二绝缘栅双极型晶体管IGBT2的G极通过第二驱动电阻R11与驱动芯片10电连接，第二绝缘栅双极型晶体管IGBT2的C极与第一绝缘栅双极型晶体管IGBT1的E极电连接。其中，第一绝缘栅双极型晶体管IGBT1的G极通过第一驱动电阻R10与驱动芯片10上的HO1引脚电连接，第一绝缘栅双极型晶体管IGBT1的C极连接于模块化智能功率系统的P端，第一绝缘栅双极型晶体管IGBT1的E极与驱动芯片10上的VS1引脚电连接，第二绝缘栅双极型晶体管IGBT2的G极通过第二驱动电阻R11与驱动芯片10上的LO1引脚电连接，第二绝缘栅双极型晶体管IGBT2的E极连接于模块化智能功率系统的UN端。此时，优选U相单元21还包括第一自举电容C1，第一自举电容C1的两端分别与驱动芯片10和第一绝缘栅双极型晶体管IGBT1的E极电连接。具体的，第一自举电容C1与驱动芯片10电连接的具体方式为上述VB1引脚电连接，且优选第一自举电容C1的两端还分别电连接于模块化智能功率系统的UVB端和UVS端。

在一较佳实施例中，如图5所示，优选V相单元22包括V相上桥臂和V相下桥臂，V相上桥臂包括第三绝缘栅双极型晶体管IGBT3和第三驱动电阻R12，第三绝缘栅双极型晶体管IGBT3的G极通过第三驱动电阻R12与驱动芯片10电连接，第三绝缘栅双极型晶体管IGBT3的C极与二极管D1的阴极电连接，第三绝缘栅双极型晶体管IGBT3的E极与驱动芯片10电连接；V相下桥臂包括第四绝缘栅双极型晶体管IGBT4和第四驱动电阻R13，第四绝缘栅双极型晶体管IGBT4的G极通过第四驱动电阻R13与驱动芯片10电连接，第四绝缘栅双极型晶体管IGBT4的C极与第三绝缘栅双极型晶体管IGBT3的E极电连接。其中，第三绝缘栅双极型晶体管IGBT3的G极通过第三驱动电阻R12与驱动芯片10上的HO2引脚电连接，第三绝缘栅双极型晶体管IGBT3的C极连接于模块化智能功率系统的P端，第三绝缘栅双极型晶体管IGBT3的E极与驱动芯片10上的VS2引脚电连接，第四绝缘栅双极型晶体管IGBT4的G极通过第四驱动电阻R13与驱动芯片10上的LO2引脚电连接，第四绝缘栅双极型晶体管IGBT4的E极连接于模块化智能功率系统的VN端。此时，优选V相单元22还包括第二自举电容C2，第二自举电容C2的两端分别与驱动芯片10和第三绝缘栅双极型晶体管IGBT3的E极电连接。具体的，第二自举电容C2与驱动芯片10电连接的具体方式为上述VB2引脚电连接，且优选第二自举电容C2的两端还分别电连接于模块化智能功率系统的VVB端和VVS端。

在一较佳实施例中，如图5所示，优选W相单元23包括W相上桥臂和W相下桥臂，W相上桥臂包括第五绝缘栅双极型晶体管IGBT5和第五驱动电阻R14，第五绝缘栅双极型晶体管IGBT5的G极通过第五驱动电阻R14与驱动芯片10电连接，第五绝缘栅双极型晶体管IGBT5的C极与二极管D1的阴极电连接，第五绝缘栅双极型晶体管IGBT5的E极与驱动芯片10电连接；W相下桥臂包括第六绝缘栅双极型晶体管IGBT6和第六驱动电阻R15，第六绝缘栅双极型晶体管IGBT6的G极通过第六驱动电阻R15与驱动芯片10电连接，第六绝缘栅双极型晶体管IGBT6的C极与第五绝缘栅双极型晶体管IGBT5的E极电连接。其中，第五绝缘栅双极型晶体管IGBT5的G极通过第五驱动电阻R14与驱动芯片10上的HO3引脚电连接，第五绝缘栅双极型晶体管IGBT5的C极连接于模块化智能功率系统的P端，第五绝缘栅双极型晶体管IGBT5的E极与驱动芯片10上的VS3引脚电连接，第六绝缘栅双极型晶体管IGBT6的G极通过第六驱动电阻R15与驱动芯片10上的LO3引脚电连接，第六绝缘栅双极型晶体管IGBT6的E极连接于模块化智能功率系统的WN端。此时，优选W相单元23还包括第三自举电容C3，第三自举电容C3的两端分别与驱动芯片10和第五绝缘栅双极型晶体管IGBT5的E极电连接。具体的，第三自举电容C3与驱动芯片10电连接的具体方式为上述VB3引脚电连接，且优选第三自举电容C3的两端还分别电连接于模块化智能功率系统的WVB端和WVS端。

以上的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。

Claims (10)

1.一种半导体电路，其特征在于，包括驱动芯片以及与所述驱动芯片电连接的三相模块和温控模块，所述温控模块包括高温控制单元和低温控制单元，所述高温控制单元包括第一运算放大器、第一电阻、第二电阻、第三电阻、第四电阻和第一热敏电阻，所述第一运算放大器的VCC端、OUT端和GND端均与所述驱动芯片电连接，所述第一电阻的两端分别与所述第一运算放大器的VCC端和OUT端电连接，所述第二电阻的两端分别与所述第一运算放大器的负极端和VCC端电连接，所述第三电阻的两端分别与所述第一运算放大器的负极端和GND端电连接，所述第四电阻的两端分别与所述第一运算放大器的正极端和VCC端电连接，所述第一热敏电阻的两端分别与所述第一运算放大器的正极端和GND端电连接；所述低温控制单元包括第二运算放大器、第五电阻、第六电阻、第七电阻、第八电阻和第二热敏电阻，所述第二运算放大器的VCC端和OUT端均与所述驱动芯片电连接，所述第二运算放大器的GND端与所述第一运算放大器的GND端电连接，所述第五电阻的一端与所述第二运算放大器的OUT端电连接，另一端分别与所述第二运算放大器的VCC端和第一运算放大器的VCC端电连接，所述第六电阻的两端分别与所述第二运算放大器的正极端和GND端电连接，所述第七电阻的两端分别与所述第二运算放大器的正极端和VCC端电连接，所述第八电阻的两端分别与所述第二运算放大器的负极端和VCC端电连接，第二热敏电阻的两端分别与所述第二运算放大器的GND端和负极端电连接。

2.根据权利要求1所述的半导体电路，其特征在于，所述驱动芯片上具有与所述第一运算放大器的VCC端电连接的VDD引脚、分别与所述第一运算放大器的OUT端和第二运算放大器的OUT端电连接的FAULT引脚、分别与所述第一运算放大器的OUT端和第二运算放大器的OUT端电连接的EN引脚以及与所述第一运算放大器的GND端电连接的VSS引脚。

3.根据权利要求1所述的半导体电路，其特征在于，所述驱动芯片上还具有PFCOUT引脚，所述半导体电路还包括升压模块，所述升压模块包括功率绝缘栅双极型晶体管、二极管和第九电阻，所述功率绝缘栅双极型晶体管的G极通过所述第九电阻与所述PFCOUT引脚电连接，所述功率绝缘栅双极型晶体管的C极与外部电源正极电连接以及还通过所述二极管与所述三相模块电连接，所述功率绝缘栅双极型晶体管的E极与外部电源负极电连接。

4.根据权利要求3所述的半导体电路，其特征在于，所述三相模块包括与所述驱动芯片电连接的U相单元、V相单元和W相单元，所述U相单元、V相单元和W相单元还分别与所述二极管的阴极电连接。

5.根据权利要求4所述的半导体电路，其特征在于，所述U相单元包括U相上桥臂和U相下桥臂，所述U相上桥臂包括第一绝缘栅双极型晶体管和第一驱动电阻，所述第一绝缘栅双极型晶体管的G极通过所述第一驱动电阻与所述驱动芯片电连接，所述第一绝缘栅双极型晶体管的C极与所述二极管的阴极电连接，所述第一绝缘栅双极型晶体管的E极与所述驱动芯片电连接；所述U相下桥臂包括第二绝缘栅双极型晶体管和第二驱动电阻，所述第二绝缘栅双极型晶体管的G极通过所述第二驱动电阻与所述驱动芯片电连接，所述第二绝缘栅双极型晶体管的C极与第一绝缘栅双极型晶体管的E极电连接。

6.根据权利要求5所述的半导体电路，其特征在于，所述U相单元还包括第一自举电容，所述第一自举电容的两端分别与所述驱动芯片和所述第一绝缘栅双极型晶体管的E极电连接。

7.根据权利要求4所述的半导体电路，其特征在于，所述V相单元包括V相上桥臂和V相下桥臂，所述V相上桥臂包括第三绝缘栅双极型晶体管和第三驱动电阻，所述第三绝缘栅双极型晶体管的G极通过所述第三驱动电阻与所述驱动芯片电连接，所述第三绝缘栅双极型晶体管的C极与所述二极管的阴极电连接，所述第三绝缘栅双极型晶体管的E极与所述驱动芯片电连接；所述V相下桥臂包括第四绝缘栅双极型晶体管和第四驱动电阻，所述第四绝缘栅双极型晶体管的G极通过所述第四驱动电阻与所述驱动芯片电连接，所述第四绝缘栅双极型晶体管的C极与第三绝缘栅双极型晶体管的E极电连接。

8.根据权利要求7所述的半导体电路，其特征在于，所述V相单元还包括第二自举电容，所述第二自举电容的两端分别与所述驱动芯片和所述第三绝缘栅双极型晶体管的E极电连接。

9.根据权利要求4所述的半导体电路，其特征在于，所述W相单元包括W相上桥臂和W相下桥臂，所述W相上桥臂包括第五绝缘栅双极型晶体管和第五驱动电阻，所述第五绝缘栅双极型晶体管的G极通过所述第五驱动电阻与所述驱动芯片电连接，所述第五绝缘栅双极型晶体管的C极与所述二极管的阴极电连接，所述第五绝缘栅双极型晶体管的E极与所述驱动芯片电连接；所述W相下桥臂包括第六绝缘栅双极型晶体管和第六驱动电阻，所述第六绝缘栅双极型晶体管的G极通过所述第六驱动电阻与所述驱动芯片电连接，所述第六绝缘栅双极型晶体管的C极与第五绝缘栅双极型晶体管的E极电连接。

10.根据权利要求9所述的半导体电路，其特征在于，所述W相单元还包括第三自举电容，所述第三自举电容的两端分别与所述驱动芯片和所述第五绝缘栅双极型晶体管的E极电连接。

Images