CN204442195U - 一种具有驱动保护功能的单相全桥逆变主电路 - Google Patents

Abstract

本实用新型公开了一种具有驱动保护功能的单相全桥逆变主电路，包括微控制器模块、单相全桥逆变主电路和与所述微控制器模块输出端相接的缓冲器，所述缓冲器的输出端接有第一驱动保护电路、第二驱动保护电路、第三驱动保护电路和第四驱动保护电路；所述第一驱动保护电路、第二驱动保护电路、第三驱动保护电路和第四驱动保护电路的第一输出端均与所述微控制器模块相接，所述第一驱动保护电路、第二驱动保护电路、第三驱动保护电路和第四驱动保护电路的第二输出端均与所述单相全桥逆变主电路相接，本实用新型设计新颖，结构紧凑，功率密度大，损耗小，单相全桥逆变主电路响应速度快，开关频率高，稳定可靠，实用性强。

Description

一种具有驱动保护功能的单相全桥逆变主电路

技术领域

本实用新型属于全桥逆变技术领域，具体涉及一种具有驱动保护功能的单相全桥逆变主电路。

背景技术

全桥逆变电路作为大功率逆变电源的核心部件，在光伏逆变系统、电镀、UPS、电力电子补偿器、变频调速、电解等领域有着广泛的应用。常见的全桥逆变电路，布局凌乱，体积大，信号完整性差，控制触发复杂，可靠性差造成误触发易导致各个元器件损坏，且器件分散，易形成寄生电容和寄生电感较大，对电路稳定运行不利，另外功率密度不高，导致系统效率较低，因此，现如今缺少一种结构简单、设计新颖合理、电路布线优化、信号完整性高且使用操作简单的单相全桥逆变主电路，四个桥臂均设置驱动隔离模块，不仅最大限度的减少外围器件且提高设计的可靠性，还可以使模块垂直于主电路板，从而节省主电路板的面积，充分利用空间，进而减小体积，满足小型化的要求，解决现有单相全桥逆变主电路结构分散，功率密度不高，损耗大，响应速度慢，开关频率不高，稳定可靠性差等问题。

实用新型内容

本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种具有驱动保护功能的单相全桥逆变主电路，其设计新颖合理，结构紧凑，功率密度大，损耗小，单相全桥逆变主电路响应速度快，开关频率高，稳定可靠，实用性强，便于推广使用。

为解决上述技术问题，本实用新型采用的技术方案是：一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：包括微控制器模块、单相全桥逆变主电路和与所述微控制器模块输出端相接的缓冲器，所述缓冲器的输出端接有第一驱动保护电路、第二驱动保护电路、第三驱动保护电路和第四驱动保护电路；所述第一驱动保护电路的第一输出端、第二驱动保护电路的第一输出端、第三驱动保护电路的第一输出端和第四驱动保护电路的第一输出端均与所述微控制器模块相接，所述第一驱动保护电路的第二输出端、第二驱动保护电路第二输出端、第三驱动保护电路第二输出端和第四驱动保护电路的第二输出端均与所述单相全桥逆变主电路相接；所述微控制器模块为TMS320F28335 DSP微控制器。

上述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述缓冲器为芯片SN7407，所述芯片SN7407的第1引脚、第5引脚、第9引脚和第13引脚分别与所述TMS320F28335 DSP微控制器的第16引脚、第17引脚、第18引脚和第19引脚相接，所述芯片SN7407的第7引脚接地，所述芯片SN7407的第14引脚与5V电源输出端相接。

上述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述第一驱动保护电路包括型号为K841L的芯片K1和型号为PC817的芯片O1，所述芯片K1的第14引脚与SN7407的第2引脚相接，所述芯片K1的第15引脚通过并联的电阻Ri3和非极性电容Ci3与5V电源输出端相接，所述芯片K1的第2引脚通过并联的极性电容C13和非极性电容C9与芯片K1的第9引脚相接，所述芯片K1的第5引脚输出分两路，一路通过并联的电阻R12和电容C7与芯片O1的第1引脚相接，另一路与芯片O1的第2引脚相接；并联的电阻R12和电容C7与芯片O1的第1引脚的连接端通过电阻R6与芯片K1的第2引脚相接，所述芯片O1的第3引脚接地，所述芯片O1的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第66引脚相接，另一路与电阻R8的一端相接；电阻R8的另一端与3.3V电源输出端相接，所述芯片K1的第6引脚与二极管D1的阳极相接，二极管D1的阴极与二极管D5的阴极相接，所述芯片K1的第3引脚通过电阻R14与电阻R18的一端相接，所述芯片K1的第1引脚通过电阻Re1与电阻R18的另一端相接，电阻Re1与电阻R18的连接端输出分两路，一路通过并联的非极性电容C17和极性电容C18与芯片K1的第2引脚相接，另一路通过并联的非极性电容C25和极性电容C26与芯片K1的第9引脚相接；

所述第二驱动保护电路包括型号为K841L的芯片K2和型号为PC817的芯片O2，所述芯片K2的第14引脚与SN7407的第6引脚相接，所述芯片K2的第15引脚通过并联的电阻Ri1和非极性电容Ci1与5V电源输出端相接，所述芯片K2的第2引脚通过并联的极性电容C14和非极性电容C10与芯片K2的第9引脚相接，所述芯片K2的第5引脚输出分两路，一路通过并联的电阻R10和电容C5与芯片O2的第1引脚相接，另一路与芯片O2的第2引脚相接；并联的电阻R10和电容C5与芯片O2的第1引脚的连接端通过电阻R2与芯片K2的第2引脚相接，所述芯片O2的第3引脚接地，所述芯片O2的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第67引脚相接，另一路与电阻R4的一端相接；电阻R4的另一端与3.3V电源输出端相接，所述芯片K2的第6引脚与二极管D2的阳极相接，二极管D2的阴极与二极管D6的阴极相接，所述芯片K2的第3引脚通过电阻R16与电阻R19的一端相接，所述芯片K2的第1引脚通过电阻Re3与电阻R19的另一端相接，电阻Re3与电阻R19的连接端输出分两路，一路通过并联的非极性电容C19和极性电容C20与芯片K2的第2引脚相接，另一路通过并联的非极性电容C27和极性电容C28与芯片K2的第9引脚相接；

所述第三驱动保护电路包括型号为K841L的芯片K3和型号为PC817的芯片O3，所述芯片K3的第14引脚与SN7407的第8引脚相接，所述芯片K3的第15引脚通过并联的电阻Ri4和非极性电容Ci4与5V电源输出端相接，所述芯片K3的第2引脚通过并联的极性电容C11和非极性电容C15与芯片K3的第9引脚相接，所述芯片K3的第5引脚输出分两路，一路通过并联的电阻R13和电容C8与芯片O3的第1引脚相接，另一路与芯片O3的第2引脚相接；并联的电阻R13和电容C8与芯片O3的第1引脚的连接端通过电阻R7与芯片K3的第2引脚相接，所述芯片O3的第3引脚接地，所述芯片O3的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第68引脚相接，另一路与电阻R9的一端相接；电阻R9的另一端与3.3V电源输出端相接，所述芯片K3的第6引脚与二极管D3的阳极相接，二极管D3的阴极与二极管D7的阴极相接，所述芯片K3的第3引脚通过电阻R15与电阻R20的一端相接，所述芯片K3的第1引脚通过电阻Re2与电阻R20的另一端相接，电阻Re2与电阻R20的连接端输出分两路，一路通过并联的非极性电容C21和极性电容C22与芯片K3的第2引脚相接，另一路通过并联的非极性电容C29和极性电容C30与芯片K3的第9引脚相接；

所述第四驱动保护电路包括型号为K841L的芯片K4和型号为PC817的芯片O4，所述芯片K4的第14引脚与SN7407的第12引脚相接，所述芯片K4的第15引脚通过并联的电阻Ri2和非极性电容Ci2与5V电源输出端相接，所述芯片K4的第2引脚通过并联的极性电容C12和非极性电容C16与芯片K4的第9引脚相接，所述芯片K4的第5引脚输出分两路，一路通过并联的电阻R11和电容C6与芯片O4的第1引脚相接，另一路与芯片O4的第2引脚相接；并联的电阻R11和电容C6与芯片O4的第1引脚的连接端通过电阻R3与芯片K4的第2引脚相接，所述芯片O4的第3引脚接地，所述芯片O4的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第69引脚相接，另一路与电阻R5的一端相接；电阻R5的另一端与3.3V电源输出端相接，所述芯片K4的第6引脚与二极管D4的阳极相接，二极管D4的阴极与二极管D8的阴极相接，所述芯片K4的第3引脚通过电阻R17与电阻R21的一端相接，所述芯片K4的第1引脚通过电阻Re4与电阻R21的另一端相接，电阻Re4与电阻R21的连接端输出分两路，一路通过并联的非极性电容C23和极性电容C24与芯片K4的第2引脚相接，另一路通过并联的非极性电容C31和极性电容C32与芯片K4的第9引脚相接。

上述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述单相全桥逆变主电路包括负载接口P1以及全桥连接的绝缘栅双极型晶体管IGBT1、绝缘栅双极型晶体管IGBT2、绝缘栅双极型晶体管IGBT3和绝缘栅双极型晶体管IGBT4，所述绝缘栅双极型晶体管IGBT1的集电极输出分两路，一路与二极管D5的阴极相接，另一路与电阻R22和二极管D9的阳极的连接端相接；电阻R22和二极管D9的阴极的连接端通过电容C33与绝缘栅双极型晶体管IGBT1的发射极相接，所述绝缘栅双极型晶体管IGBT1的门极与电阻R14和电阻R18的连接端相接，所述绝缘栅双极型晶体管IGBT1的发射极与电阻Re1、电阻R18、非极性电容C17、极性电容C18、非极性电容C25和极性电容C26的连接端相接；所述绝缘栅双极型晶体管IGBT2的集电极输出分两路，一路与二极管D6的阴极相接，另一路与电阻R23和二极管D10的阳极的连接端相接；电阻R23和二极管D10的阴极的连接端通过电容C34与绝缘栅双极型晶体管IGBT2的发射极相接，所述绝缘栅双极型晶体管IGBT2的门极与电阻R16和电阻R19的连接端相接，所述绝缘栅双极型晶体管IGBT2的发射极与电阻Re3、电阻R19、非极性电容C19、极性电容C20、非极性电容C27和极性电容C28的连接端相接；所述绝缘栅双极型晶体管IGBT3的集电极输出分两路，一路与二极管D7的阴极相接，另一路与电阻R24和二极管D11的阳极的连接端相接；电阻R24和二极管D11的阴极的连接端通过电容C35与绝缘栅双极型晶体管IGBT3的发射极相接，所述绝缘栅双极型晶体管IGBT3的门极与电阻R15和电阻R20的连接端相接，所述绝缘栅双极型晶体管IGBT3的发射极与电阻Re2、电阻R20、非极性电容C21、极性电容C22、非极性电容C29和极性电容C30的连接端相接；所述绝缘栅双极型晶体管IGBT4的集电极输出分两路，一路与二极管D8的阴极相接，另一路与电阻R25和二极管D12的阳极的连接端相接；电阻R25和二极管D12的阴极的连接端通过电容C36与绝缘栅双极型晶体管IGBT4的发射极相接，所述绝缘栅双极型晶体管IGBT4的门极与电阻R17和电阻R21的连接端相接，所述绝缘栅双极型晶体管IGBT4的发射极与电阻Re4、电阻R21、非极性电容C23、极性电容C24、非极性电容C31和极性电容C32的连接端相接；所述负载接口P1的第1引脚与绝缘栅双极型晶体管IGBT1的集电极和绝缘栅双极型晶体管IGBT3的集电极的连接端相接，所述负载接口P1的第2引脚与绝缘栅双极型晶体管IGBT1的发射极、绝缘栅双极型晶体管IGBT3的发射极、绝缘栅双极型晶体管IGBT2的集电极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第3引脚与绝缘栅双极型晶体管IGBT3的发射极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第4引脚与绝缘栅双极型晶体管IGBT2的发射极和绝缘栅双极型晶体管IGBT4的发射极的连接端相接。

本实用新型与现有技术相比具有以下优点：

1、本实用新型通过设置缓冲器，避免微控制器的带载能力弱，不能够直接驱动IGBT，采用SN7407作为微控制器和后级之间的缓冲器，用以电平转换，提高带载能力，准确度高，电路简单。

2、本实用新型通过设置第一驱动保护电路、第二驱动保护电路、第三驱动保护电路和第四驱动保护电路，分别对全桥主电路的四个桥臂进行驱动和隔离保护，提高系统可靠性和抗干扰能力，稳定性好。

3、本实用新型通过在全桥主电路的四个桥臂分部设置了电阻、电容和二极管组成的吸收电路，在开关转换瞬间，避免寄生电容电感产生的du/dt和di/dt会在器件上产生较大的电压冲击，在母线上产生较大的电流冲击，保证器件稳定工作，另外减小电磁干扰，实用性强。

4、本实用新型设计新颖合理，结构紧凑，功率密度大，体积小，操作简单，实用性强，便于推广使用。

综上所述，本实用新型设计新颖合理，结构紧凑，功率密度大，损耗小，单相全桥逆变主电路响应速度快，开关频率高，稳定可靠，实用性强，便于推广使用。

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

附图说明

图1是本实用新型电路原理框图。

图2是本实用新型微控制器模块的电路原理图。

图3是本实用新型缓冲器的电路原理图。

图4是本实用新型单相全桥逆变主电路的电路原理图。

图5是本实用新型第一驱动保护电路的电路原理图。

图6是本实用新型第二驱动保护电路的电路原理图。

图7是本实用新型第三驱动保护电路的电路原理图。

图8是本实用新型第四驱动保护电路的电路原理图。

附图标记说明:

1—微控制器模块；      2—缓冲器；           3—第一驱动保护电路；

4—第二驱动保护电路；  5—第三驱动保护电路； 6—第四驱动保护电路；

7—单相全桥逆变主电路。

具体实施方式

如图1和图2所示，本实用新型包括微控制器模块1、单相全桥逆变主电路7和与所述微控制器模块1输出端相接的缓冲器2，所述缓冲器2的输出端接有第一驱动保护电路3、第二驱动保护电路4、第三驱动保护电路5和第四驱动保护电路6；所述第一驱动保护电路3的第一输出端、第二驱动保护电路4的第一输出端、第三驱动保护电路5的第一输出端和第四驱动保护电路6的第一输出端均与所述微控制器模块1相接，所述第一驱动保护电路3的第二输出端、第二驱动保护电路4第二输出端、第三驱动保护电路5第二输出端和第四驱动保护电路6的第二输出端均与所述单相全桥逆变主电路7相接；所述微控制器模块1为TMS320F28335DSP微控制器。

如图3所示，本实施例中，所述缓冲器2为芯片SN7407，所述芯片SN7407的第1引脚、第5引脚、第9引脚和第13引脚分别与所述TMS320F28335 DSP微控制器的第16引脚、第17引脚、第18引脚和第19引脚相接，所述芯片SN7407的第7引脚接地，所述芯片SN7407的第14引脚与5V电源输出端相接。

如图5、图6、图7和图8所示，本实施例中，所述第一驱动保护电路3包括型号为K841L的芯片K1和型号为PC817的芯片O1，所述芯片K1的第14引脚与SN7407的第2引脚相接，所述芯片K1的第15引脚通过并联的电阻Ri3和非极性电容Ci3与5V电源输出端相接，所述芯片K1的第2引脚通过并联的极性电容C13和非极性电容C9与芯片K1的第9引脚相接，所述芯片K1的第5引脚输出分两路，一路通过并联的电阻R12和电容C7与芯片O1的第1引脚相接，另一路与芯片O1的第2引脚相接；并联的电阻R12和电容C7与芯片O1的第1引脚的连接端通过电阻R6与芯片K1的第2引脚相接，所述芯片O1的第3引脚接地，所述芯片O1的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第66引脚相接，另一路与电阻R8的一端相接；电阻R8的另一端与3.3V电源输出端相接，所述芯片K1的第6引脚与二极管D1的阳极相接，二极管D1的阴极与二极管D5的阴极相接，所述芯片K1的第3引脚通过电阻R14与电阻R18的一端相接，所述芯片K1的第1引脚通过电阻Re1与电阻R18的另一端相接，电阻Re1与电阻R18的连接端输出分两路，一路通过并联的非极性电容C17和极性电容C18与芯片K1的第2引脚相接，另一路通过并联的非极性电容C25和极性电容C26与芯片K1的第9引脚相接；

所述第二驱动保护电路4包括型号为K841L的芯片K2和型号为PC817的芯片O2，所述芯片K2的第14引脚与SN7407的第6引脚相接，所述芯片K2的第15引脚通过并联的电阻Ri1和非极性电容Ci1与5V电源输出端相接，所述芯片K2的第2引脚通过并联的极性电容C14和非极性电容C10与芯片K2的第9引脚相接，所述芯片K2的第5引脚输出分两路，一路通过并联的电阻R10和电容C5与芯片O2的第1引脚相接，另一路与芯片O2的第2引脚相接；并联的电阻R10和电容C5与芯片O2的第1引脚的连接端通过电阻R2与芯片K2的第2引脚相接，所述芯片O2的第3引脚接地，所述芯片O2的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第67引脚相接，另一路与电阻R4的一端相接；电阻R4的另一端与3.3V电源输出端相接，所述芯片K2的第6引脚与二极管D2的阳极相接，二极管D2的阴极与二极管D6的阴极相接，所述芯片K2的第3引脚通过电阻R16与电阻R19的一端相接，所述芯片K2的第1引脚通过电阻Re3与电阻R19的另一端相接，电阻Re3与电阻R19的连接端输出分两路，一路通过并联的非极性电容C19和极性电容C20与芯片K2的第2引脚相接，另一路通过并联的非极性电容C27和极性电容C28与芯片K2的第9引脚相接；

所述第三驱动保护电路5包括型号为K841L的芯片K3和型号为PC817的芯片O3，所述芯片K3的第14引脚与SN7407的第8引脚相接，所述芯片K3的第15引脚通过并联的电阻Ri4和非极性电容Ci4与5V电源输出端相接，所述芯片K3的第2引脚通过并联的极性电容C11和非极性电容C15与芯片K3的第9引脚相接，所述芯片K3的第5引脚输出分两路，一路通过并联的电阻R13和电容C8与芯片O3的第1引脚相接，另一路与芯片O3的第2引脚相接；并联的电阻R13和电容C8与芯片O3的第1引脚的连接端通过电阻R7与芯片K3的第2引脚相接，所述芯片O3的第3引脚接地，所述芯片O3的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第68引脚相接，另一路与电阻R9的一端相接；电阻R9的另一端与3.3V电源输出端相接，所述芯片K3的第6引脚与二极管D3的阳极相接，二极管D3的阴极与二极管D7的阴极相接，所述芯片K3的第3引脚通过电阻R15与电阻R20的一端相接，所述芯片K3的第1引脚通过电阻Re2与电阻R20的另一端相接，电阻Re2与电阻R20的连接端输出分两路，一路通过并联的非极性电容C21和极性电容C22与芯片K3的第2引脚相接，另一路通过并联的非极性电容C29和极性电容C30与芯片K3的第9引脚相接；

所述第四驱动保护电路6包括型号为K841L的芯片K4和型号为PC817的芯片O4，所述芯片K4的第14引脚与SN7407的第12引脚相接，所述芯片K4的第15引脚通过并联的电阻Ri2和非极性电容Ci2与5V电源输出端相接，所述芯片K4的第2引脚通过并联的极性电容C12和非极性电容C16与芯片K4的第9引脚相接，所述芯片K4的第5引脚输出分两路，一路通过并联的电阻R11和电容C6与芯片O4的第1引脚相接，另一路与芯片O4的第2引脚相接；并联的电阻R11和电容C6与芯片O4的第1引脚的连接端通过电阻R3与芯片K4的第2引脚相接，所述芯片O4的第3引脚接地，所述芯片O4的第4引脚输出分两路，一路与TMS320F28335 DSP微控制器的第69引脚相接，另一路与电阻R5的一端相接；电阻R5的另一端与3.3V电源输出端相接，所述芯片K4的第6引脚与二极管D4的阳极相接，二极管D4的阴极与二极管D8的阴极相接，所述芯片K4的第3引脚通过电阻R17与电阻R21的一端相接，所述芯片K4的第1引脚通过电阻Re4与电阻R21的另一端相接，电阻Re4与电阻R21的连接端输出分两路，一路通过并联的非极性电容C23和极性电容C24与芯片K4的第2引脚相接，另一路通过并联的非极性电容C31和极性电容C32与芯片K4的第9引脚相接。

如图4所示，本实施例中，所述单相全桥逆变主电路7包括负载接口P1以及全桥连接的绝缘栅双极型晶体管IGBT1、绝缘栅双极型晶体管IGBT2、绝缘栅双极型晶体管IGBT3和绝缘栅双极型晶体管IGBT4，所述绝缘栅双极型晶体管IGBT1的集电极输出分两路，一路与二极管D5的阴极相接，另一路与电阻R22和二极管D9的阳极的连接端相接；电阻R22和二极管D9的阴极的连接端通过电容C33与绝缘栅双极型晶体管IGBT1的发射极相接，所述绝缘栅双极型晶体管IGBT1的门极与电阻R14和电阻R18的连接端相接，所述绝缘栅双极型晶体管IGBT1的发射极与电阻Re1、电阻R18、非极性电容C17、极性电容C18、非极性电容C25和极性电容C26的连接端相接；所述绝缘栅双极型晶体管IGBT2的集电极输出分两路，一路与二极管D6的阴极相接，另一路与电阻R23和二极管D10的阳极的连接端相接；电阻R23和二极管D10的阴极的连接端通过电容C34与绝缘栅双极型晶体管IGBT2的发射极相接，所述绝缘栅双极型晶体管IGBT2的门极与电阻R16和电阻R19的连接端相接，所述绝缘栅双极型晶体管IGBT2的发射极与电阻Re3、电阻R19、非极性电容C19、极性电容C20、非极性电容C27和极性电容C28的连接端相接；所述绝缘栅双极型晶体管IGBT3的集电极输出分两路，一路与二极管D7的阴极相接，另一路与电阻R24和二极管D11的阳极的连接端相接；电阻R24和二极管D11的阴极的连接端通过电容C35与绝缘栅双极型晶体管IGBT3的发射极相接，所述绝缘栅双极型晶体管IGBT3的门极与电阻R15和电阻R20的连接端相接，所述绝缘栅双极型晶体管IGBT3的发射极与电阻Re2、电阻R20、非极性电容C21、极性电容C22、非极性电容C29和极性电容C30的连接端相接；所述绝缘栅双极型晶体管IGBT4的集电极输出分两路，一路与二极管D8的阴极相接，另一路与电阻R25和二极管D12的阳极的连接端相接；电阻R25和二极管D12的阴极的连接端通过电容C36与绝缘栅双极型晶体管IGBT4的发射极相接，所述绝缘栅双极型晶体管IGBT4的门极与电阻R17和电阻R21的连接端相接，所述绝缘栅双极型晶体管IGBT4的发射极与电阻Re4、电阻R21、非极性电容C23、极性电容C24、非极性电容C31和极性电容C32的连接端相接；所述负载接口P1的第1引脚与绝缘栅双极型晶体管IGBT1的集电极和绝缘栅双极型晶体管IGBT3的集电极的连接端相接，所述负载接口P1的第2引脚与绝缘栅双极型晶体管IGBT1的发射极、绝缘栅双极型晶体管IGBT3的发射极、绝缘栅双极型晶体管IGBT2的集电极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第3引脚与绝缘栅双极型晶体管IGBT3的发射极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第4引脚与绝缘栅双极型晶体管IGBT2的发射极和绝缘栅双极型晶体管IGBT4的发射极的连接端相接。

本实用新型使用时，通过在单相全桥逆变主电路7的四个桥臂前分别设置第一驱动保护电路3、第二驱动保护电路4、第三驱动保护电路5和第四驱动保护电路6驱动IGBT并保护微控制器模块1不受损坏，四个驱动保护电路功能和电路结构均相同，每个绝缘栅双极型晶体管IGBT的门极前串联电阻，以控制门极电压前后沿的陡峭度，进而控制开关损耗，并且防止产生振荡，K841L的第6引脚通过两个快速恢复二极管连接至绝缘栅双极型晶体管IGBT的集电极，当集电极过流时，通过K841L的第6引脚检测导通压降，完成IGBT过流保护，当检测到过流时，在K841L的第5引脚上输出故障信号低电平给微控制器模块1，K841L的第15引脚前的电阻是限流电阻，用来保证输入电流在合理的范围之内，与K841L的第15引脚前的电阻并联的电容用于加速输入信号，提高信号的响应速度，绝缘栅双极型晶体管IGBT的门极和发射极之间并联的电阻为泄放电阻，防止绝缘栅双极型晶体管IGBT在未接驱动引线的情况下加注高压，烧毁绝缘栅双极型晶体管IGBT，每个绝缘栅双极型晶体管IGBT的集电极和发射极后均设置了电阻、电容和二极管组成的吸收电路，在开关转换瞬间，避免寄生电容电感产生的du/dt和di/dt会在器件上产生较大的电压冲击，在母线上产生较大的电流冲击，保证器件稳定工作，另外减小电磁干扰，同时为了增加微控制器模块1的带载能力，采用SN7407作为微控制器和后级之间的缓冲器2，用以电平转换，使用效果好。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本实用新型技术方案的保护范围内。

Claims (4)

1.一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：包括微控制器模块(1)、单相全桥逆变主电路(7)和与所述微控制器模块(1)输出端相接的缓冲器(2)，所述缓冲器(2)的输出端接有第一驱动保护电路(3)、第二驱动保护电路(4)、第三驱动保护电路(5)和第四驱动保护电路(6)；所述第一驱动保护电路(3)的第一输出端、第二驱动保护电路(4)的第一输出端、第三驱动保护电路(5)的第一输出端和第四驱动保护电路(6)的第一输出端均与所述微控制器模块(1)相接，所述第一驱动保护电路(3)的第二输出端、第二驱动保护电路(4)第二输出端、第三驱动保护电路(5)第二输出端和第四驱动保护电路(6)的第二输出端均与所述单相全桥逆变主电路(7)相接；所述微控制器模块(1)为TMS320F28335DSP微控制器。

2.按照权利要求1所述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述缓冲器(2)为芯片SN7407，所述芯片SN7407的第1引脚、第5引脚、第9引脚和第13引脚分别与所述TMS320F28335DSP微控制器的第16引脚、第17引脚、第18引脚和第19引脚相接，所述芯片SN7407的第7引脚接地，所述芯片SN7407的第14引脚与5V电源输出端相接。

3.按照权利要求2所述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述第一驱动保护电路(3)包括型号为K841L的芯片K1和型号为PC817的芯片O1，所述芯片K1的第14引脚与SN7407的第2引脚相接，所述芯片K1的第15引脚通过并联的电阻Ri3和非极性电容Ci3与5V电源输出端相接，所述芯片K1的第2引脚通过并联的极性电容C13和非极性电容C9与芯片K1的第9引脚相接，所述芯片K1的第5引脚输出分两路，一路通过并联的电阻R12和电容C7与芯片O1的第1引脚相接，另一路与芯片O1的第2引脚相接；并联的电阻R12和电容C7与芯片O1的第1引脚的连接端通过电阻R6与芯片K1的第2引脚相接，所述芯片O1的第3引脚接地，所述芯片O1的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第66引脚相接，另一路与电阻R8的一端相接；电阻R8的另一端与3.3V电源输出端相接，所述芯片K1的第6引脚与二极管D1的阳极相接，二极管D1的阴极与二极管D5的阴极相接，所述芯片K1的第3引脚通过电阻R14与电阻R18的一端相接，所述芯片K1的第1引脚通过电阻Re1与电阻R18的另一端相接，电阻Re1与电阻R18的连接端输出分两路，一路通过并联的非极性电容C17和极性电容C18与芯片K1的第2引脚相接，另一路通过并联的非极性电容C25和极性电容C26与芯片K1的第9引脚相接；

所述第二驱动保护电路(4)包括型号为K841L的芯片K2和型号为PC817的芯片O2，所述芯片K2的第14引脚与SN7407的第6引脚相接，所述芯片K2的第15引脚通过并联的电阻Ri1和非极性电容Ci1与5V电源输出端相接，所述芯片K2的第2引脚通过并联的极性电容C14和非极性电容C10与芯片K2的第9引脚相接，所述芯片K2的第5引脚输出分两路，一路通过并联的电阻R10和电容C5与芯片O2的第1引脚相接，另一路与芯片O2的第2引脚相接；并联的电阻R10和电容C5与芯片O2的第1引脚的连接端通过电阻R2与芯片K2的第2引脚相接，所述芯片O2的第3引脚接地，所述芯片O2的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第67引脚相接，另一路与电阻R4的一端相接；电阻R4的另一端与3.3V电源输出端相接，所述芯片K2的第6引脚与二极管D2的阳极相接，二极管D2的阴极与二极管D6的阴极相接，所述芯片K2的第3引脚通过电阻R16与电阻R19的一端相接，所述芯片K2的第1引脚通过电阻Re3与电阻R19的另一端相接，电阻Re3与电阻R19的连接端输出分两路，一路通过并联的非极性电容C19和极性电容C20与芯片K2的第2引脚相接，另一路通过并联的非极性电容C27和极性电容C28与芯片K2的第9引脚相接；

所述第三驱动保护电路(5)包括型号为K841L的芯片K3和型号为PC817的芯片O3，所述芯片K3的第14引脚与SN7407的第8引脚相接，所述芯片K3的第15引脚通过并联的电阻Ri4和非极性电容Ci4与5V电源输出端相接，所述芯片K3的第2引脚通过并联的极性电容C11和非极性电容C15与芯片K3的第9引脚相接，所述芯片K3的第5引脚输出分两路，一路通过并联的电阻R13和电容C8与芯片O3的第1引脚相接，另一路与芯片O3的第2引脚相接；并联的电阻R13和电容C8与芯片O3的第1引脚的连接端通过电阻R7与芯片K3的第2引脚相接，所述芯片O3的第3引脚接地，所述芯片O3的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第68引脚相接，另一路与电阻R9的一端相接；电阻R9的另一端与3.3V电源输出端相接，所述芯片K3的第6引脚与二极管D3的阳极相接，二极管D3的阴极与二极管D7的阴极相接，所述芯片K3的第3引脚通过电阻R15与电阻R20的一端相接，所述芯片K3的第1引脚通过电阻Re2与电阻R20的另一端相接，电阻Re2与电阻R20的连接端输出分两路，一路通过并联的非极性电容C21和极性电容C22与芯片K3的第2引脚相接，另一路通过并联的非极性电容C29和极性电容C30与芯片K3的第9引脚相接；

所述第四驱动保护电路(6)包括型号为K841L的芯片K4和型号为PC817的芯片O4，所述芯片K4的第14引脚与SN7407的第12引脚相接，所述芯片K4的第15引脚通过并联的电阻Ri2和非极性电容Ci2与5V电源输出端相接，所述芯片K4的第2引脚通过并联的极性电容C12和非极性电容C16与芯片K4的第9引脚相接，所述芯片K4的第5引脚输出分两路，一路通过并联的电阻R11和电容C6与芯片O4的第1引脚相接，另一路与芯片O4的第2引脚相接；并联的电阻R11和电容C6与芯片O4的第1引脚的连接端通过电阻R3与芯片K4的第2引脚相接，所述芯片O4的第3引脚接地，所述芯片O4的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第69引脚相接，另一路与电阻R5的一端相接；电阻R5的另一端与3.3V电源输出端相接，所述芯片K4的第6引脚与二极管D4的阳极相接，二极管D4的阴极与二极管D8的阴极相接，所述芯片K4的第3引脚通过电阻R17与电阻R21的一端相接，所述芯片K4的第1引脚通过电阻Re4与电阻R21的另一端相接，电阻Re4与电阻R21的连接端输出分两路，一路通过并联的非极性电容C23和极性电容C24与芯片K4的第2引脚相接，另一路通过并联的非极性电容C31和极性电容C32与芯片K4的第9引脚相接。

4.按照权利要求3所述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述单相全桥逆变主电路(7)包括负载接口P1以及全桥连接的绝缘栅双极型晶体管IGBT1、绝缘栅双极型晶体管IGBT2、绝缘栅双极型晶体管IGBT3和绝缘栅双极型晶体管IGBT4，所述绝缘栅双极型晶体管IGBT1的集电极输出分两路，一路与二极管D5的阴极相接，另一路与电阻R22和二极管D9的阳极的连接端相接；电阻R22和二极管D9的阴极的连接端通过电容C33与绝缘栅双极型晶体管IGBT1的发射极相接，所述绝缘栅双极型晶体管IGBT1的门极与电阻R14和电阻R18的连接端相接，所述绝缘栅双极型晶体管IGBT1的发射极与电阻Re1、电阻R18、非极性电容C17、极性电容C18、非极性电容C25和极性电容C26的连接端相接；所述绝缘栅双极型晶体管IGBT2的集电极输出分两路，一路与二极管D6的阴极相接，另一路与电阻R23和二极管D10的阳极的连接端相接；电阻R23和二极管D10的阴极的连接端通过电容C34与绝缘栅双极型晶体管IGBT2的发射极相接，所述绝缘栅双极型晶体管IGBT2的门极与电阻R16和电阻R19的连接端相接，所述绝缘栅双极型晶体管IGBT2的发射极与电阻Re3、电阻R19、非极性电容C19、极性电容C20、非极性电容C27和极性电容C28的连接端相接；所述绝缘栅双极型晶体管IGBT3的集电极输出分两路，一路与二极管D7的阴极相接，另一路与电阻R24和二极管D11的阳极的连接端相接；电阻R24和二极管D11的阴极的连接端通过电容C35与绝缘栅双极型晶体管IGBT3的发射极相接，所述绝缘栅双极型晶体管IGBT3的门极与电阻R15和电阻R20的连接端相接，所述绝缘栅双极型晶体管IGBT3的发射极与电阻Re2、电阻R20、非极性电容C21、极性电容C22、非极性电容C29和极性电容C30的连接端相接；所述绝缘栅双极型晶体管IGBT4的集电极输出分两路，一路与二极管D8的阴极相接，另一路与电阻R25和二极管D12的阳极的连接端相接；电阻R25和二极管D12的阴极的连接端通过电容C36与绝缘栅双极型晶体管IGBT4的发射极相接，所述绝缘栅双极型晶体管IGBT4的门极与电阻R17和电阻R21的连接端相接，所述绝缘栅双极型晶体管IGBT4的发射极与电阻Re4、电阻R21、非极性电容C23、极性电容C24、非极性电容C31和极性电容C32的连接端相接；所述负载接口P1的第1引脚与绝缘栅双极型晶体管IGBT1的集电极和绝缘栅双极型晶体管IGBT3的集电极的连接端相接，所述负载接口P1的第2引脚与绝缘栅双极型晶体管IGBT1的发射极、绝缘栅双极型晶体管IGBT3的发射极、绝缘栅双极型晶体管IGBT2的集电极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第3引脚与绝缘栅双极型晶体管IGBT3的发射极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第4引脚与绝缘栅双极型晶体管IGBT2的发射极和绝缘栅双极型晶体管IGBT4的发射极的连接端相接。