CN114092338B - 图像缩放快速计算方法 - Google Patents
图像缩放快速计算方法 Download PDFInfo
- Publication number
- CN114092338B CN114092338B CN202210063042.4A CN202210063042A CN114092338B CN 114092338 B CN114092338 B CN 114092338B CN 202210063042 A CN202210063042 A CN 202210063042A CN 114092338 B CN114092338 B CN 114092338B
- Authority
- CN
- China
- Prior art keywords
- data
- calculation
- read
- input
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 103
- 238000012545 processing Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000005070 sampling Methods 0.000 claims description 30
- 239000000872 buffer Substances 0.000 claims description 21
- 238000013507 mapping Methods 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
本发明公开了一种图像缩放快速计算方法，包括图像读取控制；将读取的数据进行位宽转换；将转换后的数据进行缓存，缓存时进行反压控制处理；从缓存中读取数据进行双线性插值计算完成坐标计算；将坐标计算结果再次进行位宽转换并将转换后的结果输出，完成图像缩放的快速计算。本发明提高了处理效率，解决了读写冲突问题，而且实现了任意尺寸的图像缩小和放大，极大地提高了处理速度，降低了处理延时，可靠性高、资源占用较少且性能较好。
Description
技术领域
本发明属于数字图像处理领域，具体涉及一种图像缩放快速计算方法。
背景技术
随着人工智能在监控和自动驾驶等领域的应用推广，越来越多的人工智能加速芯片面世。在加速芯片中，图像进行CNN网络加速前需要对图像进行缩放的预处理，从而满足CNN网络的输入要求和性能要求。目前常用的图像缩放计算方法的流程如图1所示。
图1所示的方案，其针对每行，通过缩放坐标生成模块计算目标点对应的原图浮点坐标，然后通过DMA模块根据浮点坐标，读取原图数据。该种方法能够较好的进行图像缩放的计算，但是该方案需要先计算缩放坐标，根据计算结果通过DMA发起读取请求；而图像存储在ddr（双倍速率同步动态随机存储器）中，读取会带来很大延时，导致处理不能连续，整体处理性能下降。
同时，如果将整个图像读取到内部并用缓存进行存放，则又会引入很大的缓存，导致功耗和芯片面积的急剧上升。
此外，还存在如下现有技术方法：
现有技术方案一，使用通用cpu进行图像缩放处理，灵活性高，但效率低延时大，占用大量cpu资源，成本较高。
现有技术方案二，硬件加速实现方法，一种常用处理为：先根据输出像素坐标，通过坐标计算得到对应输入像素的坐标；然后发起读操作从ddr（双倍速率同步动态随机存储器）中读取对应输入像素的两行数据，待读数据返回后存在内部静态随机存取存储器（SRAM）中，然后从静态随机存取存储器中读取对应像素点输出；该方法存在坐标计算和读数据的耦合，不能实现流水操作，计算效率低下；对应的详细技术方案可以参考专利申请CN112017107A。
现有技术方案三，硬件加速实现方法，另一种常用处理为：通过输入接口输入图像数据，内部使用一个行缓存存储数据，同时从行数据中选择需要的数据写入窗缓存，然后进行双线性插值计算；该方法每次只能缓存一个行数据，导致整体处理不能高效率流水操作，每次完成一行操作需要等待较长时间，效率偏低。
发明内容
本发明的目的在于提供一种可靠性高、资源占用较少且性能较好的图像缩放快速计算方法。
本发明提供的这种图像缩放快速计算方法，包括如下步骤：
S1. 图像读取控制：通过接口读取待处理的图像数据，在读取时进行读取控制；
S2. 将步骤S1读取的数据进行位宽转换；位宽转换的定义为输入数据的位宽和输出数据位宽不相同，需要经过数据位宽的转换处理，满足后续处理的位宽要求，行业内一般用于数据流处理中的数据位宽适配；
S3. 将步骤S2得到的转换后的数据进行缓存，缓存时进行反压控制处理；反压控制处理的定义为在数据处理中需要进行流量控制，当缓存将满时停止接收新的数据，需要通知前一级模块停止发送数据，这种行为叫做反压控制，行业内一般用于前后两个模块之间的流量控制；
S4. 从缓存中读取数据，进行双线性插值计算，从而完成坐标计算；
S5. 将步骤S4得到的坐标计算结果再次进行位宽转换，并将转换后的结果输出，从而完成图像缩放的快速计算。
步骤S1所述的通过接口读取待处理的图像数据，在读取时进行读取控制，具体为按照顺序和图像尺寸，通过axi总线的读接口从ddr（双倍速率同步动态随机存储器）中读取一帧图像；读取图像时，采用FIFO（First Input First Output，先进先出）机制进行数据读取；同时，当已读取且未进行后续处理的图像数据超过设定值时，暂停读取图像数据。
步骤S2所述的将步骤S1读取的数据进行位宽转换，具体为根据获取的图像数据的格式，确定图像数据中每个像素点所对应的比特位数N；然后将获取的图像数据进行位宽转换，得到N 比特位宽数据，并准备进行N 比特位宽数据的缓存。
步骤S3所述的将步骤S2得到的转换后的数据进行缓存，缓存时进行反压控制处理，具体为在内部设计若干个行缓存，每个行缓存均为M*N的单端口静态随机存取存储器；其中M为行缓存的行数，N为图像数据中每个像素点所对应的比特位数；读数据和写数据采用不同的行缓存；设计若干个行缓存，实现了图像逻辑行号与行缓存索引之间的匹配，减少了映射处理；同时，设计若干个行缓存，能够解决图像放大时重复读取图像两行输入缓存的问题。
所述的将步骤S2得到的转换后的数据进行缓存，缓存时进行反压控制处理，具体为采用如下步骤进行处理：
写操作流程：
A. 选择4个单端口静态随机存取存储器用作行缓存，初始化时对输入行计数变量和输入列计数变量进行清零；
B. 当输入像素点有效时，对输入列计数变量进行累加；行缓存的索引为输入行计数变量的低2比特，行缓存的写地址为输入列计数变量；将像素点写入行缓存中；
C. 当输入列计数变量超过输入图像宽度时，将输入行计数变量进行累加；
D. 使用输入行计数变量和读输入行计数变量计算第一差值变量，使用输入列计数变量和读输入列计数变量计算第二差值变量：
C c1 = A h1 – B dh1
C c2 = A h2 – B dh2
式中C c1为第一差值变量；A h1为输入行计数变量；B dh1为读输入行计数变量；C c2为第二差值变量；A h2为输入列计数变量；B dh2为读输入列计数变量；
E. 当第一差值变量为3且第二差值变量小于4时，认为行缓存将写满，产生反压，传递至前级模块，使得前级模块停止输出采样点，确保行缓存不溢出；
F. 当一帧所有数据全部写入行缓存后，生成写完成标志。
步骤S4所述的从缓存中读取数据，进行二次线性插值计算，从而完成坐标计算，具体为从缓存中读取两行和两列中的四个数据，进行双线性插值计算，从而完成坐标计算。
所述的从缓存中读取数据，进行二次线性插值计算，具体还包括如下步骤：
在进行双线性插值计算前需要进行像素点映射：计算要读取的输入像素所在缓存索引和坐标值；
进行插值计算时，引入流水除法器和FPFIFO缓存用于辅助计算；流水除法器的定义为除法器不需要等待当前输入的除法运算完结果，即可支持连续输入除法运算请求，同时连续输出除法运算结果的一种高性能除法器，行业内一般用于需要高性能除法运算的场景；FPFIFO（Frame Point First Input First Output，帧像素点的先入先出缓存）缓存的定义为用于存储帧像素点计算结果信息的FIFO缓存，行业内一般用于逻辑设计中需要对帧像素点进行缓存，提高运算性能，减少延时等待的场景。
所述的引入流水除法器和FPFIFO缓存用于辅助计算，具体包括如下步骤：
坐标计算流程：
a. 对行计数和列计数进行清零；引入流水除法器进行坐标计算；
b. 输出像素点的坐标映射需要进行两次除法运算，设计每两个周期计算一个输出像素点的坐标映射；
c. 每个输出像素点第一个周期进行读输入列计数变量的计算，第二个周期进行读输入行计数变量计算；计算公式为：
B dh2 = O c * i w / o w
B dh1 = O l * i h / o h
式中B dh2为读输入列计数变量；O c 为列计数；i w 为输入图像宽度；o w 为输出图像宽度；B dh1为读输入行计数变量；O l 为行计数；i h 为输入图像高度；o h 为输出图像高度；
d. 流水除法器计算在延时dlyn个周期后输出计算结果，计算结果为读输入列计数变量和读输入行计数变量；将一个像素点的两个计算结果和帧完成标志拼接，写入计算结果信息变量到FPFIFO缓存中；dlyn为延时计数变量；
e. 当FPFIFO缓存的存储剩余单元小于20时，表示FPFIFO缓存将满，停止循环更新，不产生映射计算请求；
f. 重复步骤b~e对输出像素点进行行计数和列计数的遍历，在输出图像一帧计算结束时产生帧完成标志；
读操作流程：
（1）每个像素点在计算双线性插值时，需要读取两个行缓存的四个缓存点，占用两个周期；产生周期为二的计数，用于控制像素点的计算速率；
（2）当FPFIFO缓存非空，且周期计数溢出时，读取FPFIFO缓存的信息，获取读输入列计数变量和读输入行计数变量；
（3）根据输入行计数变量和读输入行计数变量的差值判断行缓存空标志：当差值不小于2或写完成标志为1时，表示行缓存非空，此时写操作的行缓存索引和读操作索引不是同一个单端口静态随机存取存储器，单端口静态随机存取存储器读写不冲突，认定能够进行当前像素点的计算；否则表示行缓存为空，需要挂起等待；
（4）当行缓存非空能够进行计算时，用两个周期读取两个行缓存的上下左右共四个采样点数据pul、pur、pdl和pdr；其中pul为四个采样点数据的左上方采样点的数据；pur为四个采样点数据的右上方采样点的数据；pdl为四个采样点数据的左下方采样点的数据；pdr为四个采样点数据的右下方采样点的数据；
（5）进行输出像素的双线性插值计算；插值计算的公式为：
po = pul * w0 + pur * w1 + pdl * w2 + pdr * w3
其中po为输出像素的双线性插值计算结果；w0为第一权重；w1为第二权重；w2为第三权重；w3为第四权重；
（6）当前像素点计算完成后输出；重复步骤（2）~（5），直至整帧计算结束。
本发明提供的这种图像缩放快速计算方法，通过将读取图像数据、坐标计算和插值计算解耦，提高了处理效率；同时，针对插值计算，通过引入行缓存解决了读写冲突问题；同时针对插值计算过程中的除法计算，通过引入流水除法器和FPFIFO缓存提高了处理效率和速度；因此本发明实现了任意尺寸的图像缩小和放大，极大地提高了处理速度，降低了处理延时，而且可靠性高、资源占用较少且性能较好。
附图说明
图1为现有常用的图像缩放计算流程示意图。
图2为本发明方法的方法流程示意图。
具体实施方式
如图2所示为本发明方法的方法流程示意图：本发明提供的这种图像缩放快速计算方法，包括如下步骤：
S1. 图像读取控制：通过接口读取待处理的图像数据，在读取时进行读取控制；具体为按照顺序和图像尺寸，通过axi总线的读接口从ddr中读取一帧图像；读取图像时，为了减少内部处理反压导致axi总线的接口的反压，采用FIFO机制进行数据读取和缓存；同时，当已读取且未进行后续处理的图像数据超过设定值时，暂停读取图像数据；通过axi总线的读接口读取的数据的典型位宽为64 比特；
S2. 将步骤S1读取的数据进行位宽转换；具体为根据获取的图像数据的格式，确定图像数据中每个像素点所对应的比特位数N；然后将获取的图像数据进行位宽转换，得到N 比特位宽数据，并准备进行N 比特位宽数据的缓存；
具体实施时，由于图像格式为rgb888格式，每个像素点对应24 比特数据，在行缓存中按照24 比特位宽进行存储；将64 比特数据进行位宽转换，得到24 比特数据；
S3. 将步骤S2得到的转换后的数据进行缓存，缓存时进行反压控制处理；具体为在内部设计若干个行缓存，每个行缓存均为M*N的单端口静态随机存取存储器（优选方案为4个行缓存，每个行缓存为4096*24的单端口静态随机存取存储器）；其中M为行缓存的行数，N为图像数据中每个像素点所对应的比特位数；读数据和写数据采用不同的行缓存；设计若干个行缓存，实现了图像逻辑行号与行缓存索引之间的匹配，减少了映射处理；同时，设计若干个行缓存，能够解决图像放大时重复读取图像两行输入缓存的问题；
具体实施时，采用如下步骤进行处理：
写操作流程：
A. 选择4个单端口静态随机存取存储器用作行缓存，初始化时对输入行计数变量和输入列计数变量进行清零；
B. 当输入像素点有效时，写输入列计数变量进行累加；行缓存的索引为输入行计数变量的低2比特，行缓存的写地址为输入列计数变量；将像素点写入行缓存中；
C. 当输入列计数变量超过输入图像宽度时，将输入行计数变量进行累加；
D. 使用输入行计数变量和读输入行计数变量计算第一差值变量，使用输入列计数变量和读输入列计数变量计算第二差值变量：
C c1 = A h1 – B dh1
C c2 = A h2 – B dh2
式中C c1为第一差值变量；A h1为输入行计数变量；B dh1为读输入行计数变量；C c2为第二差值变量；A h2为输入列计数变量；B dh2为读输入列计数变量；
E. 当第一差值变量为3且第二差值变量小于4时，认为行缓存已接近写满，产生反压，传递至前级模块，使得前级模块停止输出采样点，确保行缓存不溢出；
F. 当一帧所有数据全部写入行缓存后，生成写完成标志。
S4. 从缓存中读取数据，进行二次线性插值计算，从而完成坐标计算；具体为从缓存中读取两行和两列中的四个数据，进行双线性插值计算，从而完成坐标计算；
具体实施时，还包括如下步骤：
在进行双线性插值计算前需要进行像素点映射：计算要读取的输入像素所在缓存索引和坐标值；
进行插值计算时，引入流水除法器和FPFIFO缓存用于辅助计算；由于在计算fx和fy的坐标，对每个点需要进行两次除法运算；因此在此引入一个流水除法器，通过复用实现每两个周期计算一个坐标点；同时因流水除法器有较大处理延时，在此引入FPFIFO缓存，将计算fx和fy结果写入FPFIFO缓存，解决反压和解反压不及时的问题，满足性能要求；
具体包括如下步骤：
坐标计算流程：
a. 对行计数和列计数进行清零；引入流水除法器进行坐标计算；
b. 输出像素点的坐标映射需要进行两次除法运算，设计每两个周期计算一个输出像素点的坐标映射；
c. 每个输出像素点第一个周期进行读输入列计数变量的计算，第二个周期进行读输入行计数变量计算；计算公式为：
B dh2 = O c * i w / o w
B dh1 = O l * i h / o h
式中B dh2为读输入列计数变量；O c 为列计数；i w 为输入图像宽度；o w 为输出图像宽度；B dh1为读输入行计数变量；O l 为行计数；i h 为输入图像高度；o h 为输出图像高度；
d. 流水除法器计算在延时dlyn个周期后输出计算结果，计算结果为读输入列计数变量和读输入行计数变量；将一个像素点的两个计算结果和帧完成标志拼接，写入计算结果信息变量到FPFIFO缓存中；dlyn为延时计数变量；
e. 当FPFIFO缓存的存储剩余单元小于20时，表示FPFIFO缓存将满，停止循环更新，不产生映射计算请求；
f. 重复步骤b~e对输出像素点进行行计数和列计数的遍历，在输出图像一帧计算结束时产生帧完成标志；
读操作流程：
（1）每个像素点在计算双线性插值时，需要读取两个行缓存的四个缓存点，占用两个周期；产生周期为二的计数，用于控制像素点的计算速率；
（2）当FPFIFO缓存非空，且周期计数溢出时，读取FPFIFO缓存的信息，获取读输入列计数变量和读输入行计数变量；
（3）根据输入行计数变量和读输入行计数变量的差值判断行缓存空标志：当差值不小于2或写完成标志为1时，表示行缓存非空，此时写操作的行缓存索引和读操作索引不是同一个单端口静态随机存取存储器，单端口静态随机存取存储器读写不冲突，认定能够进行当前像素点的计算；否则表示行缓存为空，需要挂起等待；
（4）当行缓存非空能够进行计算时，用两个周期读取两个行缓存的上下左右共四个采样点数据pul、pur、pdl和pdr；其中pul为四个采样点数据的左上方采样点的数据；pur为四个采样点数据的右上方采样点的数据；pdl为四个采样点数据的左下方采样点的数据；pdr为四个采样点数据的右下方采样点的数据；
（5）进行输出像素的双线性插值计算；插值计算的公式为：
po = pul * w0 + pur * w1 + pdl * w2 + pdr * w3
其中po为输出像素的双线性插值计算结果；w0为第一权重；w1为第二权重；w2为第三权重；w3为第四权重；
（6）当前像素点计算完成后输出；重复步骤（2）~（5），直至整帧计算结束；
S5. 将步骤S4得到的坐标计算结果再次进行位宽转换，并将转换后的结果输出，从而完成图像缩放的快速计算。
本方案中引入多个行缓存进行输入图像缓存，将读取输入图像，坐标计算，插值计算三部分解耦合，提高了处理效率；针对二次线性插值，引入四组单口静态随机存取存储器缓存，解决读写冲突问题和流水输出坐标点；引入流入除法器通过复用实现两个周期输出一个坐标点，结果写入FPFIFO缓存中；从FPFIFO缓存中读取坐标判断 行缓存非空，读取数据计算输出。通过以上创新，可以实现任意尺寸的图像缩小和放大，使用流水处理，极大提高处理速度，降低处理延时，在芯片设计中有极高的应用价值。
Claims (3)
1.一种图像缩放快速计算方法，其特征在于包括如下步骤：
S1. 图像读取控制：通过接口读取待处理的图像数据，在读取时进行读取控制；具体为按照顺序和图像尺寸，通过axi总线的读接口从ddr中读取一帧图像；读取图像时，采用FIFO机制进行数据读取；同时，当已读取且未进行后续处理的图像数据超过设定值时，暂停读取图像数据；
S2. 将步骤S1读取的数据进行位宽转换；具体为根据获取的图像数据的格式，确定图像数据中每个像素点所对应的比特位数N；然后将获取的图像数据进行位宽转换，得到N 比特位宽数据，并准备进行N 比特位宽数据的缓存；N为自然数；
S3. 将步骤S2得到的转换后的数据进行缓存，缓存时进行反压控制处理；
S4. 从缓存中读取数据，进行双线性插值计算，从而完成坐标计算；具体为从缓存中读取两行和两列中的四个数据，进行双线性插值计算，从而完成坐标计算；
此外，在进行双线性插值计算前需要进行像素点映射：计算要读取的输入像素所在缓存索引和坐标值；
进行插值计算时，引入流水除法器和FPFIFO缓存用于辅助计算；具体包括如下步骤：
坐标计算流程：
a. 对行计数和列计数进行清零；引入流水除法器进行坐标计算；
b. 输出像素点的坐标映射需要进行两次除法运算，设计每两个周期计算一个输出像素点的坐标映射；
c. 每个输出像素点第一个周期进行读输入列计数变量的计算，第二个周期进行读输入行计数变量计算；计算公式为：
B dh2 = O c * i w / o w
B dh1 = O l * i h / o h
式中B dh2为读输入列计数变量；O c 为列计数；i w 为输入图像宽度；o w 为输出图像宽度；B dh1为读输入行计数变量；O l 为行计数；i h 为输入图像高度；o h 为输出图像高度；
d. 流水除法器计算在延时dlyn个周期后输出计算结果，计算结果为读输入列计数变量和读输入行计数变量；将一个像素点的两个计算结果和帧完成标志拼接，写入计算结果信息变量到FPFIFO缓存中；dlyn为延时计数变量；
e. 当FPFIFO缓存的存储剩余单元小于20时，表示FPFIFO缓存将满，停止循环更新，不产生映射计算请求；
f. 重复步骤b~e对输出像素点进行行计数和列计数的遍历，在输出图像一帧计算结束时产生帧完成标志；
读操作流程：
（1）每个像素点在计算双线性插值时，需要读取两个行缓存的四个缓存点，占用两个周期；产生周期为二的计数，用于控制像素点的计算速率；
（2）当FPFIFO缓存非空，且周期计数溢出时，读取FPFIFO缓存的信息，获取读输入列计数变量和读输入行计数变量；
（3）根据输入行计数变量和读输入行计数变量的差值判断行缓存空标志：当差值不小于2或写完成标志为1时，表示行缓存非空，此时写操作的行缓存索引和读操作索引不是同一个单端口静态随机存取存储器，单端口静态随机存取存储器读写不冲突，认定能够进行当前像素点的计算；否则表示行缓存为空，需要挂起等待；
（4）当行缓存非空能够进行计算时，用两个周期读取两个行缓存的上下左右共四个采样点数据pul、pur、pdl和pdr；其中pul为四个采样点数据的左上方采样点的数据；pur为四个采样点数据的右上方采样点的数据；pdl为四个采样点数据的左下方采样点的数据；pdr为四个采样点数据的右下方采样点的数据；
（5）进行输出像素的双线性插值计算；插值计算的公式为：
po = pul * w0 + pur * w1 + pdl * w2 + pdr * w3
其中po为输出像素的双线性插值计算结果；w0为第一权重；w1为第二权重；w2为第三权重；w3为第四权重；
（6）当前像素点计算完成后输出；重复步骤（2）~（5），直至整帧计算结束；
S5. 将步骤S4得到的坐标计算结果再次进行位宽转换，并将转换后的结果输出，从而完成图像缩放的快速计算。
2.根据权利要求1所述的图像缩放快速计算方法，其特征在于步骤S3具体为在内部设计若干个行缓存，每个行缓存均为M*N的单端口静态随机存取存储器；其中M为行缓存的行数，N为图像数据中每个像素点所对应的比特位数；读数据和写数据采用不同的行缓存。
3.根据权利要求2所述的图像缩放快速计算方法，其特征在于步骤S3具体为采用如下步骤进行处理：
写操作流程：
A. 选择4个单端口静态随机存取存储器用作行缓存，初始化时对输入行计数变量和输入列计数变量进行清零；
B. 当输入像素点有效时，对输入列计数变量进行累加；行缓存的索引为输入行计数变量的低2比特，行缓存的写地址为输入列计数变量；将像素点写入行缓存中；
C. 当输入列计数变量超过输入图像宽度时，将输入行计数变量进行累加；
D. 使用输入行计数变量和读输入行计数变量计算第一差值变量，使用输入列计数变量和读输入列计数变量计算第二差值变量；
C c1 = A h1 – B dh1
C c2 = A h2 – B dh2
式中C c1为第一差值变量；A h1为输入行计数变量；B dh1为读输入行计数变量；C c2为第二差值变量；A h2为输入列计数变量；B dh2为读输入列计数变量；
E. 当第一差值变量为3且第二差值变量小于4时，认为行缓存将写满，产生反压，传递至前级模块，使得前级模块停止输出采样点，确保行缓存不溢出；
F. 当一帧所有数据全部写入行缓存后，生成写完成标志。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210063042.4A CN114092338B (zh) | 2022-01-20 | 2022-01-20 | 图像缩放快速计算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210063042.4A CN114092338B (zh) | 2022-01-20 | 2022-01-20 | 图像缩放快速计算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114092338A CN114092338A (zh) | 2022-02-25 |
| CN114092338B true CN114092338B (zh) | 2022-04-19 |
Family
ID=80308889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210063042.4A Active CN114092338B (zh) | 2022-01-20 | 2022-01-20 | 图像缩放快速计算方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114092338B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115601223B (zh) * | 2022-09-08 | 2023-08-04 | 重庆位图信息技术有限公司 | 一种图像预处理装置、方法和芯片 |
| TWI822482B (zh) * | 2022-11-23 | 2023-11-11 | 大陸商北京集創北方科技股份有限公司 | 任意倍率圖像放大模塊、顯示驅動晶片、顯示裝置以及資訊處理裝置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595483A (ja) * | 1991-10-02 | 1993-04-16 | Ricoh Co Ltd | 画像圧縮装置及び方法 |
| US6166748A (en) * | 1995-11-22 | 2000-12-26 | Nintendo Co., Ltd. | Interface for a high performance low cost video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing |
| CN101409766A (zh) * | 2007-12-27 | 2009-04-15 | 华为技术有限公司 | 一种图像缩放方法及装置 |
| CN111988552A (zh) * | 2019-05-23 | 2020-11-24 | 北京嗨动视觉科技有限公司 | 图像输出控制方法及装置和视频处理设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108388537B (zh) * | 2018-03-06 | 2020-06-16 | 上海熠知电子科技有限公司 | 一种卷积神经网络加速装置和方法 |
-
2022
- 2022-01-20 CN CN202210063042.4A patent/CN114092338B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595483A (ja) * | 1991-10-02 | 1993-04-16 | Ricoh Co Ltd | 画像圧縮装置及び方法 |
| US6166748A (en) * | 1995-11-22 | 2000-12-26 | Nintendo Co., Ltd. | Interface for a high performance low cost video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing |
| CN101409766A (zh) * | 2007-12-27 | 2009-04-15 | 华为技术有限公司 | 一种图像缩放方法及装置 |
| CN111988552A (zh) * | 2019-05-23 | 2020-11-24 | 北京嗨动视觉科技有限公司 | 图像输出控制方法及装置和视频处理设备 |
Non-Patent Citations (6)
| Title |
|---|
| A Log-Polar Interpolation Applied to Image Scaling;Amanatiadis A , Andreadis I , Gasteratos A .;《IEEE International Workshop on Imaging:Systems and Techniques》;20071231;第1-5页 * |
| Video image scaling technology based on adaptive interpolation algorithm and TTS FPGA implementation;Liu G , Zhou B , Huang Y , et al.;《Computer Standards & Interfaces》;20210129;第1-8页 * |
| 基于FPGA的可重配置视频缩放系统设计;罗振; 唐清善; 陈凯; 黎欢; 单威武;《电子科技》;20170715;第30卷(第7期);第83-86页 * |
| 基于FPGA的图像叠加和跨屏拼接融合方法;万权; 李少甫;《液晶与显示》;20200924;第35卷(第10期);第1066-1072页 * |
| 张梁 ; 王景存 ; 梅镖.视频缩放在FPGA中的应用和实现.《电子技术应用》.2016, * |
| 罗振 ; 唐清善 ; 陈凯 ; 黎欢 ; 单威武.基于FPGA的可重配置视频缩放系统设计.《电子科技》.2017,第30卷(第7期), * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114092338A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114092338B (zh) | 图像缩放快速计算方法 | |
| US5289584A (en) | Memory system with FIFO data input | |
| CN102208005B (zh) | 一种2-d卷积器 | |
| CN110738308B (zh) | 一种神经网络加速器 | |
| EP3839754B1 (en) | Acceleration control system chip based on thresholding method, and robot | |
| CN111459856B (zh) | 一种数据传输装置及传输方法 | |
| CN110058816B (zh) | 一种基于ddr的高速多用户队列管理器及方法 | |
| CN101201933B (zh) | 绘图处理单元及方法 | |
| JP2022508028A (ja) | ３次元画像処理におけるデータの読み書き方法とシステム、記憶媒体及び端末 | |
| EP0525749A1 (en) | Memory control device | |
| CN105654419A (zh) | 一种图像的运算处理系统及运算处理方法 | |
| CN109858622B (zh) | 深度学习神经网络的数据搬运电路和方法 | |
| WO2022095439A1 (zh) | 一种用于数据处理的硬件加速系统及芯片 | |
| CN105577985A (zh) | 一种数字图像处理系统 | |
| WO2021070303A1 (ja) | 演算処理装置 | |
| CN111459552A (zh) | 一种并行化存内计算的方法及装置 | |
| WO2023184754A1 (zh) | 可配置实时视差点云计算装置及方法 | |
| CN111814675B (zh) | 基于fpga支持动态分辨率的卷积神经网络特征图组装系统 | |
| CN115237349A (zh) | 数据读写控制方法、控制装置、计算机存储介质和电子设备 | |
| JPH11262015A (ja) | 動画像符号化方法及び装置 | |
| US11094368B2 (en) | Memory, memory chip and memory data access method | |
| CN111159064B (zh) | 一种低复杂度数据块缓存方法 | |
| TWI396975B (zh) | 可調適緩衝裝置及其方法 | |
| CN106445842A (zh) | 一种数据缓存器和数据缓存方法 | |
| CN105653206A (zh) | 数字图像处理电路及其数据读写方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |