CN114079223B - 用于对驱动电流进行预加重处理的驱动装置及方法 - Google Patents

Abstract

本公开涉及一种用于对驱动电流进行预加重处理的驱动装置及方法。其中，驱动装置包括主驱动线路，用于向驱动装置的输出端输出主驱动电流；下降沿驱动线路，用于向输出端输出下降沿驱动电流；上升沿驱动线路，用于输出上升沿驱动电流，上述三种驱动电流在输出端叠加形成预加重电流；控制电路，分别与上述三个驱动线路连接并获取主、辅驱动信号；据主驱动信号控制主驱动线路按照对应规则输出主驱动电流；根据上述两个驱动信号控制下降沿驱动线路和上升沿驱动线路分别按照对应规则输出下降沿驱动电流和上升沿驱动电流。本方案可以分别调节上升沿预加重强度和下降沿预加重强度，从而满足待驱动设备的上升沿和下降沿速率不同的需求。

Description

用于对驱动电流进行预加重处理的驱动装置及方法

技术领域

本公开一般地涉及电力电子技术领域。更具体地，本公开涉及一种用于对驱动电流进行预加重处理的驱动装置及方法。

背景技术

由于激光器的性能优秀且价格低廉，使得它广泛应用在数据光纤通讯系统中。但是，激光器的光信号存在衰减，该衰减会影响激光器的数据传输，数据的传输速率越高，该影响越明显。目前可以通过在激光器的驱动器中使用预加重技术来克服激光器光信号衰减的影响。

以垂直腔面发射激光器（“Vertical-Cavity Surface-Emitting Laser”，VCSEL）为例来说，其光电转换存在光信号的上升沿速度较快，而下降沿速度较慢的非理想特性。然而，目前的预加重技术只能对激光器驱动信号的上升沿和下降沿做相同强度的预加重。这往往会造成激光器光信号的上升沿过补偿，而下降沿欠补偿，从而无法恰到好处地补偿光信号的衰减。

发明内容

至少针对上述背景技术中的缺陷，本公开实施例提供一种用于对驱动电流进行预加重处理的驱动装置及方法。

在第一方面中，本公开提供一种用于对驱动电流进行预加重处理的驱动装置，包括：主驱动线路，其用于向所述驱动装置的输出端输出主驱动电流；下降沿驱动线路，其用于向所述输出端输出下降沿驱动电流，以使所述主驱动电流和所述下降沿驱动电流在所述输出端叠加形成叠加电流；上升沿驱动线路，其用于向所述输出端输出上升沿驱动电流，以使所述叠加电流和所述上升沿驱动电流在所述输出端叠加形成预加重电流；以及控制电路，其分别与所述主驱动线路、所述下降沿驱动线路和所述上升沿驱动线路连接并且用于：获取主驱动信号和辅驱动信号；根据所述主驱动信号控制所述主驱动线路按照对应规则向所述输出端输出主驱动电流；以及根据所述主驱动信号和辅驱动信号控制所述下降沿驱动线路和所述上升沿驱动线路分别按照对应规则向所述输出端输出下降沿驱动电流和上升沿驱动电流，以便和所述主驱动电流叠加形成所述预加重电流。

在一个实施例中，所述控制电路包括：第一可控开关，其连接在所述主驱动线路中并且用于：获取所述主驱动信号；以及根据所述主驱动信号导通或关断，以控制所述主驱动线路向所述输出端输出或不输出所述主驱动电流；第二可控开关，其连接在所述下降沿驱动线路中并与所述第一可控开关电连接，以用于：获取所述辅驱动信号；以及根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述下降沿驱动线路向所述输出端输出或不输出所述下降沿驱动电流；以及第三可控开关组件，其连接在所述上升沿驱动线路中并与所述第一可控开关电连接，以用于：获取所述辅驱动信号；以及根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述上升沿驱动线路向所述输出端输出或不输出所述上升沿驱动电流。

在一个实施例中，所述上升沿驱动线路包括：第一上升沿驱动子线路，其用于向所述输出端输出上升沿驱动电流，以使所述上升沿驱动电流和所述叠加电流在所述输出端叠加形成预加重分电流；第二上升沿驱动子线路，其用于向所述输出端输出上升沿驱动电流，以使所述上升沿驱动电流和所述预加重分电流在所述输出端叠加形成所述预加重电流；以及其中所述第三可控开关组件连接在所述第一上升沿驱动子线路和所述第二上升沿驱动子线路中，并且用于根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述第一上升沿驱动子线路按照对应规则向所述输出端输出所述上升沿驱动电流，并控制所述第二上升沿驱动子线路按照对应规则向所述输出端输出所述上升沿驱动电流。

在一个实施例中，所述第三可控开关组件包括：第三可控开关，其连接在所述第一上升沿驱动子线路中并与所述第一可控开关电连接，以用于：获取所述辅驱动信号；以及根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述第一上升沿驱动子线路向所述输出端输出或不输出所述上升沿驱动电流；以及第四可控开关，其连接在所述第二上升沿驱动子线路中并且用于：获取所述辅驱动信号；以及根据所述辅驱动信号导通或关断，以控制所述第二上升沿驱动子线路向所述输出端输出或不输出所述上升沿驱动电流。

在一个实施例中，所述第一可控开关包括：控制端，其连接主驱动信号的输入负端并且用于获取所述主驱动信号；以及连通线路，其分别与所述控制端、所述主驱动线路的主电流源和所述输出端电连接，并且用于根据所述主驱动信号导通或关断，以控制所述主电流源向所述输出端输出或不输出所述主驱动电流；以及其中所述第二可控开关包括：控制端，其连接所述辅驱动信号的输入正端并且用于获取所述辅驱动信号；以及连通线路，其分别与所述控制端、所述下降沿驱动线路的下降沿电流源和所述第一可控开关的连通线路电连接，并且用于根据所述辅驱动信号导通或关断，以控制所述下降沿电流源通过所述第二可控开关的连通线路和第一可控开关的连通线路向所述输出端输出或不输出所述下降沿驱动电流。

在一个实施例中，所述第三可控开关包括：控制端，其连接所述辅驱动信号的输入负端并且用于获取所述辅驱动信号；以及连通线路，其分别与所述控制端、所述第一上升沿驱动子线路的上升沿电流源和所述第一可控开关的连通线路电连接，并且用于根据所述辅驱动信号导通或关断，以控制所述上升沿电流源通过所述第三可控开关的连通线路和第一可控开关的连通线路向所述输出端输出或不输出所述上升沿驱动电流。

在一个实施例中，所述主驱动线路还用于向所述驱动装置的第一旁路输出端输出主驱动电流，并且所述控制电路还用于根据所述主驱动信号控制所述主驱动线路向所述第一旁路输出端输出主驱动电流。

在一个实施例中，所述控制电路还包括：第五可控开关，其连接在所述主驱动线路和所述第一旁路输出端的连接线路中并且用于：获取所述主驱动信号；以及根据所述主驱动信号导通或关断，以控制所述主驱动线路向所述第一旁路输出端输出或不输出所述主驱动电流。

在一个实施例中，所述下降沿驱动线路还用于向所述驱动装置的第二旁路输出端输出下降沿驱动电流，并且所述控制电路还用于根据所述辅驱动信号控制所述下降沿驱动线路向所述第二旁路输出端输出下降沿驱动电流。

在一个实施例中，所述控制电路还包括：第六可控开关，其连接在所述下降沿驱动线路和所述第二旁路输出端的连接线路中并且用于：获取所述辅驱动信号；以及根据所述辅驱动信号导通或关断，以控制所述下降沿驱动线路向所述第二旁路输出端输出或不输出所述下降沿驱动电流。

在一个实施例中，可控开关包括场效应管或三极管。

在第二方面中，本公开还提供一种用于对驱动电流进行预加重处理的方法，其应用于对驱动电流进行预加重处理的驱动装置，并且所述驱动装置包括主驱动线路、下降沿驱动线路和上升沿驱动线路；所述方法包括：获取主驱动信号和辅驱动信号；根据所述主驱动信号控制所述主驱动线路按照对应规则向所述驱动装置的输出端输出主驱动电流；以及根据所述主驱动信号和辅驱动信号控制所述下降沿驱动线路和所述上升沿驱动线路分别按照对应规则向所述输出端输出下降沿驱动电流和上升沿驱动电流，以便和所述主驱动电流叠加形成预加重电流。

基于上述关于本公开方案的描述，本领域技术人员可以理解本公开通过主驱动电流、下降沿驱动电流以及上升沿驱动电流的输出规则的设定可以使得它们叠加形成的上升沿预加重电流的大小和下降沿预加重电流的大小分别与上升沿驱动电流和下降沿驱动电流的大小相对应，从而使得可以通过调节上升沿驱动电流和下降沿驱动电流的大小来对应改变输出信号的上升沿预加重强度和下降沿预加重强度，进而使其可以满足待驱动设备的上升沿和下降沿速率不同的需求。由此，使用本方案的驱动装置和方法可以更好地补偿例如VCSEL等待驱动设备的光信号的衰减。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是现有的具有预加重功能的VCSEL驱动器的电路图；

图2是图1中驱动器的主信号、延迟信号、主驱动级电流、延迟驱动级电流、预加重电流以及驱动器的驱动电流的波形图；

图3是本公开一实施例提供的用于对驱动电流进行预加重处理的驱动装置的原理框图；

图4是本公开另一实施例提供的驱动装置的原理框图；

图5是本公开一实施例提供的驱动装置的具体电路；

图6是图5中驱动装置的驱动信号和向输出端输出的驱动电流的波形图；

图7本公开另一实施例提供的驱动装置的原理框图；

图8是本公开一实施例提供的用于对驱动电流进行预加重处理的方法的流程示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

图1是现有的具有预加重功能的VCSEL驱动器100的电路图。该驱动器100为差分结构，并且其包括主驱动级和延迟驱动级。主驱动级连接主电流源IMAIN，以提供主驱动级电流I1，延迟驱动级连接延迟驱动电流源IDELAY，以提供延迟驱动级电流I2。

主信号Main输入至主驱动级，以控制其向驱动器100的输出端a输出主驱动级电流I1。主信号Main经过延迟后产生延迟信号Delay，延迟信号Delay输入至延迟驱动级以控制其向输出端a输出延迟驱动级电流I2。主驱动级电流I1和延迟驱动级电流I2在输出端a叠加后完成预加重，并生成预加重电流。偏置电流源IBIAS产生的偏置电流减去预加重电流便可得到驱动器100的驱动电流Iout。进一步，以该驱动电流Iout作为输出信号（即VCSEL的驱动信号）输出至VCSEL，以驱动其产生光信号。

图2分别示出了图1中驱动器100的主信号Main、延迟信号Delay、主驱动级电流I1（标号Imain表示I1的大小）、延迟驱动级电流I2（Id表示I2的大小）、预加重电流（即I1+I2）以及驱动器100的驱动电流Iout的波形图。

由驱动电流Iout的波形图可以看出，输出信号的上升沿预加重电流和下降沿预加重电流的大小均等于延迟驱动级电流I2的大小。由于上升沿预加重电流和下降沿预加重电流的大小分别与输出信号的上升沿预加重强度（即图中R_emph的高度）和下降沿预加重强度（即图中F_emph的高度）相对应，因此该驱动器100的输出信号的上升沿预加重强度和下降沿预加重强度是相等的。

基于上述原因，即便可以通过改变延迟驱动电流源IDELAY输出的延迟驱动级电流I2的大小来改变上升沿预加重和下降沿预加重的强度，但改变后的两者的强度仍然是相同的。由此可见，上升沿预加重和下降沿预加重的强度是无法独立调节的。该原因会造成速度较快的VCSEL的上升沿过补偿，而速度较慢的下降沿欠补偿，从而无法恰到好处地补偿光信号的衰减。

鉴于此，本公开实施例提供了一种用于对驱动电流进行预加重处理的驱动装置及方法。该方案可以通过控制三个驱动线路按照对应规则向驱动装置的输出端输出主驱动电流、下降沿驱动电流和上升沿驱动电流，通过规则的设定可以使得上述驱动电流叠加形成的上升沿预加重电流的大小和下降沿预加重电流的大小分别与上升沿驱动电流和下降沿驱动电流的大小相对应，从而使得可以通过调节上升沿驱动电流和下降沿驱动电流的大小来对应改变输出信号的上升沿预加重强度和下降沿预加重强度，进而使其可以满足待驱动设备的上升沿和下降沿速率不同的需求。由此，使用本方案的驱动装置和方法可以更好地补偿例如VCSEL等待驱动设备的光信号的衰减。

图3是本公开一实施例提供的用于对驱动电流进行预加重处理的驱动装置300的原理框图。

如图3中所示，驱动装置300可以包括主驱动线路301、下降沿驱动线路302、上升沿驱动线路303和控制电路304。其中，主驱动线路301可以用于向驱动装置300的输出端b输出主驱动电流。在一个实施场景中，主驱动线路301可以包括主电流源，以便向驱动装置300的输出端b输出主驱动电流。另外，该主电流源可以为直流电流源。

上述下降沿驱动线路302可以用于向输出端b输出下降沿驱动电流，以使主驱动电流和下降沿驱动电流在输出端叠加形成叠加电流。在一个实施场景中，下降沿驱动线路302可以包括下降沿电流源，以便向驱动装置的输出端b输出下降沿驱动电流。另外，该下降沿电流源可以为直流电流源。

上述上升沿驱动线路303可以用于向输出端b输出上升沿驱动电流，以使叠加电流和上升沿驱动电流在输出端叠加形成预加重电流。在一个实施场景中，上升沿驱动线路303可以包括上升沿电流源，以便向驱动装置的输出端b输出上升沿驱动电流。另外，该上升沿电流源可以为直流电流源。

上述控制电路304可以分别与上述主驱动线路301、下降沿驱动线路302和上升沿驱动线路303连接并且用于获取主驱动信号和辅驱动信号。在一个实施场景中，主驱动信号可以为驱动待驱动设备（如VCSEL）的主信号，而辅驱动信号可以为主驱动信号的延迟信号。延迟信号的延迟时间可以根据需要具体设定，例如可以为主驱动信号的一个信号周期内的任意时间，例如可以为1/2或3/4周期。

在获取到主驱动信号和辅驱动信号后，控制电路304可以根据主驱动信号控制主驱动线路301按照对应规则向输出端输出主驱动电流。此处的规则例如可以为主驱动信号的高低电平以及是否向输出端输出主驱动电流的对应关系。

另外，控制电路304还可以根据主驱动信号和辅驱动信号控制下降沿驱动线路302和上升沿驱动线路303分别按照对应规则向输出端输出下降沿驱动电流和上升沿驱动电流，以便和主驱动电流叠加形成预加重电流。

向输出端输出下降沿驱动电流的规则以及输出上升沿驱动电流的规则均可以与上述规则类似。例如，输出下降沿驱动电流的规则可以为主驱动信号和辅驱动信号的高低电平以及是否向输出端输出下降沿驱动电流的对应关系。同理，输出上升沿驱动电流的规则可以为主驱动信号和辅驱动信号的高低电平以及是否向输出端输出上升沿驱动电流的对应关系。

通过上述主驱动电流、下降沿驱动电流以及上升沿驱动电流的输出规则的设定可以使得它们叠加形成的上升沿预加重电流和下降沿预加重电流的大小分别与上升沿驱动电流和下降沿驱动电流的大小相对应（例如上升沿预加重电流的大小等于上升沿驱动电流的大小，而下降沿预加重电流的大小等于下降沿驱动电流的大小）。

基于此，可以通过调节上升沿驱动电流和下降沿驱动电流的大小来对应改变输出信号的上升沿预加重强度和下降沿预加重强度，从而使其可以满足待驱动设备的上升沿和下降沿速率不同的需求。由此，使用本方案的驱动装置可以更好地补偿例如VCSEL等待驱动设备的光信号的衰减。

上述控制电路304可以通过多种具体电路来实现，例如其可以通过控制方式简单可靠、容易实现且成本较低的可控开关和/或可控开关组件来实现。例如，在图4所示的实施例中，控制电路304可以包括第一可控开关3041、第二可控开关3042和第三可控开关组件3043。

其中，第一可控开关3041可以连接在主驱动线路301中并且用于获取主驱动信号，并根据该主驱动信号导通或关断，以控制主驱动线路301向输出端输出或不输出主驱动电流。在一种实现中，第一可控开关3041可以包括场效应管或三极管。图4中标号400为驱动装置。

为了便于充分理解本公开的可控开关和/可控开关组的设置，下面将结合图5中的驱动装置500的具体电路以及图6中所示的驱动信号的波形和向输出端输出的驱动电流的波形来做进一步描述。（图6中Iout为驱动电流）

由图5可以看出，第一可控开关3041可以包括NMOS（“N-Metal-Oxide-Semiconductor”，N型金属-氧化物-半导体）管Q1。该NMOS管Q1的栅极可以连接主驱动信号的输入负端，以用于获取主驱动信号Main。NMOS管Q1的源极和漏极可以连接在主驱动线路301中，其漏极可以连接驱动装置500的输出端b，其源极可以连接主电流源IMAIN，以根据接收到的主驱动信号Main来导通或关断，从而实现主驱动线路301的导通或切断。

基于上述第一可控开关3041在驱动装置500中的连接关系以及图6中所示的主驱动信号Main的波形以及向输出端b输出的主驱动电流Imain的波形可知，主驱动电流Imain的输出规则是在主驱动信号Main为低电平时，NMOS管Q1导通，从而使得主驱动线路301导通，进而可以向输出端b输出主驱动电流Imain（由主驱动线路301中的主电流源IMAIN生成）。相应地，在主驱动信号Main为高电平时，NMOS管Q1截止，从而使得主驱动线路301切断，进而不向输出端b输出主驱动电流Imain。

上述第二可控开关3042可以连接在下降沿驱动线路302中并与第一可控开关3041电连接，以用于获取辅驱动信号Delay，并根据该辅驱动信号Delay导通或关断，以和第一可控开关3041共同控制下降沿驱动线路302向输出端b输出或不输出下降沿驱动电流If。另外，该可控开关可以与上述第一可控开关3041类似地包括场效应管或三极管。

进一步，上述第三可控开关组件3043可以连接在上升沿驱动线路303中并与第一可控开关3041电连接，以用于获取辅驱动信号Delay，并根据该辅驱动信号Delay导通或关断，以和第一可控开关3041共同控制上升沿驱动线路303向输出端b输出或不输出上升沿驱动电流Ir。该第三可控开关组件3043可以包括多个可控开关，例如2个或3个等。另外，该可控开关也可以包括场效应管或三极管。

本方案可以通过对上述各个可控开关或可控开关组件的控制来对对应的驱动线路进行导通或切断的控制，从而使得其可以按照对应的规则向驱动装置的输出端输出对应的驱动信号，进而使它们在输出端叠加形成上述预加重电流。

图5中公开了一种第二可控开关的具体结构。由图5可以看出，第二可控开关可以包括NMOS管Q2，并且该NMOS管Q2的栅极可以连接辅驱动信号的输入正端，以用于获取辅驱动信号Delay。NMOS管Q2的源极和漏极可以连接在下降沿驱动线路302中，其漏极可以连接NMOS管Q1的源极，其源极可以连接下降沿电流源IF，以根据接收到的辅驱动信号Delay来导通或关断，从而实现下降沿驱动线路302的导通或切断。

具体地，在辅驱动信号Delay为高电平时，NMOS管Q2导通，从而使得下降沿驱动线路302导通，进而可以向输出端b输出下降沿驱动电流If（由下降沿驱动线路302中的下降沿电流源IF生成）。相应地，在辅驱动信号Delay为低电平时，NMOS管Q2截止，从而使得下降沿驱动线路302切断，进而不向输出端b输出下降沿驱动电流If。

基于上述第一可控开关3041和第二可控开关3042在驱动装置500中的连接关系以及图6中示出的主驱动信号Main和辅驱动信号Delay的波形以及向输出端b输出的下降沿驱动电流If的波形可知，下降沿驱动电流If的输出规则是在主驱动信号Main为低电平，而辅驱动信号Delay为高电平时，NMOS管Q1和NMOS管Q2导通，从而使得下降沿驱动线路302导通，进而可以向输出端b输出下降沿驱动电流If。

在其他情况中，例如主驱动信号Main和辅驱动信号Delay的电平一致（均为低电平或均为高电平）或主驱动信号Main为高电平，而辅驱动信号Delay为低电平时，NMOS管Q1和NMOS管Q2无法同时导通，从而使得下降沿驱动线路302断路，进而不向输出端b输出下降沿驱动电流If。

根据上文的描述可知，本公开中的主驱动线路301和下降沿驱动线路302均包括一个线路。为了得到满足前述条件（上升沿预加重强度和下降沿预加重强度分别与上升沿驱动电流Ir和下降沿驱动电流If的大小相对应）的预加重电流，可以使上升沿驱动线路303包括多条驱动子线路，例如2条或3条等。

下面以图7中所示的包括第一上升沿驱动子线路3031和第二上升沿驱动子线路3032为例来对上升沿驱动线路303进行说明，其中标号700为驱动装置。其中，第一上升沿驱动子线路3031可以用于向输出端b输出上升沿驱动电流Ir，以使上升沿驱动电流Ir和前述叠加电流（主驱动电流Imain和下降沿驱动电流If在输出端b叠加形成的电流）在输出端b叠加形成预加重分电流。第一上升沿驱动子线路3031可以包括前述的上升沿电流源IR。

第二上升沿驱动子线路3032可以用于向输出端b输出上升沿驱动电流Ir，以使上升沿驱动电流Ir和上述预加重分电流在输出端b叠加形成预加重电流。该第二上升沿驱动子线路3032也可以包括前述的上升沿电流源IR。

基于上述两条上升沿驱动子线路，第三可控开关组件3043可以连接在第一上升沿驱动子线路3031和第二上升沿驱动子线路3032中，并且用于根据辅驱动信号Delay导通或关断，以和第一可控开关3041共同控制第一上升沿驱动子线路3031按照对应规则向输出端b输出上升沿驱动电流Ir，并控制第二上升沿驱动子线路3032按照对应规则向输出端b输出上升沿驱动电流Ir。

基于上述两条上升沿驱动子线路，第三可控开关组件3043可以包括第三可控开关和第四可控开关。其中，第三可控开关可以连接在第一上升沿驱动子线路中并与第一可控开关3041电连接，以用于获取辅驱动信号Delay，并根据该辅驱动信号Delay导通或关断，以和第一可控开关3041共同控制第一上升沿驱动子线路3031向输出端b输出或不输出上升沿驱动电流Ir。该第三可控开关也可以与前述的可控开关类似地包括场效应管或三极管。

图5中进一步公开了一种第三可控开关组件的具体结构。在图5所示的实施例中，第三可控开关可以包括NMOS管Q3，并且该NMOS管Q3的栅极可以连接辅驱动信号的输入负端，以用于获取辅驱动信号Delay。NMOS管Q3的源极和漏极可以连接在第一上升沿驱动子线路3031中，其漏极可以连接NMOS管Q1的源极，其源极可以连接上升沿电流源IR，以根据接收到的辅驱动信号Delay来导通或关断，从而实现该第一上升沿驱动子线路3031的导通或切断。

具体地，在辅驱动信号Delay为低电平时，NMOS管Q3导通，从而使得第一上升沿驱动子线路3031导通，进而可以向输出端b输出上升沿驱动电流Ir（由上升沿电流源IR生成）。相应地，在辅驱动信号Delay为高电平时，NMOS管Q3截止，从而使得第一上升沿驱动子线路3031切断，进而不向输出端b输出上升沿驱动电流Ir。

基于上述第一可控开关3041和第三可控开关在驱动装置中的连接关系以及图6中示出的主驱动信号Main和辅驱动信号Delay的波形以及第一上升沿驱动子线路3031向输出端b输出的上升沿驱动电流Ir的波形（图6中上面一行Ir的波形）可知，第一上升沿驱动子线路3031输出上升沿驱动电流Ir的输出规则是在主驱动信号Main和辅驱动信号Delay均为低电平时，NMOS管Q3和NMOS管Q1导通，从而使得第一上升沿驱动子线路3031导通，进而可以向输出端b输出上升沿驱动电流Ir。

在其他情况中，例如主驱动信号Main和辅驱动信号Delay均为高电平或主驱动信号Main和辅驱动信号Delay的电平不一致（如主驱动信号Main为低电平，辅驱动信号Delay为高电平，或者主驱动信号Main为高电平，而辅驱动信号Delay为低电平）时，NMOS管Q3和NMOS管Q1无法同时导通，从而使得第一上升沿驱动子线路3031断路，进而不向输出端b输出上升沿驱动电流Ir。

上文结合实施例对第一上升沿驱动子线路3031的上升沿驱动电流Ir的输出规则进行了描述。可以理解的是，第一上升沿驱动子线路3031中的可控开关组件的结构仅仅是示例性的而非限制性的，本领域技术人员可以根据需要对其进行适应变形，以满足不同应用场景的需求。下面继续结合图5和图6来对第二上升沿驱动子线路3032的上升沿驱动电流Ir的输出规则进行说明。

第四可控开关可以连接在第二上升沿驱动子线路中并且用于获取辅驱动信号Delay，并根据该辅驱动信号Delay导通或关断，以控制第二上升沿驱动子线路3032向输出端b输出或不输出上升沿驱动电流Ir。该第四可控开关也可以与前述的可控开关类似地包括场效应管或三极管。

如图5中所示，第四可控开关可以包括NMOS管Q4，并且该NMOS管Q4的栅极可以连接辅驱动信号的输入正端，以用于获取辅驱动信号Delay。NMOS管Q4的源极和漏极可以连接在第二上升沿驱动子线路3032中，其漏极可以连接驱动装置500的输出端b，其源极可以连接上升沿电流源IR，以根据接收到的辅驱动信号Delay来导通或关断，从而实现第二上升沿驱动子线路3032的导通或切断。

基于上述第四可控开关在驱动装置中的连接关系以及图6中示出的辅驱动信号Delay的波形以及第二上升沿驱动子线路3032向输出端b输出的上升沿驱动电流Ir的波形（图6中下面一行Ir的波形）可知，第二上升沿驱动子线路3032输出上升沿驱动电流Ir的输出规则是在辅驱动信号Delay为高电平时，NMOS管Q4导通，从而使得第二上升沿驱动子线路3032导通，进而可以向输出端b输出上升沿驱动电流Ir。相应地，在辅驱动信号Delay为低电平时，NMOS管Q4截止，从而使得第二上升沿驱动子线路3032切断，进而不向输出端b输出上升沿驱动电流Ir。

在通过上述方式得到预加重电流后，本方案可以通过偏置电流源IBIAS产生的偏置电流与该预加重电流相减得到输出电流Iout，并将其输出至待驱动设备，例如图5中的VCSEL，从而对其进行驱动。

上文以可控开关均为NMOS管为例描述了主驱动电流、下降沿驱动电流以及上升沿驱动电流的输出规则。可以理解的是，根据应用场景的不同，上述各个可控开关还可以选用其他开关元件，例如PMOS管。此时还可以重新布置驱动信号的输入端和可控开关的连接关系，从而使其可以按照上述驱动信号的高低电平以及是否向输出端输出驱动电流的对应关系来输出驱动电流。例如可以使作为第一可控开关3041的PMOS管的栅极连接主驱动信号的输入正端等。

根据前述实施例的描述可知，在一些场景中，驱动电流不需要向输出端b进行输出，此时可以将驱动电流输出至旁路输出端。例如，主驱动线路301还可以用于向驱动装置的第一旁路输出端c输出主驱动电流Imain。基于此，控制电路304还可以用于根据主驱动信号Main控制主驱动线路301向第一旁路输出端c输出主驱动电流Imain。

与前述实施例同理地，本实施例中的控制电路304也可以通过可控开关来控制主驱动线路301和第一旁路输出端c的连接线路的导通或切断。进一步，控制电路304可以包括第五可控开关。第五可控开关可以连接在主驱动线路301和第一旁路输出端c的连接线路中并且用于获取主驱动信号Main，并根据该主驱动信号Main导通或关断，以控制主驱动线路301向第一旁路输出端c输出或不输出主驱动电流Imain。该第五可控开关也可以与前述的可控开关类似地包括场效应管或三极管。

图5中进一步公开了主驱动线路301与第一旁路输出端连接的具体电路。由图5可以看出，第五可控开关也可以包括NMOS管Q5，并且该NMOS管Q5的栅极可以连接主驱动信号Main的输入正端，以用于获取主驱动信号Main。NMOS管Q5的源极和漏极可以连接在主驱动线路301和第一旁路输出端c的连接线路中，其漏极可以连接第一旁路输出端c，其源极可以连接主电流源IMAIN，以根据接收到的主驱动信号Main来导通或关断，从而实现主驱动线路301和第一旁路输出端c的连接线路的导通或切断。

具体地，在主驱动信号Main为高电平时，NMOS管Q5导通，从而使得上述连接线路导通，进而可以向第一旁路输出端c输出主驱动电流Imain。相应地，在主驱动信号Main为低电平时，NMOS管Q5截止，从而使得上述连接线路切断，进而不向第一旁路输出端c输出主驱动电流Imain。

与上述主驱动线路301同理地，下降沿驱动线路302也可以用于向驱动装置的第二旁路输出端输出下降沿驱动电流If。具体地，下降沿驱动线路302可以连接驱动装置的第二旁路输出端，以便向其输出下降沿驱动电流。基于此，控制电路304还可以用于根据辅驱动信号Delay控制下降沿驱动线路302向第二旁路输出端输出下降沿驱动电流If。

在一个实施例中，控制电路304还可以包括第六可控开关。第六可控开关可以连接在下降沿驱动线路302和第二旁路输出端的连接线路中并且用于获取辅驱动信号Delay，并根据辅驱动信号Delay导通或关断，以控制下降沿驱动线路302和第二旁路输出端的连接线路的导通或切断。该第六可控开关也可以与前述的可控开关类似地包括场效应管或三极管。

图5中也公开了该部分的具体电路。由图5可以看出，第六可控开关可以包括NMOS管Q6，并且该NMOS管Q6的栅极可以连接辅驱动信号的输入负端，以用于获取辅驱动信号Delay。NMOS管Q6的源极和漏极可以连接在下降沿驱动线路302和第二旁路输出端的连接线路中，其漏极可以连接第二旁路输出端，其源极可以连接下降沿电流源IF，以根据接收到的辅驱动信号Delay来导通或关断，从而实现下降沿驱动线路302和第二旁路输出端的连接线路的导通或切断。

具体地，在辅驱动信号Delay为低电平时，NMOS管Q6导通，从而使得下降沿驱动线路302导通，进而可以向第二旁路输出端输出下降沿驱动电流If。相应地，在辅驱动信号Delay为高电平时，NMOS管Q6截止，从而使得下降沿驱动线路302切断，进而不向第二旁路输出端输出下降沿驱动电流If。

为了简化驱动装置的结构，从而降低成本，上述第一旁路输出端c和第二旁路输出端可以如图5所示设置为一端。另外，为了使旁路输出端可以和驱动装置的输出端b匹配，还可以在旁路输出端连接电阻，并通过该电阻来分别连接主驱动线路301和下降沿驱动线路302。

根据前述实施例的描述可知，本公开可以通过对上述各个可控开关的连接关系以及控制关系的设置使得其便于控制。以第一可控开关3041、第二可控开关3042和第三可控开关3043为例来说，上述三个可控开关均可以包括控制端和连通线路。

对于第一可控开关3041，其控制端连接主驱动信号的输入负端并且用于获取主驱动信号。其连通线路分别与控制端、主驱动线路的主电流源和输出端电连接，并且用于根据主驱动信号导通或关断，以控制主电流源向输出端输出或不输出主驱动电流。

对于第二可控开关3042，其控制端连接辅驱动信号的输入正端并且用于获取辅驱动信号。其连通线路分别与控制端、下降沿驱动线路的下降沿电流源和第一可控开关3041的连通线路电连接，并且用于根据辅驱动信号导通或关断，以控制下降沿电流源通过第二可控开关3042的连通线路和第一可控开关3041的连通线路向输出端输出或不输出下降沿驱动电流。

对于第三可控开关3043，其控制端连接辅驱动信号的输入负端并且用于获取辅驱动信号。其连通线路分别与控制端、第一上升沿驱动子线路的上升沿电流源和第一可控开关3041的连通线路电连接，并且用于根据辅驱动信号导通或关断，以控制上升沿电流源通过第三可控开关3043的连通线路和第一可控开关3041的连通线路向输出端输出或不输出上升沿驱动电流。

为了便于更充分的理解上述的连接关系和控制关系，下面将继续通过图5来进一步说明。如图5中所示，驱动装置500包括主电流源IMAIN、下降沿电流源IF、上升沿电流源IR、偏置电流源IBIAS、NMOS管Q1、NMOS管Q2、NMOS管Q3、NMOS管Q4、NMOS管Q5以及NMOS管Q6。

其中，NMOS管Q1的栅极连接主驱动信号的输入负端，NMOS管Q1的源极连接主电流源IMAIN，NMOS管Q1的漏极连接驱动装置500的输出端b，通过该连接形成上述主驱动线路301。另外，NMOS管Q2的栅极连接辅驱动信号的输入正端，NMOS管Q2的漏极连接NMOS管Q1的源极，NMOS管Q2的源极连接下降沿电流源IF，通过该连接形成上述下降沿驱动线路302。

上述NMOS管Q3的栅极连接辅驱动信号的输入负端，NMOS管Q3的漏极连接NMOS管Q1的源极，NMOS管Q3的源极连接上升沿电流源IR，通过该连接形成上述第一上升沿驱动子线路3031。NMOS管Q4的栅极连接辅驱动信号的输入正端，NMOS管Q4的源极连接上升沿电流源IR，NMOS管Q4的漏极连接驱动装置500的输出端b，通过该连接形成上述第二上升沿驱动子线路3032。

进一步，NMOS管Q5的栅极连接主驱动信号Main的输入正端，NMOS管Q5的源极连接主电流源IMAIN，NMOS管Q5的漏极通过电阻连接旁路输出端c，该连接形成上述主驱动线路和旁路输出端c的连接线路（以下简称第一旁路输出线路）。另外，NMOS管Q6的栅极连接辅驱动信号的输入负端，NMOS管Q6的源极连接下降沿电流源IF，NMOS管Q6的漏极通过上述电阻连接旁路输出端c，该连接形成上述下降沿驱动线路和旁路输出端c的连接线路（以下简称第二旁路输出线路）。

基于上述电路连接关系可知，驱动装置500的工作原理如下：

在主驱动信号Main为低电平，辅驱动信号Delay为高电平时，NMOS管Q1导通，NMOS管Q5截止，此时主驱动线路301连通，主电流源IMAIN向输出端b输出主驱动电流Imain。另外，此时NMOS管Q2和NMOS管Q4导通，NMOS管Q3和NMOS管Q6截止，此时下降沿驱动线路302和第二上升沿驱动子线路3032连通，下降沿电流源IF向输出端b输出下降沿驱动电流If，并且上升沿电流源IR向输出端b输出上升沿驱动电流Ir。

在主驱动信号Main和辅驱动信号Delay均为低电平时，NMOS管Q1导通，NMOS管Q5截止，此时主驱动线路301连通，主电流源IMAIN向输出端b输出主驱动电流Imain。另外，此时NMOS管Q2和NMOS管Q4截止，NMOS管Q3和NMOS管Q6导通，此时第一上升沿驱动子线路3031和第二旁路输出线路连通，上升沿电流源IR向输出端b输出上升沿驱动电流Ir，下降沿电流源IF向旁路输出端c输出下降沿驱动电流If。

在主驱动信号Main为高电平，辅驱动信号Delay为低电平时，NMOS管Q1截止，NMOS管Q5导通，此时第一旁路输出线路连通，主电流源IMAIN向旁路输出端c输出主驱动电流Imain。另外，此时NMOS管Q2和NMOS管Q4截止，NMOS管Q3和NMOS管Q6导通，此时仅第二旁路输出线路连通，下降沿电流源IF向旁路输出端c输出下降沿驱动电流If。

在主驱动信号Main和辅驱动信号Delay均为高电平时，NMOS管Q1截止，NMOS管Q5导通，此时第一旁路输出线路连通，主电流源IMAIN向旁路输出端c输出主驱动电流Imain。另外，此时NMOS管Q2和NMOS管Q4导通，NMOS管Q3和NMOS管Q6截止，此时仅第二上升沿驱动子线路3032连通，上升沿电流源IR向输出端b输出上升沿驱动电流Ir。

在获取预加重电流后，通过偏置电流源IBIAS生成的偏置电流与该预加重电流相减得到输出电流Iout。

通过上述描述可见，本驱动装置500中的主驱动线路301、下降沿驱动线路302和第一上升沿驱动线路3031可以共用NMOS管Q1，从而可以通过NMOS管Q1和NMOS管Q2组合来共同控制下降沿驱动线路302的导通和切断，并通过NMOS管Q1和NMOS管Q3组合来共同控制第一上升沿驱动子线路3031的导通和切断。

上述组合控制使得只有NMOS管Q1和NMOS管Q2同时导通时，下降沿驱动线路302才能向输出端b输出驱动电流If，在NMOS管Q2或NMOS管Q1中任何一个截止时，下降沿驱动线路302都无法向输出端b输出驱动电流If。另外，在NMOS管Q1和NMOS管Q3同时导通时，第一上升沿驱动子线路3031才能向输出端b输出驱动电流Ir，在NMOS管Q3或NMOS管Q1中任何一个截止时，第一上升沿驱动子线路3031都无法向输出端b输出驱动电流Ir。

由此可见，上述设置方式便于实现下降沿驱动线路302和第一上升沿驱动子线路3031的可靠控制且电路结构简单。

图8是本公开一实施例提供的用于对驱动电流进行预加重处理的方法800的流程示意图。

在一个实施例中，方法800可以应用于对驱动电流进行预加重处理的驱动装置，并且驱动装置可以包括主驱动线路、下降沿驱动线路和上升沿驱动线路。基于此，如图8中所示，方法800可以包括在步骤S801处，获取主驱动信号和辅驱动信号。在一个实施场景中，主驱动信号可以为驱动待驱动设备（如VCSEL）的主信号，而辅驱动信号可以为主驱动信号的延迟信号。延迟信号的延迟时间可以根据需要具体设定，例如可以为主驱动信号的一个信号周期内的任意时间，例如可以为1/2或3/4周期。

在获取到上述主驱动信号和辅驱动信号后，方法可以进入到步骤S802，根据主驱动信号控制主驱动线路按照对应规则向驱动装置的输出端输出主驱动电流。此处的规则例如可以为主驱动信号的高低电平以及是否向输出端输出主驱动电流的对应关系。具体地，可以在主驱动信号为低电平时向输出端输出主驱动电流，而在主驱动信号为高电平时不向输出端输出主驱动电流。

在向输出端输出主驱动电流后，方法可以进入步骤S803，根据主驱动信号和辅驱动信号控制下降沿驱动线路和上升沿驱动线3分别按照对应规则向输出端输出下降沿驱动电流和上升沿驱动电流，以便和主驱动电流叠加形成预加重电流。

向输出端输出下降沿驱动电流的规则以及输出上升沿驱动电流的规则均可以与上述规则类似。例如，输出下降沿驱动电流的规则可以为主驱动信号和辅驱动信号的高低电平以及是否向输出端输出下降沿驱动电流的对应关系。具体地，可以在主驱动信号为低电平，而辅驱动信号为高电平时向输出端输出下降沿驱动电流，而在例如主驱动信号为高电平，辅驱动信号为低电平时不向输出端输出下降沿驱动电流。

与上述同理地，输出上升沿驱动电流的规则可以为主驱动信号和辅驱动信号的高低电平以及是否向输出端输出上升沿驱动电流的对应关系。例如，可以在主驱动信号为低电平，辅驱动信号为高电平时向输出端输出上升沿驱动电流，而在例如主驱动信号为高电平，辅驱动信号为低电平时不向输出端输出上升沿驱动电流。

通过上述主驱动电流、下降沿驱动电流以及上升沿驱动电流的输出规则的设定可以使得它们叠加形成的上升沿预加重电流的大小和下降沿预加重电流的大小分别与上升沿驱动电流和下降沿驱动电流的大小相对应（例如上升沿预加重电流的大小等于上升沿驱动电流的大小，而下降沿预加重电流的大小等于下降沿驱动电流的大小）。

基于此，使得可以通过调节上升沿驱动电流和下降沿驱动电流的大小来对应改变输出信号的上升沿预加重强度和下降沿预加重强度，从而使其可以满足待驱动设备的上升沿和下降沿速率不同的需求。由此，使用本方案的方法800可以更好地补偿例如VCSEL等待驱动设备的光信号的衰减。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

应当理解，本公开的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本公开的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本公开说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本公开。如在本公开说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本公开说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当... 时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

以上各实施例仅用以说明本公开的实施例的技术方案，而非对其限制；尽管参照前述各实施例对本公开的实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开的实施例各实施例技术方案的范围。

Claims (10)

1.一种用于对驱动电流进行预加重处理的驱动装置，包括：

主驱动线路，其用于向所述驱动装置的输出端输出主驱动电流；

下降沿驱动线路，其用于向所述输出端输出下降沿驱动电流，以使所述主驱动电流和所述下降沿驱动电流在所述输出端叠加形成叠加电流；

上升沿驱动线路，其用于向所述输出端输出上升沿驱动电流，以使所述叠加电流和所述上升沿驱动电流在所述输出端叠加形成预加重电流；以及

控制电路，其包括：

第一可控开关，其连接在所述主驱动线路中并且用于：

获取主驱动信号；以及

根据所述主驱动信号导通或关断，以控制所述主驱动线路向所述输出端输出或不输出所述主驱动电流；

第二可控开关，其连接在所述下降沿驱动线路中并与所述第一可控开关电连接，以用于：

获取辅驱动信号；以及

根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述下降沿驱动线路向所述输出端输出或不输出所述下降沿驱动电流；以及

第三可控开关组件，其连接在所述上升沿驱动线路中并与所述第一可控开关电连接，以用于：

获取所述辅驱动信号；以及

根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述上升沿驱动线路向所述输出端输出或不输出所述上升沿驱动电流。

2.根据权利要求1所述的驱动装置，其中所述上升沿驱动线路包括：

第一上升沿驱动子线路，其用于向所述输出端输出上升沿驱动电流，以使所述上升沿驱动电流和所述叠加电流在所述输出端叠加形成预加重分电流；

第二上升沿驱动子线路，其用于向所述输出端输出上升沿驱动电流，以使所述上升沿驱动电流和所述预加重分电流在所述输出端叠加形成所述预加重电流；以及

其中所述第三可控开关组件连接在所述第一上升沿驱动子线路和所述第二上升沿驱动子线路中，并且用于根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述第一上升沿驱动子线路按照对应规则向所述输出端输出所述上升沿驱动电流，并控制所述第二上升沿驱动子线路按照对应规则向所述输出端输出所述上升沿驱动电流。

3.根据权利要求2所述的驱动装置，其中所述第三可控开关组件包括：

第三可控开关，其连接在所述第一上升沿驱动子线路中并与所述第一可控开关电连接，以用于：

获取所述辅驱动信号；以及

根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述第一上升沿驱动子线路向所述输出端输出或不输出所述上升沿驱动电流；以及

第四可控开关，其连接在所述第二上升沿驱动子线路中并且用于：

获取所述辅驱动信号；以及

根据所述辅驱动信号导通或关断，以控制所述第二上升沿驱动子线路向所述输出端输出或不输出所述上升沿驱动电流。

4.根据权利要求3所述的驱动装置，其中所述第一可控开关包括：

控制端，其连接主驱动信号的输入负端并且用于获取所述主驱动信号；以及

连通线路，其分别与所述控制端、所述主驱动线路的主电流源和所述输出端电连接，并且用于根据所述主驱动信号导通或关断，以控制所述主电流源向所述输出端输出或不输出所述主驱动电流；以及

其中所述第二可控开关包括：

控制端，其连接所述辅驱动信号的输入正端并且用于获取所述辅驱动信号；以及

连通线路，其分别与所述控制端、所述下降沿驱动线路的下降沿电流源和所述第一可控开关的连通线路电连接，并且用于根据所述辅驱动信号导通或关断，以控制所述下降沿电流源通过所述第二可控开关的连通线路和第一可控开关的连通线路向所述输出端输出或不输出所述下降沿驱动电流。

5.根据权利要求4所述的驱动装置，其中所述第三可控开关包括：

控制端，其连接所述辅驱动信号的输入负端并且用于获取所述辅驱动信号；以及

连通线路，其分别与所述控制端、所述第一上升沿驱动子线路的上升沿电流源和所述第一可控开关的连通线路电连接，并且用于根据所述辅驱动信号导通或关断，以控制所述上升沿电流源通过所述第三可控开关的连通线路和第一可控开关的连通线路向所述输出端输出或不输出所述上升沿驱动电流。

6.根据权利要求1所述的驱动装置，其中所述主驱动线路还用于向所述驱动装置的第一旁路输出端输出主驱动电流，并且所述控制电路还用于根据所述主驱动信号控制所述主驱动线路向所述第一旁路输出端输出主驱动电流。

7.根据权利要求6所述的驱动装置，其中所述控制电路还包括：

第五可控开关，其连接在所述主驱动线路和所述第一旁路输出端的连接线路中并且用于：

获取所述主驱动信号；以及

根据所述主驱动信号导通或关断，以控制所述主驱动线路向所述第一旁路输出端输出或不输出所述主驱动电流。

8.根据权利要求1所述的驱动装置，其中所述下降沿驱动线路还用于向所述驱动装置的第二旁路输出端输出下降沿驱动电流，并且所述控制电路还用于根据所述辅驱动信号控制所述下降沿驱动线路向所述第二旁路输出端输出下降沿驱动电流。

9.根据权利要求8所述的驱动装置，其中所述控制电路还包括：

第六可控开关，其连接在所述下降沿驱动线路和所述第二旁路输出端的连接线路中并且用于：

获取所述辅驱动信号；以及

根据所述辅驱动信号导通或关断，以控制所述下降沿驱动线路向所述第二旁路输出端输出或不输出所述下降沿驱动电流。

10.一种用于对驱动电流进行预加重处理的方法，其应用于对驱动电流进行预加重处理的驱动装置，并且所述驱动装置包括主驱动线路、下降沿驱动线路、上升沿驱动线路和控制电路，其中所述控制电路包括第一可控开关、第二可控开关和第三可控开关组件；所述方法包括：

通过所述第一可控开关获取主驱动信号，并根据所述主驱动信号导通或关断，以控制所述主驱动线路向所述驱动装置的输出端输出或不输出主驱动电流；

通过所述第二可控开关获取辅驱动信号，并根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述下降沿驱动线路向所述输出端输出或不输出下降沿驱动电流；以及

通过所述第三可控开关组件获取所述辅驱动信号，并根据所述辅驱动信号导通或关断，以和所述第一可控开关共同控制所述上升沿驱动线路向所述输出端输出或不输出上升沿驱动电流，最终使得输出的所述下降沿驱动电流、所述上升沿驱动电流和所述主驱动电流叠加形成预加重电流。

Images