CN114076880A - 球栅阵列封装晶片的检测治具 - Google Patents
球栅阵列封装晶片的检测治具 Download PDFInfo
- Publication number
- CN114076880A CN114076880A CN202010767658.0A CN202010767658A CN114076880A CN 114076880 A CN114076880 A CN 114076880A CN 202010767658 A CN202010767658 A CN 202010767658A CN 114076880 A CN114076880 A CN 114076880A
- Authority
- CN
- China
- Prior art keywords
- base
- tested
- wafer
- top supporting
- supporting membrane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 4
- 238000004806 packaging method and process Methods 0.000 title abstract description 3
- 239000012528 membrane Substances 0.000 claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims abstract description 9
- 238000007731 hot pressing Methods 0.000 claims abstract 2
- 238000007689 inspection Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种球栅阵列封装晶片的检测治具,其于一基座内部具有一推压空间且枢设有一对弹力压制件,该推压空间底部具有一容置孔,该基座底面结合一顶撑膜片,该顶撑膜片相对待测试晶片的锡球接脚具有导引定位孔,该基座底面具有数个结合柱,该顶撑膜片相对各该结合柱具有数个结合孔,各该结合柱于各该结合孔套入后热压成型出固定凸缘:如此,用以解决背景技术造成待测试晶片定位准确性较差的问题,而具有提升待测试晶片定位准确性的功效。
Description
技术领域
本发明涉及一种球栅阵列封装晶片的检测治具,尤指一种将相对待测试晶片的锡球接脚具有导引定位孔的顶撑膜片结合于基座底面的设计者。
背景技术
球栅阵列封装(Ball grid array packed)晶片的底部表面具有许多锡球接脚,可利用锡球接脚直接与测试电路板接触而进行测试作业:如〔图1〕所示,现有的球栅阵列封装晶片检测治具,其于一基座10内部具有一推压空间11且枢设有一对弹力压制件12,该推压空间11底部具有一容置孔13,该容置孔13底缘具有顶撑凸缘14:测试时,该对弹力压制件12先被顶开,让晶片推压器(图未示)将待测试晶片20吸移至该容置孔13,而由该顶撑凸缘14将待测试晶片20顶撑定位,且让该对弹力压制件12恢复压制待测试晶片20的状态,即可对待测试晶片20进行测试作业:然而,该容置孔13的尺寸势必要比待测试晶片20的尺寸稍大一些,才有助于晶片推压器将待测试晶片20吸移至该容置孔13,但也可能因此造成待测试晶片20的定位产生偏差,进而影响测试作业的进行或/及正确性。
发明内容
本发明的主要目的,是欲解决背景技术造成待测试晶片定位准确性较差的问题,而具有提升待测试晶片定位准确性的功效。
本发明的另一目的,则具有提升测试正确性的功效。
本发明的又一目的,乃具有避免待测试晶片结构受损的功效。
为达上述功效,本发明的结构特征,是在一基座内部具有一推压空间,该推压空间底部具有一容置孔,该基座底面结合一顶撑膜片,该顶撑膜片相对待测试晶片的锡球接脚具有导引定位孔。
此外,该基座内部枢设有一对弹力压制件:该导引定位孔底端还具有下倒角;该导引定位孔顶端还具有上倒角;该基座底面具有数个结合柱,该顶撑膜片相对各该结合柱具有数个结合孔:各该结合柱于各该结合孔套入后热压成型出固定凸缘。
如此,将相对待测试晶片的锡球接脚具有导引定位孔的顶撑膜片结合于基座底面,当晶片推压器将待测试晶片吸移至容置孔时,待测试晶片会因其锡球接脚受到导引定位孔的自然导引而快速且准确定位于顶撑膜片上。
附图说明
图1是现有球栅阵列封装晶片检测治具的结构剖示图。
图2是本发明的结构剖示图。
图3是本发明的结构外观图(一)。
图4是本发明的结构外观图(二)。
附图标记说明:10基座;11推压空间;12弹力压制件;13容置孔;14顶撑凸缘;20待测试晶片;21锡球接脚;30基座;31推压空间;32弹力压制件;33容置孔;34结合柱;341固定凸缘;40顶撑膜片;41导引定位孔;411下倒角;412上倒角;42结合孔。
具体实施方式
首先,请参阅图2~图4所示,本发明是在一基座30内部具有一推压空间31且枢设有一对弹力压制件32,该推压空间31底部具有一容置孔33,该基座30底面结合一顶撑膜片40,该顶撑膜片40相对待测试晶片20的锡球接脚21具有导引定位孔41:其中,该基座30底面具有数个结合柱34,该顶撑膜片40相对各该结合柱34具有数个结合孔42,各该结合柱34于各该结合孔42套入后热压成型出固定凸缘341。
基于如是的构成,本发明将相对待测试晶片20的锡球接脚21具有导引定位孔41的顶撑膜片40结合于基座30底面,当晶片推压器将待测试晶片20吸移至容置孔33时,待测试晶片20会因其锡球接脚21受到导引定位孔41的自然导引而快速且准确定位于顶撑膜片40上,而该导引定位孔41顶端还可具有上倒角412,进一步强化该导引定位孔41的导引效果:是以,具有提升待测试晶片定位准确性的功效。
再者,该导引定位孔41底端还具有下倒角411,当待测试晶片20的锡球接脚21所接触的测试电路板为橡胶插座类型(Rubber Socket Type)时,下倒角411可增加锡球接脚21与测试电路板的接触面积,进一步具有提升测试正确性的功效;而当待测试晶片20的锡球接脚21所接触的测试电路板为弹簧结构探针型(Pogo Type),下倒角411可让锡球接脚21与测试电路板的接触过程,具有退缩的空间避免锡球接脚21结构受到损伤,进一步具有避免待测试晶片结构受损的功效。
以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离权利要求所限定的精神和范围的情况下,可作出许多修改、变化或等效,但都将落入本发明的保护范围之内。
Claims (6)
1.一种球栅阵列封装晶片的检测治具,其特征在于:是在一基座内部具有一推压空间,该推压空间底部具有一容置孔,该基座底面结合一顶撑膜片,该顶撑膜片相对待测试晶片的锡球接脚具有导引定位孔。
2.如权利要求1所述的球栅阵列封装晶片的检测治具,其特征在于,该基座内部枢设有一对弹力压制件。
3.如权利要求1或2所述的球栅阵列封装晶片的检测治具,其特征在于,该导引定位孔底端还具有下倒角。
4.如权利要求3所述的球栅阵列封装晶片的检测治具,其特征在于,该导引定位孔顶端还具有上倒角。
5.如权利要求4所述的球栅阵列封装晶片的检测治具,其特征在于,该基座底面具有数个结合柱,该顶撑膜片相对各该结合柱具有数个结合孔。
6.如权利要求5所述的球栅阵列封装晶片的检测治具,其特征在于,各该结合柱于各该结合孔套入后热压成型出固定凸缘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010767658.0A CN114076880A (zh) | 2020-08-03 | 2020-08-03 | 球栅阵列封装晶片的检测治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010767658.0A CN114076880A (zh) | 2020-08-03 | 2020-08-03 | 球栅阵列封装晶片的检测治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114076880A true CN114076880A (zh) | 2022-02-22 |
Family
ID=80279351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010767658.0A Pending CN114076880A (zh) | 2020-08-03 | 2020-08-03 | 球栅阵列封装晶片的检测治具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114076880A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2480985Y (zh) * | 2001-02-26 | 2002-03-06 | 矽统科技股份有限公司 | 半导体元件测试的工具 |
TWI257660B (en) * | 2005-03-01 | 2006-07-01 | Trutek Corp | Testing jig of BGA tin ball packaging IC |
TWM310339U (en) * | 2006-10-27 | 2007-04-21 | Powertech Technology Inc | Testing fixture for a ball grid array packaged chip |
TW200931742A (en) * | 2008-01-11 | 2009-07-16 | King Yuan Electronics Co Ltd | Chip socket |
TWM369204U (en) * | 2009-07-01 | 2009-11-21 | Ying-Sen He | A solder balls bearing fixture |
TWM536361U (zh) * | 2016-09-02 | 2017-02-01 | Dong Chen Precision Co Ltd | Ic測試治具結構改良 |
TW202204909A (zh) * | 2020-07-28 | 2022-02-01 | 東宸精密股份有限公司 | 球柵陣列封裝晶片之檢測治具 |
-
2020
- 2020-08-03 CN CN202010767658.0A patent/CN114076880A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2480985Y (zh) * | 2001-02-26 | 2002-03-06 | 矽统科技股份有限公司 | 半导体元件测试的工具 |
TWI257660B (en) * | 2005-03-01 | 2006-07-01 | Trutek Corp | Testing jig of BGA tin ball packaging IC |
TWM310339U (en) * | 2006-10-27 | 2007-04-21 | Powertech Technology Inc | Testing fixture for a ball grid array packaged chip |
TW200931742A (en) * | 2008-01-11 | 2009-07-16 | King Yuan Electronics Co Ltd | Chip socket |
TWM369204U (en) * | 2009-07-01 | 2009-11-21 | Ying-Sen He | A solder balls bearing fixture |
TWM536361U (zh) * | 2016-09-02 | 2017-02-01 | Dong Chen Precision Co Ltd | Ic測試治具結構改良 |
TW202204909A (zh) * | 2020-07-28 | 2022-02-01 | 東宸精密股份有限公司 | 球柵陣列封裝晶片之檢測治具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100495819B1 (ko) | 반도체 소자 테스트 핸들러의 소자 안착장치 | |
KR101183978B1 (ko) | Led 칩 검사용 지그 유닛 | |
US8603840B2 (en) | Manufacturing method of semiconductor device | |
TW201347062A (zh) | 測試半導體封裝堆疊晶片之測試系統及其半導體自動化測試機台 | |
KR101762835B1 (ko) | 검사장치 | |
KR101246105B1 (ko) | 반도체 패키지 테스트용 소켓 | |
US11029331B2 (en) | Universal test mechanism for semiconductor device | |
WO2006030573A1 (ja) | 回路基板検査装置 | |
KR20040049219A (ko) | 반도체 패키지 검사 장치 및 이를 이용한 검사 방법 | |
TW200902993A (en) | Apparatus for testing system-in-package (SIP) devices | |
KR100640634B1 (ko) | 반도체 패키지 검사장치 및 이를 이용한 검사방법 | |
TWM514004U (zh) | 積體電路的檢測裝置及檢測設備 | |
US20080012113A1 (en) | Carrier module and test tray for an upright-positionable packaged chip, and testing method | |
CN114076880A (zh) | 球栅阵列封装晶片的检测治具 | |
KR20140003763A (ko) | 인서트 조립체 | |
TW202204909A (zh) | 球柵陣列封裝晶片之檢測治具 | |
KR101245838B1 (ko) | 박막 반도체 패키지의 휨 방지를 위한 테스트용 엘지에이 타입의 소켓장치 | |
KR20160131965A (ko) | 테스트소켓 용 어댑터 | |
KR101362546B1 (ko) | 인서트 조립체 및 이를 포함하는 전자 부품 수납 장치 | |
CN215219050U (zh) | 一种dip系列芯片测试治具 | |
KR101217823B1 (ko) | Led 칩 검사용 지그 유닛 | |
US11408913B2 (en) | Method for testing semiconductor devices | |
CN107505561A (zh) | 一种邮票孔pcb板的检测工具 | |
KR101380280B1 (ko) | 검사장치 | |
JP2940483B2 (ja) | Mcm検査治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |