CN114070464B - 通过使用多级编码传输数据的装置和方法以及通信系统 - Google Patents

Abstract

本申请涉及通过使用多级编码传输数据的装置和方法以及通信系统。一种通信装置包括调制器、第一编码器和第二编码器，并且以正交幅度调制生成调制信号。调制器通过将包括数据、第一码和第二码的数据帧中的每个符号映射到正交幅度调制的信号点中的信号点来生成调制信号。第一编码器通过使用第一编码方案对数据进行编码以生成第一码。第二编码器通过使用第二编码方案，对由分配给数据帧中的每个符号的多个比特中的指定比特形成的比特串进行编码，以生成第二码。调制器执行映射，使得每对相邻信号点就多个比特中的指定比特的值而言彼此不同。

Description

通过使用多级编码传输数据的装置和方法以及通信系统

技术领域

本文所讨论的实施方式涉及用于通过使用多级编码传输数据的通信装置和通信方法以及通信系统。

背景技术

在通信系统中用于纠正数据中的错误的纠错已经普及。纠错是通过向传输帧的末尾添加纠错码来实现的。具体而言，发送侧的发送装置向包含数据的发送帧的末尾添加纠错码。接收侧的通信装置通过使用纠错码来检测接收的数据中是否存在错误。当检测到错误时，使用纠错码来纠正错误。

同时，分配给每个符号的比特数量不断增加，以允许通信系统具有更大的容量。但是，当为每个符号分配很多比特时，将存在符号能够位于其处的许多信号点，并且信号点之间的距离将很短。因此，将容易出现错误。例如，在分配给每个符号的多个比特的最低有效比特(即，LSB)处会容易发生错误。

因此，可以在其中可以为每个符号分配许多比特的通信系统中执行多级编码。通常，在多级编码中使用具有不同校正能力的多种编码方案。使用多级编码提高了数据可靠性和带宽使用效率二者。

在提出的方法中，使用第一奇偶校验比特和第二奇偶校验比特对多个比特进行编码(例如，国际专利申请的日本国家公布No.2017-507510)。

如上所述，作为用于提高数据可靠性和带宽使用效率二者的一种方法，多级编码已经备受关注。然而，传统的多级编码可能涉及较大的功耗。

例如，当使用16正交幅度调制(16QAM)时，可以为每个符号分配4个比特。两个比特分配给I通道，并且其余两个比特分配给Q通道。在这种情况下，LSB通过使用具有高校正能力的编码方案针对I通道进行编码，并且还通过使用具有高校正能力的编码方案针对Q通道进行编码。

然而，具有高校正能力的编码方案通常涉及较大的功耗。尤其是当解码装置通过使用软判决信息进行迭代处理来恢复数据时，迭代处理将消耗大量的功率。根据现有技术，针对I通道和Q通道二者执行这样的迭代处理。因此，传统的多级编码可以涉及较大的功耗。

本发明的一个方面的目的是降低通过使用多级编码传输数据的通信系统的功耗。

发明内容

根据实施方式的一个方面，通信装置以向每个符号分配多个比特的正交幅度调制来生成调制信号。该通信装置包括：调制器，其被配置为通过将包括传输数据、第一码和第二码的数据帧中的每个符号映射到特定于正交幅度调制的二维布置的信号点中的信号点来生成调制信号；第一编码器，其被配置为通过使用第一编码方案对传输数据进行编码以生成第一码；以及第二编码器，其被配置为通过使用与第一编码方案不同的第二编码方案，对由分配给数据帧中的每个符号的多个比特中的指定比特形成的比特串进行编码，以生成第二码。调制器执行映射，使得每对相邻信号点就多个比特中的指定比特的值而言彼此不同。

附图说明

图1例示了根据本发明的实施方式的通信系统的示例；

图2例示了通信系统的配置示例；

图3例示了发送器和接收器的示例；

图4A和图4B例示了图3中描绘的通信系统中的映射的示例；

图5A至图5D例示了包括图3中描绘的发送器和接收器的通信系统中的编码示例；

图6例示了由图3中描绘的接收器执行的判决过程的示例；

图7例示了根据本发明的第一实施方式的发送器和接收器的示例；

图8A至图8C例示了根据本发明的第一实施方式的编码示例；

图9A和图9B例示了用于16QAM的映射规则的示例；

图10是例示了发送器的操作示例的流程图；

图11是例示了接收器的操作示例的流程图；

图12A至图12C例示了用于64QAM的编码示例；

图13例示了用于64QAM的映射规则的示例；

图14例示了针对每个比特在图13中分开描绘的映射规则；

图15例示了根据本发明的第二实施方式的发送器和接收器的示例；

图16A至图16C例示了根据本发明的第二实施方式的编码示例；

图17例示了PS处理的示例；

图18A和图18B例示了第二实施方式中的用于16QAM的映射规则的示例；

图19A和图19B例示了16QAM信号点的使用概率的示例；

图20是例示了第二实施方式中由发送器执行的操作示例的流程图；

图21是例示了第二实施方式中由接收器执行的操作示例的流程图；

图22A至图22C例示了根据本发明的第二实施方式的另一编码示例；

图23例示了与图22A至图22C中描绘的情况相对应的16QAM信号点的使用概率的示例；

图24例示了用于64QAM的编码示例；

图25、图26和图27例示了第二实施方式中用于64QAM的映射规则的示例；

图28例示了当对一个比特串执行PS处理时获得的64QAM信号点的使用概率；

图29例示了当对两个比特串执行PS处理时获得的64QAM信号点的使用概率；

图30例示了当对三个比特串执行PS处理时获得的64QAM信号点的使用概率；以及

图31例示了当对四个比特串执行PS处理时获得的64QAM信号点的使用概率。

具体实施方式

图1例示了根据本发明的实施方式的通信系统的示例。通信系统100包括多个通信装置1(1A、1B)。

通信装置1包括数字信号处理器(DSP)2和光收发器3。DSP 2生成要发送到另一通信装置的数据。DSP 2处理由通信装置1从另一通信装置接收的数据。光收发器3包括发送器4和接收器5。发送器4向另一通信装置发送由DSP 2生成的数据。发送器4包括用于对传输数据进行编码的编码器。接收器5接收从另一通信装置发送的数据。接收器5包括用于对接收数据进行解码的解码器。

通信系统100以正交幅度调制传输光信号。在正交幅度调制中，为每个符号分配多个比特。例如，在16QAM中可以为每个符号分配四个比特，并且在64QAM中可以为每个符号分配六个比特。注意，QAM可以称为正交相位幅度调制。

在通信系统100中，使用多级码对传输数据进行编码。在多级编码中使用具有不同纠错能力的多个码。在此示例中，使用玻色-乔杜里-霍昆格姆(Bose-Chaudhuri-Hocquenghem：BCH)码和低密度奇偶校验(LDPC)码。BCH码通常具有中等高的纠错能力但涉及低功耗。LDPC码通常具有高纠错能力，并且因此对噪声大的路径有效，但往往导致解码器电路消耗高功率。以下描述基于LDPC码具有比BCH码更高的纠错能力的前提。

图2例示了通信系统100的配置示例。图2中描绘的发送器4和接收器5可以实现于图1中描绘的通信系统100中的通信装置1A和1B中的每一个中。

发送器4包括帧处理器电路4a、编码器电路4b、调制器电路4c和光发送器4d。帧处理器电路4a将由应用所生成的数据存储在指定帧中。例如，指定帧可以是但不具体限于光传输网络(OTN)帧。编码器电路4b对存储在帧中的比特串进行编码。在这种情况下，编码器电路4b执行多级编码。调制器电路4c针对每个符号将由编码器电路4b编码的比特串映射到二维布置的信号点当中的相应信号点。调制器电路4c可以具有均衡器(例如，预均衡)功能。光发送器4d根据由调制器电路4c所确定的信号点生成调制光信号。

接收器5包括光接收器5a、解调器电路5b、解码器电路5c和帧处理器电路5d。光接收器5a将接收到的光信号转换为电信号。在这种情况下，光接收器5a可以生成指示接收到的光信号的电场信息。解调器电路5b对接收信号进行解调。解调器电路5b可以具有均衡器功能。解码器电路5c对由解调器电路5b解调的信号进行解码。在这种情况下，解码器电路5c执行与编码器电路4b所执行的多级编码相对应的解码过程。解码器电路5c执行纠错。帧处理器电路5d处理接收到的帧。

图3例示了在通信系统100中使用的发送器和接收器的示例。图3中描绘的发送器10和接收器20分别对应于图1所描绘的通信系统100中的实现于通信装置1A中的发送器4和实现于通信装置1B中的接收器5。

图4A和图4B例示了图3中描绘的通信系统中的映射示例。发送器10以正交幅度调制发送数据。在该示例中，发送器10以16QAM发送数据。在16QAM中，为每个符号分配四个比特。因此，每个符号携带四个比特。因此，16QAM使用图4A中描绘的16个信号点P1至P16。发送符号被映射到与形成符号的4比特值相对应的信号点。在这种情况下，使用彼此正交的一对通道(I和Q)发送四比特的数据。具体而言，如图4B所描绘的，指示每个符号的四个比特中的两个被分配给I通道，而其余的两个比特被分配给Q通道。使用I通道发送的数据在下文中可以被称为I通道比特串。使用Q通道发送的数据在下文中可以被称为Q通道比特串。

例如，假设如图4B所描绘的分配给发送符号的四个比特为“1001”，并且两个高比特“10”被分配给I通道，两个低比特“01”被分配给Q通道。在这种情况下，针对I通道和Q通道中的每一个执行映射。在图4A所描绘的示例中，当I通道的数据为“10”时，选择信号点P2、P6、P10或P14。当Q通道的数据为“01”时，选择信号点P5、P6、P7或P8。因此，发送符号被映射到由I通道的数据和Q通道的数据二者所选择的信号点P6。在这种情况下，使用与信号点P6相对应的相位和幅度来发送符号“1001”。

如上所述，发送器10分别处理I通道比特串和Q通道比特串。因此，如图3所描绘的，对于每个通道，发送器10包括BCH编码器11、LDPC编码器12、帧生成器13和调制器14。

图5A至图5D例示了包括图3中描绘的发送器10和接收器20的通信系统中的编码示例。如图5A所示，传输数据被分成I通道比特串和Q通道比特串并被提供给发送器10。每个通道的比特串由L0比特串(即，LSB比特串)和L1比特串(即，MSB比特串)形成。

如图5B所示，BCH编码器11通过对L0比特串和L1比特串执行BCH编码来生成BCH奇偶校验。BCH奇偶校验是BCH码的示例。如图5C所示，LDPC编码器12通过对L0比特串执行LDPC编码来生成LDPC奇偶校验。LDPC奇偶校验是LDPC码的示例。

帧生成器13通过将BCH奇偶校验和LDPC奇偶校验添加到输入比特串来生成传输数据帧。在这种情况下，如图5D所描绘的，LDPC奇偶校验被添加到L0比特串。BCH奇偶校验被添加到L1比特串。调制器14将从帧生成器13输出的数据帧中的每个符号映射到相应的信号点。映射遵循图4A中所指示的规则。

发送器10根据I通道的映射和Q通道的映射确定一个信号点。发送器10借助于所确定的信号点来发送符号。从发送器10输出的光信号经由光传输线发送到接收器20。虽然图3例示了I通道和Q通道彼此分离，但是实际将发送通过组合I通道和Q通道而获得的16QAM信号。

接收器20包括LDPC解码器21、BCH解码器22和帧生成器23。与发送器10一样，接收器20对I通道和Q通道中的每一个执行解码过程。

LDPC解码器21对接收信号执行LDPC解码。对L0比特串执行LDPC解码。结果，将恢复L0比特串。BCH解码器22通过使用由LDPC解码器21恢复的L0比特串对接收信号执行BCH解码。结果，将恢复L0比特串和L1比特串。这些解码过程针对每个通道执行。因此，恢复I通道比特串和Q通道比特串。然后，从I通道比特串和Q通道比特串恢复传输数据。

如上所述，在通信系统100中，借助于多级编码来传输数据。请注意，在判断符号时，在LSB(本示例中的L0比特)中比在MSB(本示例中的L1比特)中更容易出现错误。

图6例示了由图3中描绘的接收器20执行的判决过程的示例。例如，假设接收器20在接收点R检测到通过使用图6所指示的信号点P13从发送器10发送的符号。在这种情况下，接收器20通过检测最接近接收点R的信号点来判决分配给接收符号的数据。例如，在针对I通道的判决中，可以将接收点R和信号点P13之间的距离与接收点R和信号点P14之间的距离进行比较。假设获得错误的判决结果(即，信号点P14)。在这种情况下，即使I通道的传输数据是“11”，接收器20也将恢复“10”。也就是说，LSB不正确。然而，信号点P13和P14二者的MSB均为“1”，并且将不会发生错误。因此，在LSB处比在其它比特(在这种情况下，MSB)处更容易出现错误。

因此，多级编码使得针对倾向于发生错误的比特串使用具有高纠错能力的编码方案。因此，针对LSB比特串使用LDPC码。因此，增强了数据可靠性。

然而，具有高校正能力的编码方案通常涉及较大的功耗。例如，可以优选地通过使用软判决信息的迭代处理来恢复通过LDPC码而编码的数据。迭代处理涉及较大的功耗。

图3所描绘的发送器10对I通道和Q通道中的每一个执行编码。图3中描绘的接收器20对I通道和Q通道中的每一个执行解码。因此，例如，使用16QAM的通信系统100可以针对I通道的两个比特之一执行LDPC编码并且针对Q通道的两个比特之一执行LDPC编码。因此，对分配给每个符号的四个比特中的两个执行LDPC编码，从而增加了功耗。

第一实施方式

图7例示了根据本发明的第一实施方式的发送器和接收器的示例。图7中描绘的发送器30和接收器40分别对应于图1中描绘的通信系统100中的实现于通信装置1A中的发送器4和实现于通信装置1B中的接收器5。在该示例中，发送器30以16QAM发送数据。在16QAM中，为每个符号分配四个比特。因此，每个符号携带四个比特。

发送器30包括BCH编码器31、LDPC编码器32、帧生成器33和调制器34。虽然图3中描绘的发送器10包括两个BCH编码器11、两个LDPC编码器12、两个帧生成器13和两个调制器14，但是根据本发明的第一实施方式的发送器30包括一个BCH编码器31、一个LDPC编码器32、一个帧生成器33和一个调制器34。

BCH编码器31、LDPC编码器32、帧生成器33和调制器34的操作与图3中描绘的BCH编码器11、LDPC编码器12、帧生成器13和调制器14的操作几乎相同。然而，虽然图3中描绘的配置使得I通道和Q通道被单独编码，但是本发明的第一实施方式使得传输数据在不被划分为I通道和Q通道的情况下被编码。

图8A至图8C例示了根据本发明的第一实施方式的编码示例。例如，虽然没有特别限制，但是传输数据可以存储在图8A描绘的数据帧中，并从发送器30发送到接收器40。由于16QAM针对每个符号发送四个比特，因此由四个比特级(L0-L3)形成数据帧。数据帧的长度为M个符号。

传输数据存储在级L0区域至级L3区域中。然而，LDPC奇偶校验比特存储在级L0区域的一部分中。当LDPC奇偶校验比特的长度为LP个比特时，数据的(M-LP)个比特存储在级L0区域。BCH奇偶校验比特存储在级L3区域的一部分中。当BCH奇偶校验比特的长度为BP个比特时，数据的(M-BP)个比特存储在级L3区域中。因此，数据帧存储传输数据的(4M-LP-BP)个比特。

因此，当由应用所生成的传输数据大于(4M-LP-BP)个比特时，传输数据每次被提供给发送器30(4M-LP-BP)个比特。当传输数据少于(4M-LP-BP)个比特时，可以向传输数据添加虚设比特或填充。输入到发送器30的数据被引导至BCH编码器31、LDPC编码器32和帧生成器33。

BCH编码器31通过对传输数据执行BCH编码来生成BCH奇偶校验。具体而言，如图8B所描绘的，BCH编码器31通过对L0(LSB)比特串、L1比特串、L2比特串和L3(MSB)比特串执行BCH编码来生成BCH奇偶校验。具体地，BCH编码器31通过对要存储在级L0区域的数据、要存储在级L1区域的数据、要存储在级L2区域的数据和要存储在级L3区域的数据执行BCH编码，来生成BCH奇偶校验。注意，可以预先确定码率。BCH奇偶校验是BCH码的示例。例如，BCH编码器31可以由以下数字电路来实现，该数字电路通过对输入比特串执行BCH编码来生成BCH奇偶校验。然而，BCH编码器31可以由执行软件程序的处理器来实现。

LDPC编码器32通过对由传输数据中被分配给每个符号的四个比特当中的指定比特形成的比特串进行编码，来生成LDPC奇偶校验。例如，指定比特可以是最低有效比特(LSB)。在这种情况下，如图8C所描绘的，LDPC编码器32通过对L0(LSB)比特串执行LDPC编码来生成LDPC奇偶校验。具体地，LDPC编码器32通过对要存储在级L0区域中的数据执行LDPC编码来生成LDPC奇偶校验。注意，可以预先确定码率。LDPC奇偶校验是LDPC码的示例。例如，LDPC编码器32可以由如下数字电路实现，该数字电路通过对传输数据中的L0(LSB)比特串执行LDPC编码来生成LDPC奇偶校验。然而，LDPC编码器32可以由执行软件程序的处理器来实现。

帧生成器33生成包括传输数据(L0-L3比特串)、BCH奇偶校验和LDPC奇偶校验的数据帧。因此，由传输数据、BCH奇偶校验和LDPC奇偶校验来生成图8A中描绘的数据帧。在这种情况下，针对L0(LSB)比特串生成的LDPC奇偶校验存储在级L0区域中。因此，使用LSB发送LDPC奇偶校验。BCH奇偶校验存储在除级L0区域之外的区域中。因此，使用除L0比特以外的比特来发送BCH奇偶校验。在此示例中，使用L3(MSB)比特来发送BCH奇偶校验。帧生成器33由以上述方式生成数据帧的数字电路来实现。然而，帧生成器33可以由执行软件程序的处理器来实现。

图9A和图9B例示了根据16QAM的映射规则的示例。调制器34通过将由帧生成器33生成的数据帧中的符号映射到16QAM的信号点，来生成调制信号。具体而言，根据图9A中描绘的映射规则，传输符号被二维地映射到每个对应于形成符号的四比特值的信号点。例如，由“0110”的四个比特形成的传输符号可以映射到信号点P13。例如，由“0111”的四个比特形成的传输符号可以映射到信号点P14。在本例中，左端比特是MSB(L3比特)，并且右端比特是LSB(L0比特)。

如在图9B所指示的，调制器34执行映射，使得每对相邻信号点就L0比特的值而言彼此不同。即，任意相邻信号点的L0比特的值彼此不同。例如，信号点P13和P14在I轴方向上彼此相邻。映射到信号点P13的符号的LSB为“0”，映射到信号点P14的符号的LSB为“1”。信号点P9和P13在Q轴方向上彼此相邻。映射到信号点P9的符号的LSB为“1”，并且映射到信号点P13的符号的LSB为“0”。以此方式，调制器34执行映射，使得在其中布置有与16QAM相对应的16个信号点的二维坐标中的坐标轴的任何方向上彼此相邻的每对信号点就形成符号的四个比特当中的指定的一个比特(示例中的最低有效比特)的值而言彼此不同。

对于其它比特(L1-L3)，如图9B所描绘的，执行映射使得值在相邻信号点之间尽可能地相等。本例中，对于L1(级1)比特，属于负侧上的两列的信号点值为“1”，属于正侧上的两列的信号点值为“0”。对于L2(级2)比特，属于第一行和第四行的信号点值为“1”，并且属于第二行和第三行的信号点值为“0”。对于L3(MSB：级3)比特，属于第一行和第二行的信号点值为“1”，并且属于第三行和第四行的信号点值为“0”。对于L1-L3比特，还优选的是值在彼此对角相邻的信号点之间尽可能地相等。

调制器34针对每个传输符号生成具有与传输符号所映射到的信号点相对应的幅度和相位的光信号。光信号经由光传输线发送到接收器40。同时，调制器34包括用于生成代表所确定的信号点的驱动信号的电路和用于基于驱动信号生成光信号的光调制器。

注意，BCH编码器31和LDPC编码器32对应于图2中描绘的编码器电路4b。

图10是例示了发送器30的操作示例的流程图。当通信装置1已经生成了传输数据时执行该流程图的过程。另选地，发送器30可以在不执行概率整形(PS)时执行图10中描绘的流程图的过程。

在S1中，发送器30获取传输数据。传输数据对应于图8A中描绘的L0-L3比特串。在S2中，BCH编码器31通过对L0-L3比特串执行BCH编码来生成BCH奇偶校验(或BCH码)。具体而言，BCH编码器31通过对要存储在级L0区域至级L3区域中的数据执行BCH编码，来生成BCH奇偶校验。在S3中，帧生成器33由L1-L3比特串和BCH码生成数据帧的高比特数据单元。具体而言，帧生成器33通过将L1比特串存储在级L1区域中，将L2比特串存储在级L2区域中，以及将L3比特串和BCH奇偶校验存储在级L3区域中，来创建数据帧的级L1区域、级L2区域和级L3区域。

在S4中，LDPC编码器32通过对L0比特串执行LDPC编码来生成LDPC奇偶校验(或LDPC码)。具体而言，LDPC编码器32通过对要存储在级L0区域中的数据执行LDPC编码来生成LDPC奇偶校验。在S5中，帧生成器33从L0比特串和LDPC码生成数据帧的低比特数据单元。具体而言，帧生成器33通过将L0比特串和LDPC奇偶校验存储在级L0区域中来创建数据帧的级L0区域。

在S6中，帧生成器33从通过S2和S3创建的高比特数据单元和通过S4和S5创建的低比特数据单元生成数据帧。在S7中，调制器34将数据帧中的每个符号映射到相应的信号点。在这种情况下，例如，可以根据图9A和图9B所描绘的映射规则，将每个符号映射到相应的信号点。在S8中，发送器30依次发送数据帧中的符号。

接收器40包括相干接收器41、对数似然比(LLR)计算器42、LDPC解码器43、多级解码器(MSD)44和BCH解码器45。接收器40接收从发送器30发送的数据帧。

相干接收器41生成指示接收到的光信号的电场信息。具体而言，相干接收器41生成指示接收符号的相位和幅度的电场信息。相干接收器41包括本地光源、90度光混合电路、光接收器电路等。相干接收器41可以具有用于补偿光传输线中的色散的功能、用于补偿光信号的载波频率与本地光源的频率之间的差异的功能等。

LLR计算器42通过对接收信号执行软判决来计算对数似然比(LLR)的值。具体而言，LLR计算器42计算接收符号的LLR值。然而，LLR计算器42不是计算每个接收符号的所有比特的LLR值，而是仅计算接收符号的LSB的LLR值。因此，在图8A描绘的数据帧的情况下，针对L0(LSB)比特串和LDPC奇偶校验中的比特计算LLR值。

LLR值指示接收信号在发送器处为“1”的概率与接收信号在发送器处为“0”的概率之间的比率的对数。因此，根据指示接收符号的相位和幅度的接收电场信息来计算LLR值。具体而言，根据接收符号与信号点(在16QAM的情况下，16个信号点)之间的距离来计算LLR值。同时，LLR计算器42由例如计算LLR值的数字电路来实现。在这种情况下，数字电路可以包括用于存储电场信息和接收符号的LLR值之间的关系的电路。LLR计算器42也可以由执行软件程序的处理器来实现。

LDPC解码器43基于从LLR计算器42输出的软判决结果执行LDPC解码。具体而言，LDPC解码器43通过使用L0(LSB)比特串和LDPC奇偶校验中的比特的LLR值来执行LDPC解码。在这种情况下，LDPC解码器43执行例如概率传播解码。概率传播解码算法包括更新比特的LLR值的迭代处理，直到满足奇偶校验检查。当满足奇偶校验检查时针对比特所获得的判决结果被输出为解码结果。结果，恢复了L0(LSB)比特串和LDPC奇偶校验中的比特。注意，当迭代次数达到指定的最大值时，概率传播解码算法可以停止迭代处理。在这种情况下，根据在迭代处理达到指定的最大值时所获得的比特的更新后的LLR值，来判决L0(LSB)比特串和LDPC奇偶校验中的比特。同时，LDPC解码器43由例如执行解码过程的数字电路来实现。然而，LDPC解码器43可以由执行软件程序的处理器来实现。

多级解码器44根据指示接收的光信号的电场信息对接收符号进行解映射。在这种情况下，多级解码器44根据图9A和图9B描绘的映射规则，将每个接收到的符号转换为四个比特的数据。然而，已经由LDPC解码器43判决形成每个符号的四个比特中的L0比特。因此，多级解码器44通过使用由LDPC解码器43提供的判决结果对接收符号进行解映射。注意，多级解码器44由例如恢复数据的数字电路来实现。然而，多级解码器44可以由执行软件程序的处理器来实现。

例如，假设在图6描绘的点R处检测到接收符号。在这种情况下，多级解码器44检测距接收点R的最近信号点，以判决发送器30所使用的信号点。然而，在这个示例中，接收点R与接收点P13之间的距离和接收点R与信号点P14之间的距离几乎相等。因此，如果不使用由LDPC解码器43提供的判决结果，则可能获得不正确的判决结果。

因此，多级解码器44使用由LDPC解码器43提供的判决结果。在本示例中，LDPC解码器43提供的判决结果为“0”。即，与接收符号相对应的四个比特中的最低有效比特为“0”。由于LDPC解码器43执行奇偶校验检查，因此LDPC解码器43提供的判决结果的可靠性高。同时，如图9A描绘，与信号点P13和P14中的每一个对应的四个比特中的三个高比特为“011”。因此，接收符号的判决结果为“0110”。在该示例中，高比特被映射成使得值在相邻信号点之间尽可能地相等，如上面参照图9A和图9B所描述的。因此，在上述比特中出现错误的概率将很低。

按照上述方式判决数据帧中的符号。具体地，恢复图8A中描绘的L0-L3比特串、LDPC奇偶校验和BCH奇偶校验。

BCH解码器45对多级解码器44提供的判决结果执行BCH解码。然而，发送器30生成L0-L3比特串的BCH奇偶校验。因此，丢弃LDPC奇偶校验，并且BCH解码器45使用BCH奇偶校验以检查从多级解码器44输出的L0-L3比特串。在这种情况下，将纠正检测到的任何错误。结果，将恢复传输数据。同时，BCH解码器45由例如执行解码过程的数字电路来实现。然而，BCH解码器45可以由执行软件程序的处理器来实现。

如上所述，与图3中描绘的接收器20不同，图7中描绘的接收器40对形成每个接收符号的多个比特统一进行解码。因此，相比于图3中描绘的接收器20，图7中描绘的接收器40具有更少的对其执行使用软判决信息的迭代处理的比特。具体而言，图3中描绘的接收器20对I通道和Q通道中的每一个执行使用两个比特中的一个比特的软判决信息的迭代处理。即，图3中描绘的接收器20执行使用四个比特中的两个比特的软判决信息的迭代处理。另一方面，图7中描绘的接收器40执行使用四个比特中的一个比特的软判决信息的迭代处理。就此而言，使用软判决信息的迭代处理涉及较大的功耗。因此，本发明的第一实施方式降低了多级编码通信中的功耗。

LLR计算器42、LDPC解码器43、多级解码器44和BCH解码器45对应于图2中描绘的解码器电路5c。相干接收器41对应于图2中描绘的光接收器5a和解调器电路5b。

图11是例示了接收器40的操作示例的流程图。接收器40接收从图7中描绘的发送器30发送的光信号。

在S11中，相干接收器41生成接收符号的电场信息。电场信息指示接收符号的相位和幅度。在S12中，LLR计算器42根据指示接收光信号的电场信息对每个接收符号执行软判决。具体而言，计算接收符号的LLR值。然而，LLR计算器42可以仅针对接收符号的LSB计算LLR值。

在S13中，LDPC解码器43基于从LLR计算器42输出的软判决结果执行LDPC解码。结果，恢复了L0比特串和LDPC奇偶校验中的比特。在S14中，多级解码器44根据指示接收到的光信号的电场信息对接收符号进行解映射。在这种情况下，多级解码器44通过使用由LDPC解码器43提供的判决结果对接收符号进行解映射。结果，恢复了L0-L3比特串和BCH奇偶校验中的比特。在S15中，BCH解码器45使用BCH奇偶校验以便对从多级解码器44输出的L0-L3比特串进行解码。具体而言，通过使用BCH奇偶校验对L0-L3比特串执行检错和纠错。结果，恢复了传输数据。

第一实施方式的变型

在上述示例中，数据以16QAM传输。然而，本发明不限于此。具体而言，本发明的第一实施方式可以应用于任何正交幅度调制。具体地，本发明的第一实施方式可以应用于其中为每个符号分配N(N是大于或等于4的整数)个比特的正交幅度调制。

图12A至图12C例示了根据64QAM进行编码的示例。例如，在64QAM中，为每个符号分配六个比特。因此，在64QAM通信系统中，发送器30向接收器40发送图12A所描绘的数据帧。在这种情况下，BCH编码器31通过对输入比特串(即，L0-L5比特串)执行BCH编码来生成BCH奇偶校验，如图12B所描绘的。LDPC编码器32通过对输入比特串的L0(LSB)比特串执行LDPC编码来生成LDPC奇偶校验，如图12C所描绘的。BCH奇偶校验和LDPC奇偶校验分别存储在数据帧的级L5区域和级L0区域中。

图13例示了用于64QAM的映射规则的示例。图14例示了针对每个比特在图13中分别描绘的映射规则。

如同16QAM的情况一样，在64QAM中也执行映射，使得L0比特的值在相邻信号点之间不同。对于其它比特(L1-L5)，执行映射使得值在相邻信号点之间尽可能地相等。

对于16QAM和64QAM，表示发送器30的操作的流程图基本上相同。然而，64QAM通信系统使得在S1中发送器30获取L0-L5比特串，在S2中BCH编码器31针对L0-L5比特串生成BCH码，以及在S3中帧生成器33从L0-L5比特串和BCH奇偶校验生成高比特数据单元。

对于16QAM和64QAM，表示接收器40的操作的流程图基本上相同。然而，64QAM通信系统使得在S14中多级解码器44恢复L0-L5比特串和BCH奇偶校验中的比特，并且在S15中BCH解码器45通过使用BCH奇偶校验对L0-L5比特串进行解码。

在上述示例中，多重编码使用BCH码和LDPC码。然而，本发明不限于该方法。具体而言，通信系统100可以使用多个期望的编码方案进行多级编码。然而，通信系统100优选地使用具有不同纠错能力的两种编码方案。在这种情况下，例如，可以使用里德-索罗门(Reed-Solomon)码来代替BCH码。例如，可以使用turbo码代替LDPC码。此外，已经使用具有高纠错能力的编码方案进行编码的信号优选地由接收器40通过使用软判决信息的迭代处理来解码。

在上述示例中，LDPC码用于最低有效比特。然而，本发明不限于这种配置。具体而言，LDPC码可以用于分配给每个符号的多个比特中的任何一个比特。

在上述示例中，用于对最低有效比特进行编码的编码方案具有比用于对整个数据进行编码的编码方案更高的纠错能力。然而，本发明不限于此配置。具体而言，唯一的要求是用于对整个数据进行编码的编码方案与用于对最低有效比特进行编码的编码方案不同。

第二实施方式

在诸如16QAM或64QAM的正交幅度调制方案中，每个符号的传输功率取决于星座中心与符号之间的距离。具体而言，被定位为靠近星座中心的符号的传输功率低，而被定位为远离星座中心的符号的传输功率高。

概率整形通过对输入比特串的值进行转换来控制每个符号的出现概率。在该示例中，概率整形对输入比特串的值进行转换，使得被定位靠近星座中心的符号的出现概率高。以此方式，能够降低传输功率和/或能够提高信噪比。注意，概率整形在下文中可以称为“PS”。例如，在日本特开2020-188357号公报中描述了通过使用概率整形来降低功耗的方法。

图15例示了根据本发明的第二实施方式的发送器和接收器的示例。图15中描绘的发送器30A和接收器40A分别对应于图1所描绘的通信系统100中的实现于通信装置1A中的发送器4和实现于通信装置1B中的接收器5。在该示例中，发送器30A以16QAM发送数据。

发送器30A包括BCH编码器31、LDPC编码器32、帧生成器33、调制器34和PS处理器35。图15中描绘的第二实施方式中的BCH编码器31、LDPC编码器32、帧生成器33和调制器34与图7中描绘的第一实施方式中的BCH编码器31、LDPC编码器32、帧生成器33和调制器34基本相同。

图16A至图16C例示了根据本发明的第二实施方式的编码示例。在第一实施方式和第二实施方式中用于携带数据的帧的配置基本上相同。因此，传输数据被存储在图16A描绘的数据帧中并且从发送器30A发送到接收器40A。由于16QAM针对每个符号发送四个比特，因此数据帧由四个比特级(L0-L3)形成。

在第二实施方式中，除了根据第一实施方式的发送器30的组件之外，发送器30A还包括PS处理器35。PS处理器35对输入比特串执行PS处理。然而，PS处理器35不是对整个输入比特串执行PS处理，而是对输入比特串的一部分执行PS处理。在该示例中，PS处理器35对要存储在数据帧的级L2区域中的数据执行PS处理，如图16B所示。注意，要存储在级Li区域(i＝0至3)中的比特串在下文中可以称为“Li比特串”。

BCH编码器31通过对要存储在级L0区域中的数据、要存储在级L1区域中的数据、要存储在级L2区域中的PS处理后的数据、以及要存储在级L3区域中的数据执行BCH编码，来生成BCH奇偶校验。如同第一实施方式中一样，LDPC编码器32通过对要存储在级L0区域中的数据执行LDPC编码，来生成LDPC奇偶校验，如图16C所示。如图16A中所描绘的，LDPC奇偶校验存储在级L0区域中，而BCH奇偶校验存储在级L3区域中。

在本示例中，PS处理器35对L2比特串执行PS处理，如图16B中所示。形成传输数据的比特串的标记率通常约为50％。即，在形成传输数据的比特串中，“0”的出现概率通常几乎等于“1”的出现概率。在PS处理中，对比特值进行转换使得比特串的标记率偏离50％。

在该示例中，L2比特串被输入到PS处理器35，如图17所示。输入到PS处理器35的L2比特串的标记率约为50％。PS处理器35根据预先确定的转换规则进行PS处理，使得“0”的出现概率高于“1”的出现概率。结果，PS处理后的L2比特串包含比值“1”更多的值“0”。

PS处理器35是以下转换器的示例，该转换器对传输数据的值进行转换，使得传输符号以更高的概率映射到位于更靠近表示正交幅度调制(在该示例中，16QAM)的星座的中心的信号点。PS处理器35可以由根据预先确定的转换规则对输入比特串的值进行转换的硬件电路来实现。然而，PS处理器35可以由执行软件程序的处理器来实现。

图18A和图18B例示了第二实施方式中用于16QAM的映射规则的示例。如同第一实施方式中一样，映射规则包括以下细节。

(1)每对相邻的信号点就用于包含LDPC奇偶校验的比特串中比特的值而言不同。

(2)每对相邻的信号点就其它比特串中比特的值而言尽可能相等。

在该示例中，如图16A所描绘，LDPC奇偶校验被存储在L0(LSB)比特串中。因此，在I轴方向和Q轴方向上彼此相邻的每对信号点就L0比特串中的比特值而言分别不同。分别确定L1-L3比特串中的比特值，使得每对相邻的信号点就比特串中的比特值而言尽可能地相等。

第二实施方式中的映射规则除了以上(1)和(2)之外还包括以下细节。

(3)通过执行PS处理，对于指定的比特串，在靠近星座中心的信号点处尽可能多地设置“0”。

在该示例中，对L2比特串执行PS处理，如图16A和图17所描绘的。根据用于L2比特串的映射规则，如图18B所描绘的，“0”被分配给属于第二行和第三行的信号点，并且“1”被分配给属于第一行和第四行的信号点。即，对于被执行PS处理的L2比特串，在靠近星座中心的信号点处尽可能多地设置“0”。

调制器34根据图18A和图18B所示的映射规则将传输符号映射到相应的信号点。因此，每个传输符号被映射到与形成传输符号的四个比特的值相对应的信号点。例如，值为“1111”的传输符号被映射到信号点P1，并且值为“1010”的传输符号被映射到信号点P5。

图19A和图19B例示了16QAM信号点的使用概率的示例。图19A和图19B中所示的圆圈对应于16QAM的信号点。每个圆圈的尺寸表示使用信号点的概率。具体而言，使用概率高的信号点用大圆圈表示，而使用概率低的信号点用小圆圈表示。

在该示例中，当对任何输入比特串不执行PS处理时，L0-L3比特串的标记率分别约为50％。在这种情况下，如图19A所描绘的，传输符号被均等地映射到16个信号点。因此，16个信号点的使用概率基本相等。

相比之下，在第二实施方式中，对L2比特串执行PS处理。具体地，对L2比特串执行PS处理，使得“0”的出现概率高于“1”的出现概率。就此而言，在L2比特中具有“0”的传输符号被映射到信号点P5-P12中的任何信号点，如图18A和图18B所示。因此，当对L2比特串执行PS处理使得“0”的出现概率高于“1”的出现概率时，信号点P5-P12的使用概率高于信号点P1-P4和P13-P16的使用概率，如图19B所示。

信号点P5-P12被定位为比信号点P1-P4和P13-P16更靠近16QAM星座的中心。因此，信号点P5-P12的平均传输功率低于信号点P1-P4和P13-P16的平均传输功率。因此，与根据第一实施方式的发送器30相比，根据第二实施方式的发送器30A的平均功耗降低。换言之，假设在第一实施方式和第二实施方式中以相等的平均传输功率传输数据，第二实施方式将获得改善的信噪比，这是因为每个信号点的传输功率能够很高。

图20是例示了由第二实施方式中的发送器30A执行的操作示例的流程图。第二实施方式中的S1-S8的过程与第一实施方式中的过程基本相同。因此，在第二实施方式中，除了图10所描绘的S1-S8之外，还执行S21的过程。

在S21中，PS处理器35对输入比特串执行PS处理。在该示例中，PS处理器35对L0-L3比特串中的L2比特串执行PS处理。在该示例中，执行PS处理使得“0”的出现概率高于“1”的出现概率。在S2中，针对要存储在级L0区域中的数据、要存储在级L1区域中的数据、要存储在级L2区域中的PS处理后的数据以及要存储在级L3区域中的数据，生成BCH码。以上已经参照图10描述了随后的过程。

如图15所示，接收器40A包括相干接收器41、LLR计算器42、LDPC解码器43、多级解码器44、BCH解码器45和PS处理器46。接收器40A接收从发送器30A发送的数据帧。图15中描绘的第二实施方式中的相干接收器41、LLR计算器42、LDPC解码器43、多级解码器44和BCH解码器45与图7中描绘的第一实施方式中的那些组件基本相同。

PS处理器46对从BCH解码器45输出的比特串执行PS处理。具体而言，PS处理器46对已经由发送器30A中的PS处理器35执行了PS处理的比特串执行相应的PS处理。因此，在该示例中，PS处理器46对L2比特串执行PS处理。

由PS处理器35执行的PS处理和由PS处理器46执行的PS处理彼此对应。具体而言，如图17所描绘的，PS处理器46执行与PS处理器35所执行的比特转换相反的转换。以此方式，在接收器40A中恢复数据。

PS处理器46是对由BCH解码器45恢复的数据执行反向转换以抵消由PS处理器35执行的转换的反向转换器的示例。例如，PS处理器46可以通过根据预先确定的转换规则对输入比特串的值进行转换的硬件电路来实现。然而，PS处理器46可以由执行软件程序的处理器来实现。

图21是例示了在第二实施方式中由接收器40A执行的操作示例的流程图。第二实施方式中的S11-S15的过程与第一实施方式中的过程基本相同。因此，在第二实施方式中，除了图11所描绘的S11-S15之外，还执行S31的处理。

在S31中，PS处理器46对从BCH解码器45输出的比特串执行PS处理。注意，PS处理器46对在发送器30A中已经执行了PS处理的比特串(在该示例中，L2比特串)执行相应的PS处理。

在上述示例中，执行PS处理使得“0”的出现概率高于“1”的出现概率。然而，第二实施方式不限于该配置。具体而言，可以执行PS处理，使得“1”的出现概率高于“0”的出现概率。然而，在这种情况下，映射规则包括“对于被执行PS处理的比特串，在靠近星座中心的信号点处尽可能多地设置“1””。例如，可以通过在图18B所描绘的用于级L2的映射规则中，将“0”分配给第一行和第四行中的信号点并且将“1”分配给第二行和第三行中的信号点来实现该规则。

在上述示例中，对L2比特串执行PS处理。然而，第二实施方式不限于该配置，并且可以对另一比特串执行PS处理。然而，对其中未存储奇偶校验(LDPC奇偶校验或BCH奇偶校验)的比特串执行PS处理。因此，发送器30A和接收器40A可以对L1比特串或L2比特串执行PS处理。

在上述示例中，对形成传输帧的四个比特串当中的一个比特串执行PS处理。然而，第二实施方式不限于该配置，并且可以对形成传输帧的四个比特串中的两个或更多个比特串执行PS处理。在该示例中，LDPC奇偶校验存储在L0比特串中，并且BCH奇偶校验存储在L3比特串中，因此可以对L1比特串和L2比特串执行PS处理。

图22A至图22C例示了根据本发明的第二实施方式的另一编码示例。在该示例中，对L1比特串和L2比特串中的每一个执行PS处理，如图22B中描绘的。BCH编码器31通过对要存储在级L0区域中的数据、要存储在级L1区域中的PS处理后的数据、要存储在级L2区域中的PS处理后的数据、以及要存储在级L3区域中的数据执行BCH编码，生成BCH奇偶校验。如图22C所描绘的，LDPC编码器32通过对要存储在级L0区域中的数据执行LDPC编码来生成LDPC奇偶校验。然后，LDPC奇偶校验和BCH奇偶校验分别存储在L0比特串和L3比特串中，以生成图22A所描绘的传输帧。

调制器34根据图18A和图18B中描绘的映射规则将图22A所描绘的传输帧的每个符号映射到相应的信号点。在这种情况下，对L1比特串和L2比特串中的每一个执行PS处理，使得“0”的出现概率高于“1”的出现概率。就此而言，在L1比特中具有“0”的传输符号被映射到信号点P2、P3、P6、P7、P10、P11、P14和P15中的任何信号点。在L2比特中具有“0”的传输符号被映射到信号点P5-P12中的任何信号点。因此，当对L1比特串和L2比特串中的每一个执行PS处理以使得“0”的出现概率高于“1”的出现概率时，信号点P6、P7、P10和P11的使用概率高，而信号点P1、P4、P13和P16的使用概率低，如图23所示。结果，与图16A至图16C所描绘的情况相比，进一步降低了发送器30A的平均传输功率。换言之，假设在图16A至图16C所描绘的情况以及图22A至图22C所描绘的情况下以相等的平均传输功率传输数据，在图22A至图22C所描绘的情况下进一步提高了信噪比。

例如，假设通过对与16QAM相对应的4个比特串全部执行PS处理，信噪比提高1.0dB，并且当对一个比特串执行PS处理时功耗增加0.2瓦。在这种情况下，在其中对一个比特串执行PS处理的图16A至图16C所描绘的情况下，与不执行PS处理的情况相比，信噪比被认为提高了0.5dB。

在其中对两个比特串执行PS处理的图22A至图22C所描绘的情况下，功耗增加了0.4瓦。在这种情况下，与对全部比特串执行PS处理的情况相比，可能出现0.3dB的符号映射损失。即，与不执行PS处理的情况相比，信噪比被认为提高了0.7dB。

第二实施方式的变型

在图16A至图23所描绘的示例中，以16QAM传输数据。然而，本发明不限于该方案。具体而言，本发明的第二实施方式可以应用于任何正交幅度调制。具体地，本发明的第二实施方式可以应用于其中为每个符号分配N(N是大于或等于4的整数)个比特的正交幅度调制。

图24例示了用于64QAM的编码示例。在64QAM中，为每个符号分配6个比特。因此，传输帧由L0-L5比特串形成。当第二实施方式应用于64QAM通信系统时，可以对六比特串中的四个或更少比特串执行PS处理。在该示例中，LDPC奇偶校验存储在L0比特串中，并且BCH奇偶校验存储在L5比特串中，因此可以对L1-L4比特串中的四个或更少的比特串执行PS处理。

图25至图27例示了第二实施方式中用于64QAM的映射规则的示例。在该示例中，PS处理器35对所选择的比特串执行PS处理，使得“0”的出现概率高于“1”的出现概率。

图28至图31例示了64QAM信号点的使用概率的示例。每个圆圈的尺寸表示使用信号点的概率。具体而言，使用概率高的信号点用大圆圈表示，而使用概率低的信号点用小圆圈表示。

当对一个比特串执行PS处理时，调制器34使用图25所描绘的映射规则。在该示例中，PS处理器35对L3比特串执行PS处理。因此，如图28所描绘的，第三列至第六列中的信号点的使用概率增加。

当对两个比特串执行PS处理时，调制器34也使用图25所描绘的映射规则。在该示例中，PS处理器35对L3-L4比特串中的每一个执行PS处理。因此，如图29所描绘的，第三列至第六列中的信号点的使用概率增加，并且第三行至第六行中的信号点的使用概率增加。因此，由虚线围绕的区域中的信号点的使用概率变得特别高。

当对三个比特串执行PS处理时，调制器34使用图26所描绘的映射规则。在该示例中，PS处理器35对L2-L4比特串中的每一个执行PS处理。因此，获得图30中描绘的信号点的使用概率。当对四个比特串执行PS处理时，调制器34使用图27中描绘的映射规则。在该示例中，PS处理器35对L1-L4比特串中的每一个执行PS处理。因此，获得图31中描绘的信号点的使用概率。

如上所述，被执行PS处理的比特串数量的增加将使得被定位为靠近星座中心的信号点的使用概率增加。因此，增加被执行PS处理的比特串的数量降低了发送器30A的平均传输功率。换言之，假设在第一实施方式和第二实施方式中以相等的平均传输功率传输数据，第二实施方式将获得改善的信噪比，这是因为每个信号点的传输功率能够更高。然而，由于执行PS处理会增加功耗，因此总功耗与信噪比可以具有折中关系。

例如，假设当对一个比特串执行PS处理时功耗增加0.2瓦。在这种情况下，估计获得以下关系。具体而言，在对一个比特串执行PS处理的情况下，与不执行PS处理的情况相比，功耗增加了0.2瓦，而信噪比提高0.3dB。在对两个比特串执行PS处理的情况下，功耗增加0.4瓦，而信噪比提高0.6dB。在对三个比特串执行PS处理的情况下，功耗增加0.6瓦，而信噪比提高0.7dB。在对四个比特串执行PS处理的情况下，功耗增加0.8瓦，而信噪比提高0.8dB。

当对多个级执行PS处理时，级的标记比可以相等也可以不相等。例如，可以执行PS处理，使得对于一个级，零的出现概率是70％(在这种情况下，1的出现概率是30％)，并且可以执行PS处理，使得对于另一级，零的出现概率是80％(在这种情况下，1的出现概率是20％)。

Claims (13)

1.一种通信系统，在该通信系统中以向每个符号分配多个比特的正交幅度调制从第一通信装置向第二通信装置发送数据，其中，

所述第一通信装置包括：

调制器，该调制器被配置为通过将包括所述数据、第一码和第二码的数据帧中的每个符号映射到特定于所述正交幅度调制的二维布置的信号点当中的信号点，来生成调制信号；

第一编码器，该第一编码器被配置为通过使用第一编码方案对所述数据进行编码以生成所述第一码；以及

第二编码器，该第二编码器被配置为通过使用与所述第一编码方案不同的第二编码方案，对由分配给所述数据帧中的每个符号的多个比特中的指定比特形成的比特串进行编码，以生成所述第二码，

所述第二通信装置包括解码器，该解码器被配置为对所述调制信号执行基于所述第一编码方案的解码过程和基于所述第二编码方案的解码过程，以恢复所述数据，并且

所述调制器执行映射，使得每对相邻的信号点就所述多个比特中的所述指定比特的值而言彼此不同。

2.根据权利要求1所述的通信系统，其中，

所述第一通信装置还包括转换器，该转换器被配置为对所述数据的值进行转换，使得传输符号以更高的概率被映射到定位为更靠近表示所述正交幅度调制的星座的中心的信号点，并且

所述第二通信装置还包括反向转换器，该反向转换器被配置为对由所述解码器恢复的数据执行反向转换，以抵消由所述转换器执行的转换。

3.一种通信装置，该通信装置用于以向每个符号分配多个比特的正交幅度调制生成调制信号，该通信装置包括：

调制器，该调制器被配置为通过将包括传输数据、第一码和第二码的数据帧中的每个符号映射到特定于所述正交幅度调制的二维布置的信号点当中的信号点，来生成调制信号；

第一编码器，该第一编码器被配置为通过使用第一编码方案对所述传输数据进行编码以生成所述第一码；以及

第二编码器，该第二编码器被配置为通过使用与所述第一编码方案不同的第二编码方案，对由分配给所述数据帧中的每个符号的多个比特中的指定比特形成的比特串进行编码，以生成所述第二码，其中，

所述调制器执行映射，使得每对相邻的信号点就所述多个比特中的所述指定比特的值而言彼此不同。

4.根据权利要求3所述的通信装置，该通信装置还包括：

帧生成器，该帧生成器被配置为生成包括所述传输数据、由所述第一编码器生成的所述第一码和由所述第二编码器生成的所述第二码的数据帧，其中，

所述帧生成器将所述第二码设置在所述数据帧中的所述指定比特处。

5.根据权利要求4所述的通信装置，其中，

所述帧生成器将所述第一码设置在所述数据帧中除所述指定比特之外的比特处。

6.根据权利要求3所述的通信装置，其中，

所述指定比特是所述多个比特中的最低有效比特。

7.根据权利要求3所述的通信装置，其中，

所述正交幅度调制是为每个符号分配4个比特的16QAM或者为每个符号分配6个比特的64QAM。

8.根据权利要求3所述的通信装置，该通信装置还包括：

转换器，该转换器被配置为对所述传输数据的值进行转换，使得传输符号以更高的概率被映射到定位为更靠近表示所述正交幅度调制的星座的中心的信号点。

9.根据权利要求8所述的通信装置，其中，

所述转换器对形成所述数据帧的多个比特串中的第一比特串中所存储的传输数据的值进行转换，使得在所述传输数据中第一逻辑值的数量大于第二逻辑值的数量，并且

所述转换器将属于所述第一比特串的比特的值为所述第一逻辑值的传输符号映射到所述星座上的第一区域中的信号点，并且将属于所述第一比特串的比特的值为所述第二逻辑值的传输符号映射到第二区域中的信号点，该第二区域被定位为比所述第一区域距所述星座的中心更远。

10.一种通信装置，该通信装置用于接收以向每个符号分配多个比特的正交幅度调制从发送器发送的数据，其中，

所述发送器包括：

调制器，该调制器被配置为通过将包括所述数据、第一码和第二码的数据帧中的每个符号映射到特定于所述正交幅度调制的二维布置的信号点当中的信号点，来生成调制信号；

第一编码器，该第一编码器被配置为通过使用第一编码方案对所述数据进行编码以生成所述第一码；以及

第二编码器，该第二编码器被配置为通过使用与所述第一编码方案不同的第二编码方案，对由分配给所述数据帧中的每个符号的多个比特中的指定比特形成的比特串进行编码，以生成所述第二码，

所述调制器执行映射，使得每对相邻的信号点就所述多个比特中的所述指定比特的值而言彼此不同，并且

所述通信装置包括：

第二解码器，该第二解码器被配置为通过使用所述第二编码方案对由分配给所述数据帧中的每个符号的所述多个比特中的所述指定比特形成的比特串进行解码；

判决电路，该判决电路被配置为通过使用由所述第二解码器提供的解码结果来判决所述数据帧中的每个符号，以恢复所述数据、所述第一码和所述第二码，以及

第一解码器，该第一解码器被配置为通过使用所述第一编码方案基于所恢复的第一码对恢复的数据进行解码。

11.一种通信方法，该通信方法用于以向每个符号分配多个比特的正交幅度调制发送数据，该通信方法包括以下步骤：

通过使用第一编码方案对传输数据进行编码以生成第一码；

通过使用与所述第一编码方案不同的第二编码方案，对由分配给数据帧中的每个符号的多个比特中的指定比特形成的比特串进行编码，以生成第二码；

从所述传输数据、所述第一码和所述第二码生成所述数据帧；

通过根据每对相邻信号点就所述多个比特中的所述指定比特的值而言彼此不同的映射规则，将所述数据帧中的每个符号映射到特定于所述正交幅度调制的二维布置的信号点中的信号点，来生成调制信号；以及

发送所述调制信号。

12.根据权利要求11所述的通信方法，该通信方法还包括以下步骤：

转换所述传输数据的值，使得传输符号以更高的概率映射到被定位为更靠近表示所述正交幅度调制的星座的中心的信号点。

13.根据权利要求12所述的通信方法，其中，

对形成所述数据帧的多个比特串中的第一比特串中所存储的传输数据的值进行转换，使得在所述传输数据中第一逻辑值的数量大于第二逻辑值的数量，

将属于所述第一比特串的比特的值为所述第一逻辑值的传输符号映射到所述星座上的第一区域中的信号点，并且

将属于所述第一比特串的比特的值为所述第二逻辑值的传输符号映射到第二区域中的信号点，该第二区域被定位为比所述第一区域距所述星座的中心更远。