CN114068778A - 一种uvb芯片的外延结构、uvb芯片 - Google Patents

一种uvb芯片的外延结构、uvb芯片 Download PDF

Info

Publication number
CN114068778A
CN114068778A CN202210051322.3A CN202210051322A CN114068778A CN 114068778 A CN114068778 A CN 114068778A CN 202210051322 A CN202210051322 A CN 202210051322A CN 114068778 A CN114068778 A CN 114068778A
Authority
CN
China
Prior art keywords
layer
alingan
type
uvb
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210051322.3A
Other languages
English (en)
Inventor
黄小辉
倪逸舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhixin Semiconductor Hangzhou Co Ltd
Original Assignee
Zhixin Semiconductor Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhixin Semiconductor Hangzhou Co Ltd filed Critical Zhixin Semiconductor Hangzhou Co Ltd
Priority to CN202210051322.3A priority Critical patent/CN114068778A/zh
Publication of CN114068778A publication Critical patent/CN114068778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及紫外发光二极管芯片技术领域，尤其涉及一种UVB芯片的外延结构、UVB芯片。本发明通过在高Al组分的Alx1Iny1Ga1‑x1‑y1N量子垒层和低铝组分的Alx2Iny2Ga1‑x2‑y2N量子阱层之间设置晶格应变层起到衔接过渡的作用，高效的解决了晶格常数差异大导致的应力大的问题；同时将所述晶格应变层中的Al含量介于x1和x2之间，使其不会形成Ga突然迁移过快导致的缺陷密度大的问题，进而提高了发光效率。

Description

一种UVB芯片的外延结构、UVB芯片
技术领域
本发明涉及紫外发光二极管芯片技术领域，尤其涉及一种UVB芯片的外延结构、UVB芯片。
背景技术
据中国医学会调查发现：我国缺钙人数高达9亿人，严重缺钙的达到2亿人，其中婴幼儿、孕产妇和老年人尤为突出。缺钙可以引起八大系统的一百多中疾病，其中骨质疏松最多。目前我国骨质疏松患者约有9000万人，跃居常见病、多发病的第7位。中国内地总患病率为12.4%，老年人中患病比例超过50%以上，其中骨折发生率接近1/3。因此，如何补钙成了一项关乎人类健康的重要事情。通常情况下，人体皮肤组织细胞中的7-脱氢胆固醇经UVB紫外线（波长：280~320nm）照射，经过肝脏中的25-羟化酶催化作用生成25-羟基维生素D3，再经过肾皮质中的1ɑ-羟化酶作用转变为1,25-二羟基维生素D3（活性形式），经血液转或淋巴液运到小肠和骨等靶器官中发挥作用。1,25-二氰基维生素D3具有调节钙磷代谢、骨转换和维持细胞内外钙浓度的作用。补钙的过程中，UVB紫外线起到了至关重要的作用。通常情况下，人们完全可以通过太阳照射获得UVB紫外线。不过，因为现在生活节奏太快，大部分人由于缺少室外活动而导致缺少太阳照射，进而导致缺钙。
同时，UVB紫外线在治疗皮肤炎方面也疗效显著，如过敏性皮炎以及湿疹在UVB紫外线的照射下能快速恢复，另外，UVB紫外线照射能够治疗白癜风，且是目前唯一有效的治疗方式。因此，人造UVB紫外线成了未来健康领域的重要一环，而人造紫外发光二极管芯片（UVB芯片）的研发和生产最近成了半导体领域的热门。
UVB芯片是指波长100~365nm之间的发光二极管，在固化、杀菌消毒、健康医疗、生化检测和保密通讯等领域有重大应用价值。与汞灯紫外光源相比，基于氮化铝镓（AlInGaN）材料的深紫外发光二极管具有坚固、节能、寿命长和无汞环保等优点。
目前，UVB芯片主要采用AlInGaN作为主要生长材料，利用CVD外延生长方法生长出所需要的发光结构。最基本的结构包含AlInGaN缓冲层、AlInGaN非掺层，n型AlInGaN层，AlInGaN量子阱层、AlInGaN电子阻挡层以及P型AlInGaN层。随着波长变短，AlInGaN量子阱层的Al组分越高。在上述基本结构中，为了保证材料的高质量以及紫外光的高透过率，AlInGaN缓冲层、AlInGaN非掺层、n型AlInGaN层都采用高Al组分的AlInGaN，且Al组分基本都是大于50%。而UVB发光波长为280~320nm，所以量子阱AlInGaN层的Al组份应该在20~30%。同时为了保证电子的阻挡效果，量子垒及电子阻挡层AlInGaN的Al组份都保持在50%以上，这势必导致量子阱AlInGaN层和其他AlInGaN层的Al组份差别很大，从而使得在量子发光层中层与层存在非常大的晶格常数差别。层与层之间晶格常数差别大导致一系列严重后果，层与层之间晶格常数差别大首先会导致材料体内会形成非常大的应力，此应力会导致量子斯塔克效应，使得内量子效率偏低。同时，层与层之间晶格常数差别过大会导致表面质量过差，形成粗糙表面，这也是影响效率的一个重要因素，且因此也很难加工成芯片。更有甚者，因为UVB量子阱的Al组份相对比较低，Ga组份相对较高，因生长过程中Al原子的迁移速率和Ga原子的迁移速率差别巨大，这会导致低Al组份UVB量子阱AlInGaN层和高Al组份UVB量子垒AlInGaN层在生长时出现明显差异。且因低Al组份UVB量子阱AlInGaN层生长过程中Ga原子的迁移过快，容易形成高密度的GaN六角缺陷，会导致材料内部缺陷密度急速增加，影响发光效率。
发明内容
本发明的目的在于提供一种UVB芯片的外延结构、UVB芯片，所述外延结构避免了中Ga原子的迁移过快导致的缺陷密度大的问题，提高了发光效率。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种UVB芯片的外延结构，包括由内到外依次层叠设置的衬底、AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层、AlInGaN量子发光层、AlInGaN电子阻挡层、P型AlInGaN传输层和P型接触层；
所述AlInGaN量子发光层包括交替层叠设置的Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层，其中，x1≥x2；所述交替层叠的周期数≥1；
每层所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层之间均设置有晶格应变层；每层所述晶格应变层中的Al含量介于x1和x2之间。
优选的，所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层交替层叠设置的周期数为1~20。
优选的，每层所述Alx1Iny1Ga1-x1-y1N量子垒层的厚度为2~20nm；
每层所述Alx2Iny2Ga1-x2-y2N量子阱层的厚度为0.5~8nm。
优选的，所述x1的取值范围为：x1≥0.3；
y1的取值范围为：y1≤0.1。
优选的，所述x2的取值范围为：0.1≤x2≤0.3；
y2的取值范围为：y2≤0.1。
优选的，所述晶格应变层的材料为Alx3Iny3Ga1-x3-y3N，每层晶格应变层中的x3介于x1和x2之间，且沿所述交替层叠设置的方向呈递增或递减变化；
每层晶格应变层中的y3介于y1和y2之间，且沿所述交替层叠设置的方向呈递增或递减变化。
优选的，所述晶格应变层均为超晶格应变层；
每层所述超晶格应变层均包括交替层叠设置的Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层；其中，x2≤x4≤x1，x2≤x5≤x1，y4和y5的取值介于y1和y2之间。
优选的，所述Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层的厚度独立的为0.1~5nm；
所述Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层交替层叠设置的周期数为2~100。
优选的，所述Alx2Iny2Ga1-x2-y2N量子阱层中Al的含量均小于所述AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层和AlInGaN电子阻挡层中Al的含量。
本发明还提供了一种UVB芯片，所述UVB芯片由上述技术方案所述的外延结构制备得到。
优选的，所述UVB芯片为倒装芯片结构，包括基座和倒置的UVB芯片结构；
所述UVB芯片结构为在所述外延结构上制备N电极和P电极得到。
优选的，所述N电极位于N型AlInGaN层表面；
所述P电极位于所述P型接触层表面。
本发明提供了一种UVB芯片的外延结构，包括由内到外依次层叠设置的衬底、AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层、AlInGaN量子发光层、AlInGaN电子阻挡层、P型AlInGaN传输层和P型接触层；所述AlInGaN量子发光层包括交替层叠设置的Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层，其中，x1≥x2；所述交替层叠的周期数≥1；每层所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层之间均设置有晶格应变层；每层所述晶格应变层中的Al含量介于x1和x2之间。本发明通过在高Al组分的Alx1Iny1Ga1-x1-y1N量子垒层和低铝组分的Alx2Iny2Ga1-x2-y2N量子阱层之间设置晶格应变层起到衔接过渡的作用，高效的解决了晶格常数差异大导致的应力大的问题；同时将所述晶格应变层中的Al含量介于x1和x2之间，使其不会形成Ga突然迁移过快导致的缺陷密度大的问题，进而提高了发光效率。
附图说明
图1为本发明所述UVB芯片的制备流程示意图；
图2为本发明所述UVB芯片的外延结构的结构示意图，其中，201-衬底，202-AlInGaN基础层，203-超晶格层，204-第一非掺杂AlInGaN层，205-N型AlInGaN缓冲层，206-N型AlInGaN接触层，207-AlInGaN量子发光层，208-AlInGaN电子阻挡层，209-P型AlInGaN传输层，210-P型接触层；
图3为本发明所述UVB芯片的外延结构中AlInGaN量子发光层的结构示意图，其中，301-Alx1Iny1Ga1-x1-y1N量子垒层，302-晶格应变层，303-Alx2Iny2Ga1-x2-y2N量子阱层；
图4为本发明所述UVB芯片的外延结构中AlInGaN量子发光层的结构示意图，其中，401-Alx1Iny1Ga1-x1-y1N量子垒层，402-超晶格应变层，403-Alx2Iny2Ga1-x2-y2N量子阱层；
图5为本发明所述N/P电极的结构示意图，其中，501-边缘N电极区域，502-中心N电极区域，503-P电极区域；
图6为本发明所述N/P电极的结构示意图，其中，601-P电极区域，602-中心N电极区域。
具体实施方式
如图2所示结构，本发明提供了一种UVB芯片的外延结构，包括由内到外依次层叠设置的衬底、AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层、AlInGaN量子发光层、AlInGaN电子阻挡层、P型AlInGaN传输层和P型接触层；
所述AlInGaN量子发光层包括交替层叠设置的Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层，其中，x1≥x2；所述交替层叠的周期数≥1；
每层所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层之间均设置有晶格应变层；每层所述晶格应变层中的Al含量介于x1和x2之间。
在本发明中，所述衬底优选为蓝宝石衬底、SiC衬底、AlN单晶衬底、AlN薄膜衬底、ZnO衬底或氧化镓衬底。在本发明的具体实施例中，所述衬底具体为蓝宝石衬底。
在本发明中，所述Alx2Iny2Ga1-x2-y2N量子阱层中Al的含量均小于所述AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层和AlInGaN电子阻挡层中Al的含量。
在本发明中，所述AlInGaN基础层的材料为Alx6Iny6Ga1-x6-y6N，其中x6的取值范围优选为：x6≥0.8；y6的取值范围优选为：y6<0.1；所述AlInGaN基础层的厚度优选为100nm~5000nm，更优选为2000nm。在本发明中的具体实施例中，所述AlInGaN基础层的材料具体为AlN层，厚度具体为3μm或2μm。
在本发明中，所述AlInGaN基础层的作用是用高Al组份的AlInGaN做基础层，可以提高整个外延结构的晶体质量，为后续生长各层打好基础；同时，用高Al组份的AlInGaN做基础层，可以使量子阱产生的UVB紫外光能够很容易提取出来。
在本发明中，所述非掺杂AlInGaN层包括依次层叠设置的超晶格层和第一非掺杂AlInGaN层。在本发明中，所述超晶格层包括依次交替层叠设置的Alx7Iny7Ga1-x7-y7N层和Alx8Iny8Ga1-x8-y8N层；其中x7的取值范围优选为：x7>0.6；y7的取值范围优选为：y7<0.1；x8的取值范围优选为：x8>0.6；y8的取值范围优选为：y8<0.1，且x7≠x8。在本发明中，所述Alx7Iny7Ga1-x7-y7N层和Alx8Iny8Ga1-x8-y8N层之间交替层叠设置的周期数优选为2~100，更优选为50。每层所述Alx7Iny7Ga1-x7-y7N层的厚度优选为1~10nm，更优选为2nm；每层Alx8Iny8Ga1-x8-y8N层的厚度优选为1~10nm，更优选为2nm。在本发明的具体实施例中，所述超晶格层具体为交替生长20个周期的AlN层（厚度为2nm）和Al0.8Ga0.2N层（厚度为4nm）或交替生长50个周期的AlN层（厚度为2nm）和Al0.8Ga0.2N层（厚度为2nm）。
在本发明中，所述超晶格层能够有效阻止AlInGaN基础层中的位错往上延伸，提高了整个外延结构的晶体质量，进而提升了后续Alx2Iny2Ga1-x2-y2N量子阱层的内量子效率。
在本发明中，所述第一非掺杂AlInGaN层的材料为Alx9Iny9Ga1-x9-y9N；其中x9的取值范围优选为：x9>0.5；y9的取值范围优选为：y9<0.1；所述第一非掺杂AlInGaN层的厚度优选为100~5000nm，更优选为1000nm。在本发明的具体实施例中，所述第一非掺杂AlInGaN层具体为厚度为1μm的非掺杂Al0.6Ga0.4N层或厚度为1μm的非掺杂Al0.65Ga0.35N层。
在本发明中，所述第一非掺杂AlInGaN层可以降低位错密度，同时对AlInGaN基础层和N型AlInGaN层有很好的缓冲作用，减少了整个外延结构的应力。
在本发明中，所述N型AlInGaN层包括依次层叠设置的N型AlInGaN缓冲层和N型AlInGaN接触层。
在本发明中，所述N型AlInGaN缓冲层的材料优选为Alx10Iny10Ga1-x10-y10N；其中，x10的取值范围优选为：x10>0.4；y10的取值范围优选为：y10<0.1；在本发明中，所述N型AlInGaN缓冲层的厚度优选为100~2000nm，更优选为100~1000nm，最优选为500nm。在本发明中，所述N型AlInGaN缓冲层中N型掺杂优选为N型Si掺杂，所述Si的掺杂浓度优选为1×1017cm-3~1×1019cm-3，更优选为1×1018cm-3。在本发明的具体实施例中，所述N型AlInGaN缓冲层具体为厚度为0.5μm，N型Si掺杂浓度为8×1018cm-3的N型掺杂Al0.65Ga0.35N层、厚度为0.6μm，N型Si掺杂浓度为5×1018cm-3的N型掺杂Al0.6Ga0.4N层或厚度为0.8μm，N型Si掺杂浓度为5×1018cm-3的N型掺杂Al0.6Ga0.4N层。
在本发明中，所述N型AlInGaN缓冲层的作用实现非掺层到N型高掺杂层的低掺过渡，实现掺杂缓变，避免因突变掺杂导致的应力过大的问题。
在本发明中，所述N型AlInGaN接触层的材料材料优选为Alx11Iny11Ga1-x11-y11N；其中，x11的取值范围优选为：x11>0.4；y11的取值范围优选为：y11<0.1；在本发明中，所述N型AlInGaN接触层的厚度优选为100~2000nm，更优选为100~1000nm，最优选为300nm。在本发明中，所述N型AlInGaN接触层中N型掺杂优选为N型Si掺杂，所述Si的掺杂浓度优选为1×1018cm-3~5×1019cm-3，更优选为5×1018cm-3。在本发明的具体实施例中，所述N型AlInGaN接触层具体为厚度为0.3μm，N型Si掺杂浓度1×1019cm-3的N型掺杂Al0.45Ga0.55N层、厚度为0.5μm，N型Si掺杂浓度1×1019cm-3的N型掺杂Al0.45Ga0.55N层或厚度为0.5μm，N型Si掺杂浓度1.5×1019cm-3的N型掺杂Al0.5Ga0.5N层。
在本发明中，所述N型AlInGaN接触层设置的目的是为了形成良好的N型欧姆接触，x11的取值越小，对紫外的吸收越强，且当x11=0.5时的效果最好。
在本发明中，所述AlInGaN量子发光层包括交替层叠设置的Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层，其中，x1≥x2。在本发明中，所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层交替层叠设置的周期数优选为1~20，更优选为5~15，最优选为8~12。在本发明中，每层所述Alx1Iny1Ga1-x1-y1N量子垒层的厚度优选为2~20nm，更优选为5~16nm，最优选为8~10nm；每层所述Alx2Iny2Ga1-x2-y2N量子阱层的厚度优选为0.5~8nm，更优选为2~6nm，最优选为3~5nm。
在本发明中，所述Alx1Iny1Ga1-x1-y1N量子垒层中x1的取值范围优选为x1≥0.3；y1的取值范围优选为y1≤0.1。
在本发明中，所述Alx2Iny2Ga1-x2-y2N量子阱层中x2的取值范围优选为0.1≤x2≤0.3，更优选为0.15≤x2≤0.25；y2的取值范围优选为y2≤0.1。
在本发明中，每层所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层之间均设置有晶格应变层；所述晶格应变层中的Al含量介于x1和x2之间。在本发明的具体实施例中，所述Alx1Iny1Ga1-x1-y1N量子垒层具体为厚度为12nm的Al0.5In0.01Ga0.49N量子垒层或厚度为5nm的Al0.45In0.01Ga0.54N量子垒层；所述Alx2Iny2Ga1-x2-y2N量子阱层具体为厚度为2nm的Al0.2In0.01Ga0.79N量子阱层、厚度为3nm的Al0.2In0.01Ga0.79N量子阱层；周期数具体为6、8或1。
在本发明中，所述晶格应变层的材料优选为Alx3Iny3Ga1-x3-y3N，每层晶格应变层中的x3介于x1和x2之间，且沿所述交替层叠设置的方向呈递增或递减变化；每层晶格应变层中的y3介于y1和y2之间，且沿所述交替层叠设置的方向呈递增或递减变化。当所述Alx1Iny1Ga1-x1-y1N量子垒层、Alx2Iny2Ga1-x2-y2N量子阱层和晶格应变层的位置关系为依次层叠的Alx1Iny1Ga1-x1-y1N量子垒层、晶格应变层和Alx2Iny2Ga1-x2-y2N量子阱层时，所述晶格应变层中的x3由内到外呈递减变化；当所述Alx1Iny1Ga1-x1-y1N量子垒层、Alx2Iny2Ga1-x2-y2N量子阱层和晶格应变层的位置关系为依次层叠的Alx2Iny2Ga1-x2-y2N量子阱层、晶格应变层和Alx1Iny1Ga1-x1-y1N量子垒层时，所述晶格应变层中的x3由内到外呈递增变化。在本发明中，所述晶格应变层的厚度优选为0.1nm~20nm，更优选为5nm（如图3所示）。在本发明的具体实施例中，所述晶格应变层具体为厚度为5nm的AlxGa1-xN层，x由内到外从0.45到0.2渐变；或厚度为5nm的AlxGa1-xN层，x由内到外从0.5到0.2渐变。
在本发明中，所述晶格应变层均优选为超晶格应变层；每层所述超晶格应变层均包括交替层叠设置的Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层；其中，x2≤x4≤x1，x2≤x5≤x1，y4和y5的取值介于y1和y2之间。在本发明中，所述超晶格应变层的厚度优选为0.1~5nm，更优选为1~4nm，最优选为2~3nm；所述Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层交替层叠设置的周期数优选为2~100，更优选为5~60，最优选为6~30；每层Alx4Iny4Ga1-x4-y4N层和每层Alx5Iny5Ga1-x5-y5N层的厚度独立的优选为0.1~5nm，更优选为0.1~2nm（如图4所示）。在本发明的具体实施例中，所述超晶格应变层具体为交替层叠设置的厚度为1nm的Al0.45In0.01Ga0.54N层和厚度为1nm的Al0.2In0.01Ga0.79N层；交替生长的周期数为5。
在本发明中，所述Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层交替层叠设置的周期数越多，发光层越多，亮度越高；但是周期数过多超过上述范围会限制空穴的注入，同时也会提高整个外延结构的电阻率并降低所述外延结构的质量。
在本发明中，所述AlInGaN电子阻挡层的材料为Alx12Iny12Ga1-x12-y12N，其中x12的取值范围优选为：x12>0.4；y12的取值范围优选为：y12<01；所述AlInGaN电子阻挡层的厚度优选为5~100nm，更优选为10~50nm。在本发明中，所述AlInGaN电子阻挡层为P型Mg掺杂；所述P型Mg掺杂的掺杂浓度优选为1×1017cm-3~5×1019cm-3，更优选为1×1018cm-3~5×1019cm-3。在本发明的具体实施例中，所述AlInGaN电子阻挡层具体为厚度为50nm，P型Mg掺杂的浓度为1.0×1019cm-3的P型掺杂的Al0.7Ga0.3N电子阻挡层、厚度为30nm，P型Mg掺杂的浓度为1.0×1019cm-3的P型掺杂的Al0.5Ga0.5N电子阻挡层或厚度为30nm，P型Mg掺杂的浓度为1.0×1019cm-3的P型掺杂的Al0.5Ga0.5N电子阻挡层。
在本发明中，所述AlInGaN电子阻挡层的作用是阻挡电子从量子发光层溢出到P型传输层中，导致不能形成有效的辐射复合，电子阻挡层的作用可以提高电子空穴在量子发光层中的辐射复合效率。
在本发明中，所述P型AlInGaN传输层的材料优选为Alx13Iny13Ga1-x13-y13N，其中x13的取值范围优选为：0.2~0.6；y13的取值范围优选为：y13<0.1；所述P型AlInGaN传输层的厚度优选为5~100nm，更优选为5~20nm。在本发明中，所述P型AlInGaN传输层的P型掺杂优选为P型Mg掺杂；所述P型Mg掺杂的掺杂浓度优选为1×1017cm-3~1×1020cm-3，更优选为5×1018cm-3~5×1019cm-3。在本发明的具体实施例中，所述P型AlInGaN传输层具体为厚度为50nm，P型Mg掺杂的浓度为2×1019cm-3的P型掺杂Al0.3Ga0.7N传输层；或厚度为30nm，P型Mg掺杂的浓度为2×1019cm-3的P型掺杂Al0.3Ga0.7N传输层；或厚度为20nm，P型Mg掺杂的浓度为2×1019cm-3的P型掺杂Al0.4Ga0.6N传输层。
在本发明中，所述P型AlInGaN传输层能够实现空穴在所述P型AlInGaN传输层的传输性能，提高整个发光面发光的均匀性。
在本发明中，所述P型接触层优选为P型GaN接触层或P型AlInGaN接触层。
在本发明中，当所述P型接触层为P型GaN接触层时，所述P型GaN接触层的P型掺杂优选为P型Mg掺杂；所述P型Mg掺杂的掺杂浓度优选为1×1017cm-3~1×1020cm-3，更优选为1×1018cm-3~1×1020cm-3。所述P型GaN接触层的厚度优选为5~300nm，更优选为5~100nm，最优选为5~30nm。
在本发明中，当所述P型接触层为P型AlInGaN接触层时，所述P型AlInGaN接触层的材料优选为Alx14Iny14Ga1-x14-y14N，其中x14的取值范围优选为：x14<0.2；y14的取值范围优选为：y14<0.1；所述P型AlInGaN接触层的厚度优选为5~300nm，更优选为5~100nm。在本发明中，所述P型AlInGaN接触层的P型掺杂优选为P型Mg掺杂；所述P型Mg掺杂的掺杂浓度优选为1×1017cm-3~1×1020cm-3，更优选为1×1018cm-3~1×1020cm-3。在本发明的具体实施例中，所述P型接触层具体为厚度为30nm，P型Mg掺杂的浓度为2×1019cm-3cm-3的P型掺杂GaN接触层；或厚度为50nm，P型Mg掺杂的浓度为5.0×1019cm-3cm-3的P型掺杂Al0.1Ga0.9N接触层；或厚度为50nm，P型Mg掺杂的浓度为5×1019cm-3cm-3的P型掺杂Al0.1Ga0.9N接触层。
在本发明中，所述P型接触层可以形成良好的P型欧姆接触，其中Al含量越低越好，但是Al含量越低，对紫外的吸收越强，需要调整接触层中其他元素的配比关系；当P型接触层为P型GaN接触层时，为了避免对紫外光的强烈吸收，厚度需要控制在上述P型GaN接触层的厚度范围内。
在本发明中，所述UVB芯片的外延结构的制备方法，按照图1所示流程，优选包括以下步骤：
在衬底的上表面依次生长AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层、AlInGaN量子发光层、AlInGaN电子阻挡层、P型AlInGaN传输层和P型接触层，得到所述UVB芯片的外延结构。
在所述衬底的上表面生长外延结构前，优选对所述衬底进行预处理，所述预处理包括依次进行的烘烤和清洗；在本发明中，所述烘烤优选在将所述衬底置于反应器中在氢气气氛中进行1050℃的烘烤，本发明对所述清洗的过程没有任何特殊的限定，采用本领域技术人员熟知的过程进行并能够去除所述衬底表面的氧化物和杂质即可。
本发明对所述AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层、AlInGaN量子发光层、AlInGaN电子阻挡层、P型AlInGaN传输层和P型接触层的生长方式没有任何特殊的限定，采用本领域技术人员熟知的过程进行即可。在本发明的具体实施例中，所述生长的方式优选为高温沉积，所述高温沉积的温度具体为1300℃或1250℃。
本发明还提供了一种UVB芯片，所述UVB芯片由上述技术方案所述的外延结构制备得到。
在本发明中，所述UVB芯片为倒装芯片结构，包括基座和倒置的UVB芯片结构；
所述UVB芯片结构为在所述外延结构上制备N电极和P电极得到。
在本发明中，所述N电极优选位于N型AlInGaN层表面；所述P电极优选位于所述P型接触层表面。
在本发明中，所述UVB芯片为倒装芯片结构，所述UVB芯片包括基座和倒置的UVB芯片结构；
所述UVB芯片结构为在所述外延结构上制备N电极和P电极得到。
在本发明中，所述N电极位于N型AlInGaN层表面；所述P电极位于所述P型接触层表面。所述N电极和P电极不接触。
在本发明中，所述N电极的材料优选为Ti、Al、Cr或Au。所述N电极优选包括边缘N电极和中心N电极，或所述N电极优选包括中心N电极；当所述N电极包括边缘N电极和中心N电极时，所述中心N电极由所述边缘N电极的一边并沿与所述边的垂直方向呈叉指型分布（如图5所示）。当所述N电极包括中心N电极时，所述中心N电极沿一条边的垂直方向呈叉指型分布（如图6所示）。在本发明中，所述边缘N电极的宽度优选为20μm，所述中心N电极的宽度优选为50μm。所述N电极的厚度优选为20~2000nm。
在本发明中，所述P电极的材料优选为ITO、Ni、Rh、Ti、Al、Cr和Au中的一种；当所述P电极为上述具体物质中的两种时，所述各物质优选进行分层设置。在本发明中，所述P电极的厚度优选为20~2000nm。
在本发明中，所述UVB芯片结构的制备过程优选包括以下步骤：
沿所述外延结构的P型接触层的边缘和中心位置刻蚀至N型AlInGaN层，分别得到边缘N电极区域和中心N电极区域；所述边缘为所述P型接触层的四周，所述中心位置为由所述P型接触层的一边开始并沿与所述边的垂直方向呈叉指型分布；
在所述边缘N电极区域和中心N电极区域分别沉积边缘N电极和中心N电极；
在所述P型接触层的表面沉积P电极，得到所述UVB芯片结构；
所述边缘N电极和中心N电极均不与P电极接触。
或沿所述外延结构的P型接触层的中心位置刻蚀至N型AlInGaN层，得到中心N电极区域；所述中心位置为由所述P型接触层的一边开始并沿与所述边的垂直方向呈叉指型分布；
在所述中心N电极区域沉积中心N电极；
在所述P型接触层的表面沉积P电极，得到所述UVB芯片结构；
所述中心N电极均不与P电极接触。
本发明对所述刻蚀的过程没有任何特殊的限定，采用本领域技术人员熟知的过程进行即可。
在本发明中，所述沉积N电极和P电极的方法优选为蒸镀；本发明对所述蒸镀的过程没有任何特殊的限定，采用本领域技术人员熟知的过程进行即可。
本发明对所述UVB芯片的制作过程没有任何特殊的限定，采用本领域技术人员熟知的过程进行即可。本发明对所述UVB芯片的尺寸没有任何特殊的限定，根据实际需要确定所述UVB芯片的尺寸即可。在本发明的具体实施例中，所述UVB芯片的长边宽度优选为0.1~2mm，短边宽度优选为0.1~2mm。
下面结合实施例对本发明提供的UVB芯片的外延结构、UVB芯片进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
实施例1
将蓝宝石衬底放入MOCVD设备中，通入氢气，1050℃烘烤后，清洗所述蓝宝石衬底表面的氧化物和杂质；
在1300℃的温度下，在清洗后的蓝宝石衬底表面依次生长AlN层（厚度为3μm），交替生长AlN层（厚度为2nm）和Al0.8Ga0.2N层（厚度为4nm）20个周期，生长非掺杂Al0.65Ga0.35N层（厚度为1μm），生长N型掺杂Al0.65Ga0.35N层（厚度为0.5μm，N型Si掺杂浓度为8×1018cm-3），生长N型掺杂Al0.5Ga0.5N层（厚度为0.5μm，N型Si掺杂浓度1.5×1019cm-3），生长Al0.5In0.01Ga0.49N量子垒层（厚度为12nm），生长Al0.2In0.01Ga0.79N量子阱层（厚度为2nm），其中，所述Al0.5In0.01Ga0.49N量子垒层和Al0.2In0.01Ga0.79N量子阱层之间还生长有晶格应变层（AlxGa1-xN层，x从0.5到0.2渐变，厚度为5nm），重复生长Al0.5In0.01Ga0.49N量子垒层、Al0.2In0.01Ga0.79N量子阱层和AlxGa1-xN层6次，生长P型掺杂的Al0.7Ga0.3N电子阻挡层（厚度为50nm，P型Mg掺杂的浓度为1.0×1019cm-3），生长P型掺杂Al0.4Ga0.6N传输层（厚度为20nm，P型Mg掺杂的浓度为2×1019cm-3），生长P型掺杂GaN接触层（厚度为30nm，P型Mg掺杂的浓度为2×1019cm-3cm-3），得到外延结构；
沿所述P型掺杂GaN接触层的边缘和中心位置刻蚀（刻蚀的深度为500nm）至N型掺杂Al0.5Ga0.5N层，分别得到边缘N电极区域和中心N电极区域；所述边缘为所述P型接触层的四周，所述中心位置为由所述P型接触层的一边开始并沿与所述边的垂直方向呈叉指型分布；
在所述边缘N电极区域和中心N电极区域分别蒸镀边缘N电极和中心N电极；所述边缘N电极和中心N电极的材料均为依次设置的厚度为20nm的Ti层和厚度为50nm的Al层（所述Ti层和Al层之间形成良好的欧姆接触）；所述边缘N电极的宽度为20μm，中心N电极的宽度为50μm，所述中心N电极为4条均匀分布的叉指型分布；
在所述P型接触层的表面蒸镀P电极；所述P电极包括依次设置的厚度为1nm的Ni层和10nm的Au层，形成良好的欧姆接触；所述边缘N电极和中心N电极均不与P电极接触；
将得到的芯片结构表面进行清洗后，进行倒装芯片的制作，芯片大小为500μm×500μm，得到UVB芯片；
将所述UVB芯片通入100mA电流，波长为305nm，亮度为20mW。
实施例2
将蓝宝石衬底放入MOCVD设备中，通入氢气，1050℃烘烤后，清洗所述蓝宝石衬底表面的氧化物和杂质；
在1250℃的温度下，在清洗后的蓝宝石衬底表面依次生长AlN层（厚度为2μm），交替生长AlN层（厚度为2nm）和Al0.8Ga0.2N层（厚度为2nm）50个周期，生长非掺杂Al0.6Ga0.4N层（厚度为1μm），生长N型掺杂Al0.6Ga0.4N层（厚度为0.6μm，N型Si掺杂浓度为5×1018cm-3），生长N型掺杂Al0.45Ga0.55N层（厚度为0.5μm，N型Si掺杂浓度1×1019cm-3），生长Al0.45In0.01Ga0.54N量子垒层（厚度为5nm），生长Al0.2In0.01Ga0.79N量子阱层（厚度为3nm），其中，所述Al0.45In0.01Ga0.54N量子垒层和Al0.2In0.01Ga0.79N量子阱层之间还生长有晶格应变层（AlxGa1-xN层，x从0.45到0.2渐变，厚度为5nm），重复生长Al0.45In0.01Ga0.54N量子垒层、Al0.2In0.01Ga0.79N量子阱层和AlxGa1-xN层8次，生长P型掺杂的Al0.5Ga0.5N电子阻挡层（厚度为30nm，P型Mg掺杂的浓度为1.0×1019cm-3），生长P型掺杂Al0.3Ga0.7N传输层（厚度为30nm，P型Mg掺杂的浓度为2×1019cm-3），生长P型掺杂Al0.1Ga0.9N接触层（厚度为50nm，P型Mg掺杂的浓度为5.0×1019cm-3cm-3），得到外延结构；
沿所述P型掺杂Al0.1Ga0.9N接触层的中心位置刻蚀（刻蚀的深度为500nm）至N型掺杂Al0.45Ga0.55N层，得到中心N电极区域；所述中心位置为由所述P型接触层的一边开始并沿与所述边的垂直方向呈叉指型分布；
在所述中心N电极区域蒸镀中心N电极；所述中心N电极的材料为依次设置的厚度为20nm的Cr层、厚度为100nm的Al层（所述Cr层和Al层之间形成良好的欧姆接触）；所述中心N电极的宽度为50μm，长度为300μm；所述中心N电极为3条均匀分布的叉指型分布；
在所述P型接触层的表面蒸镀P电极；所述P电极包括依次设置的厚度为1nm的Ni层和10nm的Au层，形成良好的P型欧姆接触；所述边缘N电极和中心N电极均不与P电极接触；
将得到的芯片结构表面进行清洗后，进行倒装芯片的制作，芯片大小为500μm×500μm，得到UVB芯片；
将所述UVB芯片通入100mA电流，波长为305nm，亮度为25mW。
实施例3
将蓝宝石衬底放入MOCVD设备中，通入氢气，1050℃烘烤后，清洗所述蓝宝石衬底表面的氧化物和杂质；
在1250℃的温度下，在清洗后的蓝宝石衬底表面依次生长AlN层（厚度为2μm），交替生长AlN层（厚度为2nm）和Al0.8Ga0.2N层（厚度为2nm）50个周期，生长非掺杂Al0.6Ga0.4N层（厚度为1μm），生长N型掺杂Al0.6Ga0.4N层（厚度为0.8μm，N型Si掺杂浓度为5×1018cm-3），生长N型掺杂Al0.45Ga0.55N层（厚度为0.3μm，N型Si掺杂浓度1×1019cm-3），生长Al0.45In0.01Ga0.54N量子垒层（厚度为5nm），生长Al0.2In0.01Ga0.79N量子阱层（厚度为3nm），其中，所述Al0.45In0.01Ga0.54N量子垒层和Al0.2In0.01Ga0.79N量子阱层之间还生长有超晶格应变层（交替层叠设置的厚度为1nm的Al0.45In0.01Ga0.54N层和厚度为1nm的Al0.2In0.01Ga0.79N层；交替生长的周期数为5），生长P型掺杂的Al0.5Ga0.5N电子阻挡层（厚度为30nm，P型Mg掺杂的浓度为1.0×1019cm-3），生长P型掺杂Al0.3Ga0.7N传输层（厚度为50nm，P型Mg掺杂的浓度为2×1019cm-3），生长P型掺杂Al0.1Ga0.9N接触层（厚度为50nm，P型Mg掺杂的浓度为5×1019cm-3cm-3），得到外延结构；
沿所述P型掺杂Al0.1Ga0.9N接触层的中心位置刻蚀（刻蚀的深度为500nm）至N型掺杂Al0.45Ga0.55N层，得到中心N电极区域；所述中心位置为由所述P型接触层的一边开始并沿与所述边的垂直方向呈叉指型分布；
在所述中心N电极区域蒸镀中心N电极；所述中心N电极的材料为依次设置的厚度为20nm的Cr层、厚度为100nm的Al层（所述Cr层和Al层之间形成良好的欧姆接触）；所述中心N电极的宽度为50μm，长度为300μm；所述中心N电极为3条均匀分布的叉指型分布；
在所述P型接触层的表面蒸镀P电极；所述P电极包括依次设置的厚度为1nm的Ni层和10nm的Au层，形成良好的P型欧姆接触；所述边缘N电极和中心N电极均不与P电极接触；
将得到的芯片结构表面进行清洗后，进行倒装芯片的制作，芯片大小为500μm×500μm，得到UVB芯片；
将所述UVB芯片通入100mA电流，波长为305nm，亮度为28mW。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种UVB芯片的外延结构，其特征在于，包括由内到外依次层叠设置的衬底、AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层、AlInGaN量子发光层、AlInGaN电子阻挡层、P型AlInGaN传输层和P型接触层；
所述AlInGaN量子发光层包括交替层叠设置的Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层，其中，x1≥x2；所述交替层叠的周期数≥1；
每层所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层之间均设置有晶格应变层；每层所述晶格应变层中的Al含量介于x1和x2之间。
2.如权利要求1所述的外延结构，其特征在于，所述Alx1Iny1Ga1-x1-y1N量子垒层和Alx2Iny2Ga1-x2-y2N量子阱层交替层叠设置的周期数为1~20。
3.如权利要求1或2所述的外延结构，其特征在于，每层所述Alx1Iny1Ga1-x1-y1N量子垒层的厚度为2~20nm；
每层所述Alx2Iny2Ga1-x2-y2N量子阱层的厚度为0.5~8nm。
4.如权利要求3所述的外延结构，其特征在于，所述x1的取值范围为：x1≥0.3；
y1的取值范围为：y1≤0.1。
5.如权利要求3所述的外延结构，其特征在于，所述x2的取值范围为：0.1≤x2≤0.3；
y2的取值范围为：y2≤0.1。
6.如权利要求1所述的外延结构，其特征在于，所述晶格应变层的材料为Alx3Iny3Ga1-x3-y3N，每层晶格应变层中的x3介于x1和x2之间，且沿所述交替层叠设置的方向呈递增或递减变化；
每层晶格应变层中的y3介于y1和y2之间，且沿所述交替层叠设置的方向呈递增或递减变化。
7.如权利要求1所述的外延结构，其特征在于，所述晶格应变层均为超晶格应变层；
每层所述超晶格应变层均包括交替层叠设置的Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层；其中，x2≤x4≤x1，x2≤x5≤x1，y4和y5的取值介于y1和y2之间。
8.如权利要求7所述的外延结构，其特征在于，所述Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层的厚度独立的为0.1~5nm；
所述Alx4Iny4Ga1-x4-y4N层和Alx5Iny5Ga1-x5-y5N层交替层叠设置的周期数为2~100。
9.如权利要求1所述的外延结构，其特征在于，所述Alx2Iny2Ga1-x2-y2N量子阱层中Al的含量均小于所述AlInGaN基础层、非掺杂AlInGaN层、N型AlInGaN层和AlInGaN电子阻挡层中Al的含量。
10.一种UVB芯片，其特征在于，所述UVB芯片由权利要求1~9任一项所述的外延结构制备得到。
11.如权利要求10所述的UVB芯片，其特征在于，所述UVB芯片为倒装芯片结构，包括基座和倒置的UVB芯片结构；
所述UVB芯片结构为在所述外延结构上制备N电极和P电极得到。
12.如权利要求11所述的UVB芯片，其特征在于，所述N电极位于N型AlInGaN层表面；
所述P电极位于所述P型接触层表面。
CN202210051322.3A 2022-01-18 2022-01-18 一种uvb芯片的外延结构、uvb芯片 Pending CN114068778A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210051322.3A CN114068778A (zh) 2022-01-18 2022-01-18 一种uvb芯片的外延结构、uvb芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210051322.3A CN114068778A (zh) 2022-01-18 2022-01-18 一种uvb芯片的外延结构、uvb芯片

Publications (1)

Publication Number Publication Date
CN114068778A true CN114068778A (zh) 2022-02-18

Family

ID=80231231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210051322.3A Pending CN114068778A (zh) 2022-01-18 2022-01-18 一种uvb芯片的外延结构、uvb芯片

Country Status (1)

Country Link
CN (1) CN114068778A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335278A (zh) * 2022-03-16 2022-04-12 至芯半导体(杭州)有限公司 一种uvb芯片的外延结构及其应用

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023690A1 (en) * 2006-07-26 2008-01-31 Yong Tae Moon Nitride-based light emitting device
CN103137805A (zh) * 2013-03-12 2013-06-05 南京大学 用于光电微型传感器的宽谱紫外发光二极管及其制作方法
CN104022198A (zh) * 2014-05-30 2014-09-03 华灿光电(苏州）有限公司 GaN基发光二极管的外延片及其制作方法
US20150333218A1 (en) * 2012-03-29 2015-11-19 Seoul Viosys Co., Ltd. Uv light emitting device
CN105990478A (zh) * 2015-02-11 2016-10-05 晶能光电（常州）有限公司 一种氮化镓基发光二极管外延结构
CN106972085A (zh) * 2017-02-28 2017-07-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN108336198A (zh) * 2017-12-26 2018-07-27 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN110970533A (zh) * 2019-12-30 2020-04-07 广东德力光电有限公司 一种led倒装芯片的紫光外延结构及其制备方法
US20200287077A1 (en) * 2019-03-06 2020-09-10 Bolb Inc. Heterostructure and light-emitting device employing the same
CN111900237A (zh) * 2020-08-13 2020-11-06 厦门乾照光电股份有限公司 一种紫外led芯片及其制作方法
CN113328016A (zh) * 2021-08-02 2021-08-31 至芯半导体(杭州)有限公司 一种AlInGaN紫外发光器件及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023690A1 (en) * 2006-07-26 2008-01-31 Yong Tae Moon Nitride-based light emitting device
US20150333218A1 (en) * 2012-03-29 2015-11-19 Seoul Viosys Co., Ltd. Uv light emitting device
CN103137805A (zh) * 2013-03-12 2013-06-05 南京大学 用于光电微型传感器的宽谱紫外发光二极管及其制作方法
CN104022198A (zh) * 2014-05-30 2014-09-03 华灿光电(苏州）有限公司 GaN基发光二极管的外延片及其制作方法
CN105990478A (zh) * 2015-02-11 2016-10-05 晶能光电（常州）有限公司 一种氮化镓基发光二极管外延结构
CN106972085A (zh) * 2017-02-28 2017-07-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN108336198A (zh) * 2017-12-26 2018-07-27 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
US20200287077A1 (en) * 2019-03-06 2020-09-10 Bolb Inc. Heterostructure and light-emitting device employing the same
CN110970533A (zh) * 2019-12-30 2020-04-07 广东德力光电有限公司 一种led倒装芯片的紫光外延结构及其制备方法
CN111900237A (zh) * 2020-08-13 2020-11-06 厦门乾照光电股份有限公司 一种紫外led芯片及其制作方法
CN113328016A (zh) * 2021-08-02 2021-08-31 至芯半导体(杭州)有限公司 一种AlInGaN紫外发光器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335278A (zh) * 2022-03-16 2022-04-12 至芯半导体(杭州)有限公司 一种uvb芯片的外延结构及其应用
CN114335278B (zh) * 2022-03-16 2022-08-05 至芯半导体(杭州)有限公司 一种uvb芯片的外延结构及其应用

Similar Documents

Publication Publication Date Title
WO2021032142A1 (zh) 具有啁啾超晶格最终势垒结构的深紫外led及制备方法
CN101488550B (zh) 高In组分多InGaN/GaN量子阱结构的LED的制造方法
CN111063753B (zh) 一种Mg掺杂量子阱的AlGaN基深紫外LED外延结构及其制备方法
TW200536161A (en) Semiconductor light-emitting device
WO2022267446A1 (zh) 一种AlInGaN半导体发光器件
TW201421734A (zh) 氮化物半導體結構及半導體發光元件
CN107394019A (zh) 一种半导体发光元件及其制备方法
CN110364600A (zh) 一种紫外发光二极管外延结构及其制作方法
CN209183567U (zh) 具有双层布拉格反射层的深紫外led外延结构及器件
CN111048636A (zh) 一种氧化镓基紫外发光二极管及其制备方法
CN114068778A (zh) 一种uvb芯片的外延结构、uvb芯片
CN103296170A (zh) 一种AlGaN基深紫外LED器件及其制造方法
CN114335278B (zh) 一种uvb芯片的外延结构及其应用
CN102637793B (zh) 三族氮化合物半导体紫外光发光二极管
CN112382708B (zh) 一种具有组分渐变量子阱结构的深紫外led及制备方法
CN210156413U (zh) 一种紫外发光二极管外延结构
CN108630790A (zh) 一种基于AlGaN的深紫外LED
CN117438513A (zh) Uvb-led外延结构及其制备方法
CN116435426A (zh) 一种深紫外发光二极管
CN116053370A (zh) 紫外发光二极管及其制备方法
CN113964224B (zh) 半导体紫外探测器芯片及其外延结构
CN113328016B (zh) 一种AlInGaN紫外发光器件及其制备方法
CN115148872A (zh) 一种深紫外led外延结构及其制备方法
CN103296156A (zh) 一种新型的紫外发光二极管结构
KR20050035325A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220218