CN114067867A - 于记忆装置中进行编程管理的方法、记忆装置及控制器 - Google Patents

于记忆装置中进行编程管理的方法、记忆装置及控制器 Download PDF

Info

Publication number
CN114067867A
CN114067867A CN202111407494.1A CN202111407494A CN114067867A CN 114067867 A CN114067867 A CN 114067867A CN 202111407494 A CN202111407494 A CN 202111407494A CN 114067867 A CN114067867 A CN 114067867A
Authority
CN
China
Prior art keywords
volatile memory
nonvolatile memory
controller
memory component
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111407494.1A
Other languages
English (en)
Inventor
许哲玮
曾新翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN114067867A publication Critical patent/CN114067867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用来于一记忆装置中进行编程管理的方法以及所述记忆装置及其控制器。所述记忆装置包括一非挥发性存储器，且所述非挥发性存储器包括多个非挥发性存储器组件。所述方法包括有：于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，所述控制器检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程；以及当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态时，所述控制器编程所述目标非挥发性存储器组件。本发明的有益之处在于，能够在不增加额外成本的情况下避免记忆装置的瞬间功耗超过预定的产品规格。

Description

于记忆装置中进行编程管理的方法、记忆装置及控制器
本申请是申请日为2017年10月17日、申请号为201710965790.0、发明创造名称为“于记忆装置中进行编程管理的方法、记忆装置及控制器”的中国发明申请的分案申请。
技术领域
本发明是涉及闪存(Flash memory)的存取(access)，尤其涉及一种用来于一记忆装置中进行编程(programming)管理的方法以及相关的记忆装置及其控制器。
背景技术
近年来由于存储器的技术不断地发展，各种可携式记忆装置(例如：符合SD/MMC、CF、MS、或XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些可携式记忆装置中的存储器的访问控制遂成为相当热门的议题。
以常用的NAND型闪存而言，其主要可区分为单阶细胞(single level cell,SLC)与多阶细胞(multiple level cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memory cell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆单元的晶体管的存储能力则被充分利用，是采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录至少两组位信息(诸如00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。
相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保可携式记忆装置对闪存的访问控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。
依据相关技术，有了这些管理机制的记忆装置还是有不足之处。举例来说，因应的某些类型的写入(write)/编程(program)运作，记忆装置的瞬间功耗(instantaneouspower consumption)可能过大而超过预定的产品规格。因此，需要一种新颖的方法及存储器存取架构，以在没有副作用或较不可能带来副作用的状况下达到记忆装置的优化(optimal)效能。
发明内容
本发明的一目的在于公开一种用来于一记忆装置中进行编程(programming)管理的方法以及相关的记忆装置及其控制器，以解决上述问题。
本发明的另一目的在于公开一种用来于一记忆装置中进行编程管理的方法以及相关的记忆装置及其控制器，以在没有副作用或较不可能带来副作用的状况下达到记忆装置的优化(optimal)效能。
本发明的至少一实施例公开一种用来于一记忆装置中进行编程管理的方法，其中所述记忆装置包括一非挥发性存储器(non-volatile memory,NV memory)，且所述非挥发性存储器包括多个非挥发性存储器组件(NV memory element)。例如，所述方法可包括：于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程；以及当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态(non-busy)时，编程所述目标非挥发性存储器组件。
本发明的至少一实施例公开一种记忆装置，其包括有：一非挥发性存储器，用来存储信息，其中所述非挥发性存储器包括多个非挥发性存储器组件；以及一控制器，耦接至所述非挥发性存储器，用来控制所述记忆装置的运作。例如：所述控制器可包括一处理电路，而所述处理电路可用来依据来自一主装置(host device)的一指令控制所述控制器，以容许所述主装置通过所述控制器存取(access)所述非挥发性存储器。另外，于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，所述控制器检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程。此外，当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态(non-busy)时，所述控制器编程所述目标非挥发性存储器组件。
本发明的至少一实施例公开一种记忆装置的控制器，其中所述记忆装置包括所述控制器与一非挥发性存储器，且所述非挥发性存储器包括多个非挥发性存储器组件。例如，所述控制器可包括一处理电路，而所述处理电路可用来依据来自一主装置的一指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。另外，于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，所述控制器检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程。此外，当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态(non-busy)时，所述控制器编程所述目标非挥发性存储器组件。
本发明的好处之一在于，通过适当地进行编程管理，本发明能针对所述控制器的运作进行妥善的控制，以避免记忆装置的瞬间功耗(instantaneous power consumption)超过预定的产品规格。另外，依据本发明的相关实施例来实施并不会增加许多额外的成本，甚至比相关技术更能节省成本。因此，相关技术的问题可被解决，且整体成本不会增加太多。相较于相关技术，本发明能在没有副作用或较不可能带来副作用的状况下达到记忆装置的优化效能。
附图说明
图1为依据本发明一第一实施例的一种记忆装置与一主装置(host device)的示意图。
图2A绘示一快闪芯片(Flash chip)的一区块当中的一局部页地址链结表(localpage address linking table)。
图2B比较图2A所示的局部页地址链结表的一维数组示例与二维数组示例。
图3为依据本发明一实施例的一种用来于一记忆装置中进行编程(programming)管理的方法的流程图。
图4为依据本发明另一实施例的一种用来于一记忆装置中进行编程管理的方法的流程图。
图5绘示于一实施例中的芯片启用(chip-enable,CE)控制方案，其中所述芯片启用控制方案可应用于图3所示方法与图4所示方法。
图6绘示于一实施例中的功耗(power consumption)控制方案，其中所述功耗控制方案可应用于图3所示方法与图4所示方法。
其中，附图标记说明如下：
100 记忆装置
110 存储器控制器
112 微处理器
112C 程序代码
112M 只读存储器
114 控制逻辑电路
116 缓冲存储器
118 传输接口电路
120 非挥发性存储器
122-1,122-2,…,122-N 非挥发性存储器组件
200 主装置
300,320 用来于记忆装置中进行编程管理的方
法
302,322 选取存储器组件的步骤
304 记录存储器组件的选取顺序的步骤
306 判断预设选取间隔的存储器组件是否
已完成编程的步骤
308,328 等待的步骤
310,330 开始存储器组件的编程的步骤
324 判断其它存储器组件的状态的步骤
326 判断处于忙录状态的存储器组件的总数是否小于预设值的步骤
CE1,CE2,CE3,CE4 芯片启用信号
PWR1,PWR2,PWR3,PWR4 功耗
具体实施方式
I.存储器系统
请参考图1，图1为依据本发明一第一实施例的一种记忆装置100与一主装置(hostdevice)200的示意图。例如：记忆装置100可为一可携式记忆装置(例如：符合SD/MMC、CF、MS、或XD标准的记忆卡)或固态硬盘(solid state drive,SSD)。另外，主装置200的例子可包括(但不限于)：多功能移动电话(multifunctional mobile phone)、平板计算机(tablet)、可穿戴装置(wearable device)、以及个人计算机(personal computer)诸如桌面计算机与膝上型计算机。依据本实施例，记忆装置100可包括一控制器诸如存储器控制器110，且可还包括一非挥发性存储器(non-volatile memory,NV memory)120，其中所述控制器是用来存取(access)非挥发性存储器120，且非挥发性存储器120是用来存储信息。非挥发性存储器120可包括多个非挥发性存储器组件(NV memory element)122-1、122-2、…与122-N，其中符号“N”可代表大于一的正整数。例如：非挥发性存储器120可为一闪存(Flashmemory)，而非挥发性存储器组件122-1、122-2、…与122-N可分别为多个闪存芯片(Flashmemory chip)或多个闪存裸晶(Flash memory die)，但本发明并不限于此。
如图1所示，存储器控制器110可包括一处理电路诸如一微处理器112、一存储器诸如一只读存储器(read only memory,ROM)112M、一控制逻辑电路114、一缓冲存储器116、与一传输接口电路118，其中这些组件可通过一总线彼此耦接。缓冲存储器116是以一随机存取存储器(random access memory,RAM)来实施。另外，本实施例的只读存储器112M是用来存储一程序代码112C，而微处理器112则用来执行程序代码112C以控制对非挥发性存储器120的存取。请注意，程序代码112C也可以存储在缓冲存储器116或任何形式的存储器内。此外，控制逻辑电路114可包括一错误更正码电路(未显示)，以保护数据或进行错误更正，而传输接口电路118可符合一特定通信标准(诸如串行高级技术附件(Serial AdvancedTechnology Attachment,SATA)标准、通用串行总线(Universal Serial Bus,USB)标准、或快捷外设互联(Peripheral Component Interconnect Express，PCIE)标准)且可依据所述特定通信标准进行通信。
于本实施例中，主装置200可通过传送指令与对应的逻辑地址予存储器控制器110来存取记忆装置100。存储器控制器110接收所述指令与所述逻辑地址，并控制非挥发性存储器120读取、写入(write)/编程(program)、或抹除(erase)非挥发性存储器120当中具有实体地址的记忆单位(memory unit)，其中所述实体地址对应于所述逻辑地址。
II.页地址链结表(page address linking table)
图2A绘示一快闪芯片0的一区块当中的一局部(local)页地址链结表，其中快闪芯片0可作为上述闪存芯片的一例。如图2A所示，快闪芯片0包括多个区块0、1、2、…、与M。请注意，一区块是一抹除单位。换言之，当需要抹除数据时，微处理器112同时抹除存储于所述区块的全部资料。另外，一区块，诸如图2A所示的区块0，包括多个页。例如：快闪芯片0的区块0包括128页。在所述区块诸如区块0中，这些页被区分为两个分区，即用来存储数据的一数据分区以及用来存储一局部页地址链结表0的一表格分区。所述区块的资料分区内的诸页可称为所述区块的资料页，其中所述数据页中的任一者可包括一数据位组区(data byteregion)DBR与一备用位组区(spare byte region)SBR。
依据本实施例，所述数据分区内的页数以及所述表格分区内的页数可依需要来订定。例如：页0、1、2、…、126可用来存储数据，且所述区块中剩下的页是用来存储局部页地址链结表0。依据某些实施例，所述资料分区可包括少于127页，且所述表格分区可包括两页或更多页。又例如：所述区块内的总页数、所述数据分区内的页数以及所述表格分区内的页数可分别予以变化。请注意，一页是一写入单位。换言之，当需要写入数据时，微处理器112一次将相当于一页的资料写入一页。依据本实施例，图1所示的非挥发性存储器120中的每一快闪芯片的多个区块中的每一区块可具有一局部页地址链结表。为了简明起见，只有快闪芯片0的区块0的局部页地址链结表0是绘示于图2A，是因为每一局部页地址链结表的功能与运作都彼此相似。
于本实施例中，局部页地址链结表0被建立的时间点是当区块0中的全部数据页已被写入，也就是说，被完全编程(fully programmed)的时。然而，于区块0中的资料页被完全编程之前，微处理器112会暂时地在所述随机存取存储器中存储一暂时局部页地址链结表0；当区块0中一实体页地址与一逻辑页地址的间的任何链结关系改变时，微处理器112就更新暂时局部页地址链结表0。
依据本实施例，所述暂时/非暂时局部页地址链结表(例如：所述暂时局部页地址链结表0或局部页地址链结表0)的一字段(项目)的排列顺位代表一实体页地址，而此字段中的内容代表一相关的逻辑页地址。例如：假设iP与jP分别为图2A所示的暂时/非暂时局部页地址链结表的示例表格位置(iP,jP)当中的列数与行数，并且iP＝0、1、…等且jP＝0、1、…等。在图2A所示的暂时/非暂时局部页地址链结表的这个二维数组示例中，对应于第(iP*4+jP)个字段的示例表格位置(iP,jP)代表一实体页地址PPN，其可描述如下：PPN＝(PBN*DPC+iP*4+jP)；
其中参数PBN表示讨论中的实体区块的实体区块编号(例如：PBN＝0、1、2、…等，分别对对应于区块0、1、2、…等)，而参数DPC则表示每一区块的资料页数量(例如：于本实施例中可为127)。这只是为了说明的目的而已，并非对本发明的限制。为了便于理解，所述暂时/非暂时局部页地址链结表可绘示为单一行，如图2B右半部所示。给定iP仍为列数且iP＝0、1、…等，则在图2B右半部所示的这个一维数组示例当中，针对区块PBN的暂时/非暂时局部页地址链结表而言，对应于第iP个字段的示例表格位置iP代表一实体页地址(PBN*DPC+iP)。也就是，针对这个一维数组示例，上式可被重新改写如下：PPN＝(PBN*DPC+iP)。
例如：当主装置200传送一指令予微处理器112以在一逻辑页地址0x0002写入某些数据时，微处理器112可将这些数据与逻辑页地址0x0002分别写入快闪芯片0的区块0的页0的数据位组区DBR与备用位组区SBR，且将逻辑页地址0x0002写入所述暂时局部页地址链结表0的第一个字段，以藉此指出逻辑页地址0x0002链结/映像至快闪芯片0的区块0的页0，其实体页地址是0x0000。依此类推。当区块0中的全部数据页已被写入时，微处理器112可复制所述暂时局部页地址链结表0的最新版本，以建立局部页地址链结表0。请注意，逻辑页地址{0x0002,0x0001,0x0002,0x0005,0x0003,0x0007,0x0010,0x0008,…,0x0000,0x0009,0x0004}可作为所述逻辑地址的例子。依据某些实施例，所述逻辑地址可予以变化。
依据某些实施例，一局部页地址链结表诸如局部页地址链结表0中的逻辑页地址的范围可大于一区块诸如区块0中的页数。
依据某些实施例，微处理器112可依据分别对应于多个区块的多个局部页地址链结表，于所述随机存取存储器中建立一全局(global)页地址链结表，来记录/更新所述实体地址与所述逻辑地址的间的关系。
III.效能控制
存储器控制器110可于记忆装置100中管理编程(programming)运作，以在较少或没有副作用的状况下解决相关技术的问题。例如：存储器控制器110可动态地调整所述编程运作的排程(scheduling)，以达到记忆装置100的优化(optimal)效能。
图3为依据本发明一实施例的一种用来于一记忆装置中进行编程管理的方法300的流程图，其中方法300可应用于记忆装置100，且可应用于所述控制器诸如存储器控制器110。例如：在所述处理电路诸如微处理器112的控制下，存储器控制器110可进行方法300的运作。为了简化说明，假设记忆装置100可具有单一通道(Channel)、且所述单一通道中的非挥发性存储器组件的总数可为4(N＝4)，并且以这些非挥发性存储器组件(其可分别为非挥发性存储器组件122-1、122-2、122-3与122-4)为例进行下列说明；但本发明并不以此为限。方法300也可适用于通道总数(total channel count)NCH、每通道非挥发性存储器组件数(NV-memory-element-count per channel)NPC、或非挥发性存储器组件的总数N为任何正整数的记忆装置100，其中N＝(NPC*NCH)。
在步骤302中，存储器控制器110可选取其中一个未进行编程存储器组件。例如，在此之前，非挥发性存储器组件122-1、122-2及122-3已被选取，且选取未被取消，仅剩非挥发性存储器组件122-4可被选取，因此，在步骤302中，存储器控制器110选取非挥发性存储器组件122-4。
在步骤304中，存储器控制器110可记录此存储器组件的选取顺序。假设非挥发性存储器组件122-1、122-2及122-3已被选取，且选取顺序分别为0、1及2。例如非挥发性存储器组件122-4的选取顺序为3。
在步骤306中，存储器控制器110可依据选取顺序判断预设选取间隔(defaultselection interval)的存储器组件是否已完成编程。如果是，则执行步骤310；如果否，则执行步骤308。预设选取间隔是用以决定之前选取的非挥发性存储器组件与目前选取的非挥发性存储器组件的间的关联性，且预设选取间隔的值小于非挥发性存储器组件的总数。依据选取顺序，非挥发性存储器组件122-1、122-2及122-3相对于非挥发性存储器组件122-4的选取间隔分别为3(例如(3-0)＝3)、2(例如(3-1)＝2)及1(例如(3-2)＝1)。假设预设选取间隔为3，则预设选取间隔的存储器组件乃对应至非挥发性存储器组件122-1。存储器控制器110可检查非挥发性存储器组件122-1，是否处于一忙碌(busy)状态或一非忙碌(non-busy)状态。依据本实施例，所述非忙碌状态可为一备妥(ready)状态，但本发明并不以此为限。
在步骤308中，存储器控制器110可等待一预设时间；之后，执行步骤306。由于非挥发存储器组件122-1、122-2及122-3已被选取且目前正在进行编程，为了避免记忆装置100消耗大多的电力，因此，存储器控制器110等待一段预设时间，例如：50ns，接着执行步骤306以判断非挥发存储器组件122-1是否完成编程，如果是，再进行非挥发存储器组件122-4的编程。
在步骤310中，存储器控制器110可开始此存储器组件的编程。当非挥发存储器组件122-1完成编程并进入所述非忙碌状态时，存储器控制器110可编程选取的非挥发性存储器组件122-4。如此一来，方法300能避免编程选取的非挥发性存储器组件122-4，直到非挥发性存储器组件122-1进入所述非忙碌状态后再编程选取的非挥发性存储器组件122-4，以达到本发明的至少一目的。之后，结束方法300的运作。
另外，步骤310可更包括删除此存储器组件的选取顺序。之后，当方法300重新被执行时，由于已完成编程的存储器组件的选取顺序被删除，剩下的选取顺序所对应的非挥发性存储器组件即仍在编程中，处于忙碌状态，所以步骤306的判断结果符合非挥发性存储器组件122-1、122-2、122-3与122-4的真实情况。
在上述实施例中，非挥发性存储器组件122-1、122-2、122-3与122-4的选取及编程顺序为随机选取，因此，步骤304为必要的。在另一种实施方式中，非挥发性存储器组件122-1、122-2、122-3与122-4的选取为固定的，即选取顺序为固定的，此状况下，步骤304为非必要的并可省略的。
在上述实施例中，预设编程间隔的值可较佳地等于非挥发性存储器组件的总数减一；但本发明并不以此为限。例如，预设编程间隔的值可为任何小于非挥发性存储器组件的总数的正整数。
图4为依据本发明另一实施例的一种用来于一记忆装置中进行编程管理的方法320的流程图，其中，步骤322、328与330分别等同于步骤302、308与310，而步骤324与326分别异于步骤304与306。
在步骤324中，存储器控制器110可判断其它存储器组件的状态。例如当非挥发性存储器组件122-1、122-2及122-3已被选取并正在进行编程中，则非挥发性存储器组件122-1、122-2及122-3的状态皆为忙录状态。
在步骤326中，存储器控制器110可判断处于忙录状态的存储器组件的总数是否小于一预设值。如果是，则执行步骤330；如果否，则执行步骤328。假设预设值为3。此状况下，由于非挥发性存储器组件122-1、122-2及122-3的状态皆为忙录状态，所以忙录状态的总数并不小于3，所以执行步骤328。当其中的一非挥发性存储器组件122-1、122-2及122-3的状态由忙录状态变更为非忙碌状态时，例如：非挥发性存储器组件122-1首先完成编程，并由忙录状态变更为非忙碌状态，使处于忙录状态的存储器组件的总数小于预设值，故执行步骤330，对非挥发性存储器组件122-4进行编程。
依据某些实施例，于编程所述多个非挥发性存储器组件122-1、122-2、…与122-N中的一目标非挥发性存储器组件122-n之前(符号“n”可代表落入区间[1,N]的任一正整数)，存储器控制器110可检查所述多个非挥发性存储器组件122-1、122-2、…与122-N中的另一非挥发性存储器组件是否处于所述忙碌状态或所述非忙碌状态。例如所述非忙碌状态可为所述备妥状态，但本发明并不以此为限。当所述另一非挥发性存储器组件进入所述非忙碌状态时，存储器控制器110可编程目标非挥发性存储器组件122-n。例如存储器控制器110可避免编程目标非挥发性存储器组件122-n，直到所述另一非挥发性存储器组件进入所述非忙碌状态。在所述多个非挥发性存储器组件122-1、122-2、…与122-N的一预定逻辑序列(predetermined logic sequence)中，所述另一非挥发性存储器组件是目标非挥发性存储器组件122-n的一后续的(subsequent)非挥发性存储器组件。为了便于理解，所述预定逻辑序列可为{{122-1,122-2,…,122-N},{122-1,122-2,…,122-N},…}(其是由序列{122-1,122-2,…,122-N}的重复所组成)，但本发明并不以此为限。当目标非挥发性存储器组件122-n代表预定逻辑序列{{122-1,122-2,…,122-N},{122-1,122-2,…,122-N},…}中的某一个非挥发性存储器组件时，在预定逻辑序列{{122-1,122-2,…,122-N},{122-1,122-2,…,122-N},…}当中，所述另一非挥发性存储器组件是位于这个非挥发性存储器组件之后。例如：在所述预定逻辑序列中，所述另一非挥发性存储器组件可以是目标非挥发性存储器组件122-n的下一个非挥发性存储器组件，诸如非挥发性存储器组件122-(n+1)或非挥发性存储器组件122-(n+1-N)，其中，若n<N，则所述下一个非挥发性存储器组件代表非挥发性存储器组件122-(n+1)，否则(这表示n＝N)，所述下一个非挥发性存储器组件代表非挥发性存储器组件122-(n+1-N)(也就是122-1，当n＝N)。此状况下，在所述多个非挥发性存储器组件122-1、122-2、…与122-N中，同时处于所述忙碌状态的非挥发性存储器组件的数量的最大值可等于所述多个非挥发性存储器组件122-1、122-2、…与122-N的总数减一。另外，所述预定逻辑序列可以指出可应用于(applicable to)所述多个非挥发性存储器组件122-1、122-2、…与122-N的编程运作的顺序。因应来自记忆装置100以外的至少一请求(request)，存储器控制器110可依据所述预定逻辑序列轮流编程所述多个非挥发性存储器组件122-1、122-2、…与122-N。例如：上述至少一请求可代表主装置200传送至记忆装置100的至少一写入指令。因应上述至少一写入指令，记忆装置100可对所述多个非挥发性存储器组件122-1、122-2、…与122-N进行一系列编程运作，以在避免相关技术的问题(例如：瞬间功耗(instantaneous power consumption)超过预定的产品规格)的状况下尽快地将一系列数据存储进入非挥发性存储器120。基于方法200，存储器控制器110可管理所述系列编程运作，以在没有副作用或较不可能带来副作用的状况下达到记忆装置100的优化效能。
依据某些实施例，存储器控制器110可同时编程所述多个非挥发性存储器组件122-1、122-2、…与122-N中的一组非挥发性存储器组件、且使所述组非挥发性存储器组件的数量小于或等于一预定非挥发性存储器组件数(predetermined NV memory elementcount)，其中所述预定非挥发性存储器组件数小于所述多个非挥发性存储器组件122-1、122-2、…与122-N的总数。例如：于检查所述另一非挥发性存储器组件是否处于所述忙碌状态或所述非忙碌状态的运作的期间，目标非挥发性存储器组件122-n尚未被选择成为所述组非挥发性存储器组件中的一非挥发性存储器组件。当所述另一非挥发性存储器组件进入所述非忙碌状态时，存储器控制器110可选择目标非挥发性存储器组件122-n成为所述组非挥发性存储器组件中的所述非挥发性存储器组件。又例如：于检查所述另一非挥发性存储器组件是否处于所述忙碌状态或所述非忙碌状态的运作被进行之前，所述另一非挥发性存储器组件已被选择成为所述组非挥发性存储器组件的其中的一。当所述另一非挥发性存储器组件进入所述非忙碌状态时，所述另一非挥发性存储器组件就不是所述组非挥发性存储器组件的其中的一。
图5绘示于一实施例中的芯片启用(chip-enable,CE)控制方案，而所述芯片启用控制方案可应用于图3所示方法300与图4所示方法320。假设N＝4，但本发明并不限于此。此状况下，所述多个非挥发性存储器组件122-1、122-2、…与122-N可代表四个非挥发性存储器组件122-1、122-2、122-3与122-4。存储器控制器110可控制芯片启用信号CE1、CE2、CE3、CE4各自的状态，来分别启用(enable)或禁能(disable)这四个非挥发性存储器组件122-1、122-2、122-3与122-4。例如：当芯片启用信号CE1、CE2、CE3、CE4中的任一芯片启用信号处于一低电压位准时，这个芯片启用信号所控制的非挥发性存储器组件可处于所述忙碌状态。又例如：当芯片启用信号CE1、CE2、CE3、CE4中的任一芯片启用信号处于一高电压位准时，这个芯片启用信号所控制的非挥发性存储器组件可处于所述非忙碌状态，诸如所述备妥状态。当需要时，存储器控制器110可轮询(poll)芯片启用信号CE1、CE2、CE3、CE4中的任一芯片启用信号，以得知这个芯片启用信号所控制的非挥发性存储器组件是否处于所述忙碌状态或所述非忙碌状态。依据本实施例，存储器控制器110可控制芯片启用信号CE1、CE2、CE3、CE4同时处于所述低电压位准，但本发明并不限于此。
图6绘示于一实施例中的功耗(power consumption)控制方案，而所述功耗控制方案可应用于图3所示方法300与图4所示方法320。图6所示的横轴代表时间。非挥发性存储器组件122-1、122-2、122-3与122-4各自的功耗PWR1、PWR2、PWR3、PWR4可分别以各种不同的阴影来呈现，其中重度阴影部分可代表编程运作所导致的高功耗，轻度阴影部分可代表非编程运作所导致的低功耗，且非阴影部分可代表没有功耗或是极低的功耗。如图6上半部所示，假设同时编程非挥发性存储器组件122-1、122-2、122-3与122-4可造成记忆装置100的功耗超过一预定功率限制(power limitation)。如图6下半部所示，存储器控制器110可基于方法300进行编程管理，以避免这样的问题，其中指向某些重度阴影部分尾端的箭头可指出存储器控制器110能达到记忆装置100的优化效能。
依据本实施例，存储器控制器110可控制在非挥发性存储器组件122-1、122-2、122-3与122-4当中同时处于所述忙碌状态的非挥发性存储器组件的数量。例如：在非挥发性存储器组件122-1、122-2、122-3与122-4中，同时处于所述忙碌状态的非挥发性存储器组件的数量的最大值可等于非挥发性存储器组件122-1、122-2、122-3与122-4的总数减一，也就是3，其中所述预定逻辑序列可为{{122-1,122-2,122-3,122-4},{122-1,122-2,122-3,122-4},…}，但本发明并不以此为限。于是，存储器控制器110可将非挥发性存储器组件122-1、122-2、122-3与122-4当中同时被编程的非挥发性存储器组件的数量维持为不超过所述预定非挥发性存储器组件数，以控制记忆装置100的功耗于所述预定功率限制以内。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种用来于一记忆装置中进行编程管理的方法，所述记忆装置包括一非挥发性存储器，所述非挥发性存储器包括多个非挥发性存储器组件，其特征在于，所述方法包括有：
于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程；以及
当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态时，编程所述目标非挥发性存储器组件，其中
所述多个非挥发性存储器组件于被选取时分别对应于一选取顺序，所述另一非挥发性存储器组件为相对于所述目标非挥发性存储器组件具有预设选取间隔的非挥发性存储器组件。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
避免编程所述目标非挥发性存储器组件，直到所述另一非挥发性存储器组件完成编程并进入所述非忙碌状态。
3.如权利要求1所述的方法，其特征在于，所述多个非挥发性存储器组件分别为代表多个闪存裸晶，且所述预设选取间隔的值小于所述多个非挥发性存储器组件的总数或等于所述多个非挥发性存储器组件的总数减一。
4.如权利要求1所述的方法，其特征在于，于检查所述另一非挥发性存储器组件是否已完成编程的运作的期间，检查所述另一非挥发性存储器组件是否处于一忙碌状态或所述非忙碌状态。
5.如权利要求4所述的方法，其特征在于，所述方法还包括：
同时编程所述多个非挥发性存储器组件中的一组非挥发性存储器组件、且使所述组非挥发性存储器组件的数量小于或等于一预定非挥发性存储器组件数，其中所述预定非挥发性存储器组件数小于所述多个非挥发性存储器组件的总数。
6.如权利要求5所述的方法，其特征在于，于检查所述另一非挥发性存储器组件是否处于所述忙碌状态或所述非忙碌状态的运作的期间，所述目标非挥发性存储器组件尚未被选择成为所述组非挥发性存储器组件中的一非挥发性存储器组件；以及所述方法还包括：
当所述另一非挥发性存储器组件进入所述非忙碌状态时，选择所述目标非挥发性存储器组件成为所述组非挥发性存储器组件中的所述非挥发性存储器组件。
7.如权利要求5所述的方法，其特征在于，于检查所述另一非挥发性存储器组件是否处于所述忙碌状态或所述非忙碌状态的运作被进行之前，所述另一非挥发性存储器组件已被选择成为所述组非挥发性存储器组件的其中的一；以及当所述另一非挥发性存储器组件进入所述非忙碌状态时，所述另一非挥发性存储器组件不是所述组非挥发性存储器组件的其中的一。
8.一种记忆装置，其特征在于，包括有：
一非挥发性存储器，用来存储信息，其中所述非挥发性存储器包括多个非挥发性存储器组件；以及
一控制器，耦接至所述非挥发性存储器，用来控制所述记忆装置的运作，其中所述控制器包括：
一处理电路，用来依据来自一主装置的一指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器，其中：
于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，所述控制器检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程；以及
当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态时，所述控制器编程所述目标非挥发性存储器组件，其中
所述多个非挥发性存储器组件于被选取时分别对应于一选取顺序，所述另一非挥发性存储器组件为相对于所述目标非挥发性存储器组件具有预设选取间隔的非挥发性存储器组件。
9.如权利要求8所述的记忆装置，其特征在于，所述控制器避免编程所述目标非挥发性存储器组件，直到所述另一非挥发性存储器组件完成编程并进入所述非忙碌状态。
10.如权利要求8所述的记忆装置，其特征在于所述多个非挥发性存储器组件分别代表多个闪存裸晶，且所述预设选取间隔的值小于所述多个非挥发性存储器组件的总数或等于所述多个非挥发性存储器组件的总数减一。
11.一种记忆装置的控制器，所述记忆装置包括所述控制器与一非挥发性存储器，所述非挥发性存储器包括多个非挥发性存储器组件，其特征在于，所述控制器包括有：
一处理电路，用来依据来自一主装置的一指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器，其中：
于编程所述多个非挥发性存储器组件中的一目标非挥发性存储器组件之前，所述控制器检查所述多个非挥发性存储器组件中的另一非挥发性存储器组件是否已完成编程；以及
当所述另一非挥发性存储器组件已完成编程并进入一非忙碌状态时，所述控制器编程所述目标非挥发性存储器组件，其中
所述多个非挥发性存储器组件于被选取时分别对应于一选取顺序，所述另一非挥发性存储器组件为相对于所述目标非挥发性存储器组件具有预设选取间隔的非挥发性存储器组件。
12.如权利要求11所述的控制器，其特征在于，所述控制器避免编程所述目标非挥发性存储器组件，直到所述另一非挥发性存储器组件进入所述非忙碌状态。
13.如权利要求11所述的控制器，其特征在于，所述多个非挥发性存储器组件分别代表多个闪存裸晶，且所述预设选取间隔的值小于所述多个非挥发性存储器组件的总数或等于所述多个非挥发性存储器组件的总数减一。
CN202111407494.1A 2017-07-21 2017-10-17 于记忆装置中进行编程管理的方法、记忆装置及控制器 Pending CN114067867A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW106124457A TWI641988B (zh) 2017-07-21 2017-07-21 用來於一記憶裝置中進行編程管理之方法以及記憶裝置及其控制器
TW106124457 2017-07-21
CN201710965790.0A CN109285574B (zh) 2017-07-21 2017-10-17 于记忆装置中进行编程管理的方法、记忆装置及控制器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710965790.0A Division CN109285574B (zh) 2017-07-21 2017-10-17 于记忆装置中进行编程管理的方法、记忆装置及控制器

Publications (1)

Publication Number Publication Date
CN114067867A true CN114067867A (zh) 2022-02-18

Family

ID=65023063

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710965790.0A Active CN109285574B (zh) 2017-07-21 2017-10-17 于记忆装置中进行编程管理的方法、记忆装置及控制器
CN202111407494.1A Pending CN114067867A (zh) 2017-07-21 2017-10-17 于记忆装置中进行编程管理的方法、记忆装置及控制器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710965790.0A Active CN109285574B (zh) 2017-07-21 2017-10-17 于记忆装置中进行编程管理的方法、记忆装置及控制器

Country Status (3)

Country Link
US (2) US11069409B2 (zh)
CN (2) CN109285574B (zh)
TW (1) TWI641988B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200109682A (ko) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 메모리 시스템, 메모리 장치 및 그 동작 방법
TWI725434B (zh) * 2019-05-24 2021-04-21 慧榮科技股份有限公司 藉助於組態設定來進行動態節流控制之方法、具備計算機功能的主機、以及資料儲存裝置及其控制器
US11362267B2 (en) * 2019-12-19 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having resistance switching element surrounding top electrode and integrated circuit device including the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7827348B2 (en) 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US20050144516A1 (en) * 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive deterministic grouping of blocks into multi-block units
US7212440B2 (en) * 2004-12-30 2007-05-01 Sandisk Corporation On-chip data grouping and alignment
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
KR101606880B1 (ko) 2009-06-22 2016-03-28 삼성전자주식회사 데이터 저장 시스템 및 그것의 채널 구동 방법
TWI386802B (zh) * 2009-07-03 2013-02-21 Phison Electronics Corp 用於快閃記憶體的資料寫入方法及其控制電路與儲存系統
TWI506422B (zh) * 2009-09-23 2015-11-01 Silicon Motion Inc 用來管理具有多通道、多途徑的記憶裝置之方法以及相關之記憶裝置及其控制器
TWI437569B (zh) * 2009-10-16 2014-05-11 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
US8595523B2 (en) * 2010-02-12 2013-11-26 Phison Electronics Corp. Data writing method for non-volatile memory, and controller and storage system using the same
US8310880B2 (en) 2010-03-05 2012-11-13 248 Solid State, Inc. Virtual channel support in a nonvolatile memory controller
TWI466121B (zh) * 2010-12-31 2014-12-21 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
US8954689B2 (en) * 2011-06-30 2015-02-10 Seagate Technology Llc Limiting activity rates that impact life of a data storage media
CN103853666B (zh) * 2012-12-04 2016-12-21 群联电子股份有限公司 存储器、其存储控制器与数据写入方法
US9335952B2 (en) 2013-03-01 2016-05-10 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices
US9711225B2 (en) * 2013-10-16 2017-07-18 Sandisk Technologies Llc Regrouping and skipping cycles in non-volatile memory
US9218283B2 (en) * 2013-12-02 2015-12-22 Sandisk Technologies Inc. Multi-die write management
US9582211B2 (en) 2014-04-29 2017-02-28 Sandisk Technologies Llc Throttling command execution in non-volatile memory systems based on power usage
US9928138B2 (en) * 2015-02-17 2018-03-27 Toshiba Memory Corporation Memory system
TWI556100B (zh) 2015-10-26 2016-11-01 點序科技股份有限公司 快閃記憶體裝置及其交錯存取方法

Also Published As

Publication number Publication date
US20190027221A1 (en) 2019-01-24
US11488671B2 (en) 2022-11-01
CN109285574B (zh) 2021-12-14
TWI641988B (zh) 2018-11-21
TW201908958A (zh) 2019-03-01
US20210312990A1 (en) 2021-10-07
CN109285574A (zh) 2019-01-29
US11069409B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
US10296231B2 (en) Data-storage device and data maintenance method thereof
CN110083546B (zh) 记忆装置中进行写入管理的方法、记忆装置和其控制器
US9846643B2 (en) Methods for maintaining a storage mapping table and apparatuses using the same
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
CN111045593B (zh) 用来进行读取加速的方法以及数据存储装置及其控制器
CN111651371B (zh) 非对称型平面管理方法以及数据存储装置及其控制器
CN111694510B (zh) 数据储存装置与数据处理方法
TWI437569B (zh) 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
US10365834B2 (en) Memory system controlling interleaving write to memory chips
US9852068B2 (en) Method and apparatus for flash memory storage mapping table maintenance via DRAM transfer
TWI644215B (zh) 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器
CN106504788B (zh) 具有空闲存储器件的存储系统及其操作方法
TWI709855B (zh) 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
TWI721246B (zh) 資料編程之方法以及記憶裝置及其控制器
TWI725434B (zh) 藉助於組態設定來進行動態節流控制之方法、具備計算機功能的主機、以及資料儲存裝置及其控制器
CN110308936B (zh) 进行初始化的方法、记忆装置及其控制器以及电子装置
CN109388593B (zh) 进行动态资源管理的方法、记忆装置及记忆装置的控制器
US8713242B2 (en) Control method and allocation structure for flash memory device
CN110322913B (zh) 存储器管理方法与存储控制器
JP2008176606A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination