CN114038817A - 一种散热片及其制造方法、半导体电路及其制造方法 - Google Patents
一种散热片及其制造方法、半导体电路及其制造方法 Download PDFInfo
- Publication number
- CN114038817A CN114038817A CN202111275621.7A CN202111275621A CN114038817A CN 114038817 A CN114038817 A CN 114038817A CN 202111275621 A CN202111275621 A CN 202111275621A CN 114038817 A CN114038817 A CN 114038817A
- Authority
- CN
- China
- Prior art keywords
- heat sink
- radiating fin
- chip carrier
- power device
- semiconductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
Abstract
本发明涉及一种散热片及其制造方法、半导体电路及其制造方法,散热片包括相对的第一表面与第二表面;第一表面用于与功率器件焊接结合;第二表面设有若干凹槽,第二表面用于与芯片载体焊接结合;散热片的制造方法,通过冲压的方式在散热片的受压面形成若干凹槽;半导体电路包括芯片载体、散热片、功率器件以及驱动芯片;散热片设于芯片载体与功率器件之间,散热片的第二表面通过焊料与芯片载体结合;半导体电路的制造方法用于制造上述半导体电路。本发明的技术方案,散热片的相对两面容易区分,可提高生产效率,并且可提高功率器件的散热效率,焊接散热片时,有利于排出气泡,降低空洞率,确保散热片与芯片载体有效接触,降低热阻,提高热容。
Description
技术领域
本发明涉及一种散热片及其制造方法、半导体电路及其制造方法,属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品,其在电力电子领域应用广泛,如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。
在一些相关技术中,在封装半导体电路时,为了控制成本,将功率器件直接焊接至PCB板、铜框架等芯片载体上。但是,采用此种制造方法制造的半导体电路封装产品,尤其是小型化设计、高频设计的产品,在应用时,很容易出现功率器件发热过高、局部温升过快、产品发热不均、产品散热不均的情况;如此,容易导致功率器件失效,半导体电路封装产品工作效率较低,影响功率器件的可靠运行,缩减半导体电路封装产品的产品使用周期。
在另一些相关技术中,在封装半导体电路时,增加散热片以加强功率器件的散热效率。但是,目前的散热片一般通过冲压加工形成,冲压模具下冲时,会造成散热片的四个角受力发生变形,散热片的受压面出现中部下凹、角部翘曲的情况,散热片的受压面不平整;如此,导致散热片在粘贴结合至功率器件时,容易损坏芯片。
发明内容
本发明需要解决的技术问题是现有的半导体电路,在制造过程中将散热片与功率器件焊接结合时,容易损坏功率器件。
具体地,本发明提供一种散热片,适用于半导体电路制造,包括相对的第一表面与第二表面;所述第一表面用于与功率器件焊接结合;所述第二表面设有若干凹槽,所述第二表面用于与芯片载体焊接结合。
可选地,所述第一表面为平面。
可选地,所述凹槽为V型槽,若干所述凹槽间隔排布于所述第二表面。
可选地,所述凹槽在第一方向上贯通所述散热片,并在所述散热片的相对两端分别形成槽开口;所述凹槽相对两侧的槽壁之间形成夹角,夹角的角度为α,70°≤α≤110°。
可选地,每一所述凹槽沿第一方向延伸,若干所述凹槽沿第二方向排布;
所述第一方向为所述散热片的宽度方向,所述第二方向为所述散热片的长度方向;
所述散热片的长度为R,4mm≤R≤11mm;
所述散热片的宽度为Y,2mm≤Y≤8mm;
所述散热片的角部设有倒角,所述倒角的角度为K,2°≤K≤6°;
所述散热片的厚度为H,0.5mm≤H≤1.5mm。
具体地,本发明提供一种散热片的制造方法,包括:
第一准备步骤:提供金属基片;
第二准备步骤:提供冲压模具,所述冲压模具的下压面具有若干凸部;
冲压步骤:所述冲压模具冲压所述金属基片,所述下压面压于所述金属基片,所述金属基片的受压面在所述凸部的冲压作用下变形,在所述受压面形成若干凹槽;获得第二表面具有若干凹槽的散热片。
可选地,还包括冲压模具加工方法:采用光刻工艺或化学蚀刻的工艺加工所述冲压模具的模具腔体的下压面,以在所述下压面形成若干V型凸部;
在所述冲压步骤中:所述下压面的V型凸部压于所述散热片的受压面,在所述散热片的受压面形成若干V型凹槽。
具体地,本发明提供一种半导体电路,包括:
芯片载体;
如上方案所述的散热片,所述散热片的第二表面通过焊接材料与所述芯片载体焊接;
功率器件,配置于所述散热片背离所述芯片载体的一侧;所述功率器件通过焊接材料与第一表面焊接;以及,
驱动芯片,配置于所述芯片载体;所述驱动芯片与所述功率器件电连接。
可选地,所述功率器件包括开关管以及续流二极管;
所述半导体电路包括多组功率组件,每组所述功率组件包括散热片,还包括焊接于所述散热片的第一表面的开关管以及续流二极管,所述开关管通过电连接件与所述续流二极管电连接,所述开关管通过电连接件与所述驱动芯片电连接。
可选地,所述芯片载体包括基体、引脚、电路布线层以及焊盘;所述基体包括安装面,所述电路布线层设于所述安装面,所述焊盘设于所述电路布线层;
所述散热片的所述第二表面通过焊接材料焊接于所述焊盘;
所述功率器件通过电连接件与所述电路布线层或所述引脚电连接;
所述半导体电路还包括封装体,所述封装体包裹所述芯片载体、所述散热片、所述功率器件以及所述驱动芯片,所述引脚的至少一部分由所述封装体露出;
所述散热片为铜基散热片或铝基散热片;
所述芯片载体为IMS基板、或DBC框架、或CIS框架。
具体地,本发明提供一种半导体电路的制造方法,包括:
散热片上料步骤:将如上方案所述的散热片第一表面朝上地放置于工装内;
上焊料步骤:将软焊接材料提供至所述第一表面;
功率器件上料步骤:将功率芯片吸至所述软焊接材料上;
焊接步骤:在焊接温度下,功率芯片通过软焊接材料与散热片结合,得到功率组件;
上板步骤:提供芯片载体,将功率组件的散热片朝下地焊接于所述芯片载体。
本发明的散热片的正反面容易区分,该散热片应用于半导体电路时,可提高功率器件的散热效率,提高半导体电路的生产效率,散热片的第二表面设有若干凹槽,采用焊料将第二表面与芯片载体焊接时,气泡更容易排出;
本发明的散热片的制造方法,适于制造上述散热片;
本发明的半导体电路,通过配置散热片,可提高功率器件散热效率,提升功率器件可靠性以及使用寿命;并且,避免散热片损坏功率器件,散热片的第二表面设有若干凹槽,可有效控制散热片与芯片载体之间的空洞率,降低散热片与芯片载体之间的热阻;
本发明的半导体电路的制造方法,便于区分散热片的正反面,提高制造效率。
附图说明
图1为本发明实施例的散热片的第一表面的示意图;
图2为本发明实施例的散热片的第二表面的示意图;
图3为本发明实施例的散热片的侧面局部示意图;
图4为本发明实施例的散热片的制造过程示意图(图中散热片未形成凹槽);
图5为本发明实施例的功率组件的结构示意图;
图6为本发明实施例的散热片的应用示意图;
图7为本发明实施例的半导体电路的示意图之一;
图8为本发明实施例的半导体电路的示意图之二;
图9为本发明实施例的半导体电路的电气拓扑图;
图10为本发明实施例的半导体电路的制造流程示意图。
附图标记:
10、散热片;11、第一表面;12、第二表面;121、凹槽;1211、槽壁;122、平面部;13、角部;20、功率器件;21、开关管;22、续流二极管;30、驱动芯片;40、芯片载体;42、电路布线层;43、引脚;50、电连接件;60、焊料;70、封装体;
001、半导体电路;002、驱动芯片;003、第一三极管;004、第二三极管;005、第三三极管;006、第四三极管;007、第五三极管;008、第六三极管;009、高频滤波电容。
具体实施方式
需要说明的是,在结构或功能不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。
本发明提到的半导体电路,是一种将功率开关器件和高压驱动电路等集成在一起,并在外表进行密封封装的一种电路模块,在电力电子领域应用广泛,如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称,如模块化智能功率系统(Modular Intelligent Power System,MIPS)、智能功率模块(Intelligent Power Module,IPM),或者称为混合集成电路、功率半导体模块、功率模块等名称。在本发明的以下实施例中,称为IPM或半导体电路。
目前的IPM产品,尤其是对于小型化设计、高频设计的产品,存在散热不均,工作性能受限,功率器件20可靠性不高,模块产品寿命有限的问题。
目前,相关技术中,在IPM中增加散热片10,但是,由于散热片10较软,在采用冲压的方式制造散热片10时,冲压头下冲时,会造成散热片10的受压面各部位受力不均,导致散热片10的几个角部13出现翘曲的情况,在受压面形成一个凹面,表面不平整,散热片10受压面与芯片焊接结合时,既不利于结合,散热片10角部13又容易损伤芯片。所以,在制造IPM产品时,必须通过筛选机器进行散热片10正反面的区分,然后再进行芯片焊接,将芯片与散热片10的非受压面焊接结合,工艺步骤相对复杂,影响生产效率低。
需要说明的是,本发明中,焊料60指的是焊接材料,焊料60可以为焊锡、锡膏鞥。
本发明提出一种散热片10及其制造方法,采用该种制造方法制得的散热片10,便于区分正反面,应用于IPM时,可简化IPM制造工艺步骤,提高生产效率;并且,该散热片10应用于IPM时,可加大散热片10与芯片载体40的接触面积,降低热阻。
如图1-4所示,在本发明的散热片10的制造方法的一实施例中,该散热片10的制造方法包括:
第一准备步骤:提供金属基片;
第二准备步骤:提供冲压模具;选用的冲压模具的模具腔体的下压面上具有若干凸部,这些凸部用于在金属基片的受压面上挤压处凹槽121;
冲压步骤:冲压模具冲压金属基片,在冲压模具的模具腔体的外边缘的冲压作用下,金属基片装载模具腔体边缘处断裂,以在模具腔体内形成独立的金属片;下压面的凸部压于金属片的受压面,金属面的受压面发生变形并形成若干凹槽121,获得第二表面12具有若干凹槽121的散热片10。
其中,金属基片采用导热性能良好的热导材料,金属基片可以为铜片、或铝片、或铜基金属片、或铝基金属片、或表面镀铜的金属片、或表面镀银的金属片等。由于金属基片的材料相对冲压模具更软,在带凸部的冲压模具下压时,可在散热片10自动成型凹槽121。
在散热片10的制造方法的一实施例中,在散热片10的制造方法中,在第二准备步骤之前,还包括冲压模具加工方法:采用光刻工艺或化学蚀刻的工艺加工冲压模具的模具腔体的下压面,以在下压面加工出若干凸部。
本实施例中,通过光刻或蚀刻的方式,将下压面不需要成型凸部的区域去除,仅保留需要成型凸部的区域,即可在下压面成型若干凸部。本实施例,采用去除下压面非凸部位置的材料,以形成凸部的方法,保证凸部的刚度,保证凸部在金属基片上的冲压成型效果。并且,加工冲压模具时,采用去除下压面非凸部区域,以反向成型凸部,更加便于加工实施。
在其他实施例中,也可以通过在下压面通过焊接等方式增加材料,以形成凸部。
在散热片10的制造方法的一实施例中,在冲压模具加工方法中:在下压面加工形成若干V型凸部;
在冲压步骤中,下压面的V型凸部压于散热片10的受压面,在散热片10的受压面形成若干V型凹槽121。
如图1-4所示,在本发明的散热片10的一实施例中,该散热片10包括相对的第一表面11以及第二表面12,第一表面11为平面,第二表面12设有若干凹槽121;
该散热片10适于应用于半导体电路,并适于设于功率器件20与芯片载体40之间,第一表面11适于朝向功率器件20,第二表面12适于朝向芯片载体40;
第一表面11用于与功率器件20焊接结合,第二表面12用于与芯片载体40焊接结合。
本实施例中,第二表面12采用凹槽121设计,第一表面11与第二表面12两个面完全不一样,十分容易区分。
该散热片10通过冲压的方式加工形成,第一表面11为非冲压面,第二表面12为受压面,受压面为冲压装置的冲压模具下冲时接触的面;散热片10加工时,非冲压面位于背离冲压模具的一侧,冲压面朝向冲压模具,冲压模具接触第二表面12,以在第二表面12压出凹槽121。
本实施例的散热片10在应用于半导体电路时,至少具有如下优势:
便于在制造半导体电路时,第一表面11与第二表面12完全不一样,第二表面12的凹槽121特征十分明显,更容易区分散热片10的正反面(应用时,朝向功率器件20的为正面,背向功率器件20的为反面),无需进行复杂繁琐的筛选确认操作,可直接使用散热片10,简化工艺步骤,节省生产时间,提高生产效率。
散热片10的第二表面12设有若干凹槽121,在采用锡膏等软焊料60将第二表面12焊接止芯片载体40时,可有效控制空洞率;
相对于平整的第二表面12而言,具有若干凹槽121的第二表面12,增加表面粗糙度,第二表面12与焊料60接触面积增大;表面粗糙度增加,第二表面12与焊料60的结合强度增加,散热片10与芯片载体40之间的焊接更加牢固;散热片10的第二表面12与焊料60接触的面积增大,相当于散热片10与芯片载体40之间的接触面积增大,如此,可更好地确保散热片10与芯片载体40安装面之间的接触,有效降低散热片10与芯片载体40之间的热阻,功率器件20产生的热量也可更快地由散热片10导至散热片10再由芯片载体40导出,提高散热效率;
第一表面11采用平面光滑设计,可避免由于第一表面11不平整,导致焊接于同一散热片10的功率器件20的高度不一致,高低不平,导致绑定(Bonding)跳线时,焊线机焊线头将高度较高的功率器件20压裂;散热片10被配置为,第一表面11为平面,第一表面11与第二表面12未设凹部的区域平行,如此,将散热片10应用于半导体电路时,可减低功率器件20受损的概率,保护功率器件20;
第一表面11为平面,在将功率器件20焊接至散热片10时,避免功率器件20的角部13翘起损坏功率器件20,降低不良率。
如图3所示,在本发明的散热片10的一实施例中,凹槽121为V型槽,凹槽121包括两个槽壁1211,两个槽壁1211在凹槽121接近第一表面11的一端连接并形成尖端,两个槽壁1211倾斜,如此,提供软焊料60流动导向,便于将软焊料60中的气泡排出,降低焊料60中的空洞率。
其中,V型槽的端部处也可以具有一定弧形倒角。
需要说明的是,V型槽两个槽壁1211之间的夹角不限于锐角,也可以为直角,也可以为钝角,只要两个槽壁1211在凹槽121接近第一表面11的一端接合,并且两个槽壁1211的倾斜方向相反即可。
在其他实施例中,凹槽121也可以为U型槽等。
在本发明散热片10的一实施例中,若干凹槽121间隔地排布于第二表面12,也即,第二表面12包括平面部122以及凹槽121,相邻凹槽121之间通过平面部122连接,第二表面12配置为:平面部122、凹槽121、平面部122、凹槽121、平面部122……依次排布。
在第二表面12的相邻凹槽121之间配置平面部122,避免凹槽121之间相连形成尖端,避免损坏芯片载体40上的电路布线层42。
在本发明的散热片10的一实施例中,凹槽121在其长度方向上贯通散热片10,并在散热片10的相对两端分别形成槽开口;如此设置,便于在采用焊料60将散热片10焊接至芯片载体40时,通过两端连通的槽开口,便于软焊料60流动回流,通过两端的槽开口将焊料60中的气泡排除,降低空洞率,保证散热片10与焊料60的有效结合,降低散热片10与芯片载体40之间的热阻。
本实施例中,凹槽121相对两侧的槽壁1211形成夹角,两侧槽壁1211在槽开口处也形成夹角,夹角的角度为α,70°≤α≤110°。夹角过小时,不利于焊料60与散热片10的高效结合,夹角过大时,不利于清楚直接地区分第一表面11与第二表面12。
本实施例中,α为90°。
在其他实施例中,α也可以为80°、100°、85°、95°等。
在本发明的散热片10的一实施例中,为了便于加工制造,若干凹槽121之间相互平行。
本实施例中,每一凹槽121沿第一方向延伸,若干凹槽121沿第二方向排布。
本实施例中,第一方向为散热片10的宽度方向,第二方向为散热片10的长度方向。
本实施例的技术方案相对于第一方向为散热片10的长度方向的技术方案,凹槽121的长度更短,更有利于焊料60流动,排除焊料60中的气泡,降低空洞率;并且,可在散热片10的第二表面12间隔地配置更多凹槽121,增大散热片10与芯片载体40间接地接触的面积,提升散热性能,并且更便于加工散热片10。
在其他实施例中,每一凹槽121也可以沿散热片10长度方向延伸,若干凹槽121沿散热片10宽度方向排布。
在本发明的散热片10的一实施例中,散热片10的长度为R,4mm≤R≤11mm;
散热片10的宽度为Y,2mm≤Y≤8mm;
散热片10的角部13设有倒角,倒角的角度为K,2°≤K≤6°;
散热片10的厚度为H,0.5mm≤H≤1.5mm。
通过在散热片10的角部13设计倒角,可避免散热片10角部13直角尖端产生EMI信号,干扰半导体电路,并且,对于生产焊接工艺,更容易上锡,避免焊接不良。
如图1-9所示,本发明还提出一种半导体电路,该半导体电路包括芯片载体40、上述方案中的散热片10以及电子元器件,电子元器件包括功率器件20以及驱动芯片30;
电子元器件配置于芯片载体40的安装面上;
功率器件20包括开关管21以及续流二极管22;
功率器件20与芯片载体40之间设置散热片10,散热片10的第一表面11朝向功率器件20,第二表面12朝向芯片载体40,第二表面12通过焊料60与芯片载体40焊接结合,功率器件20通过焊料60与第一表面11焊接结合;
驱动芯片30与功率器件20电连接。
如图7所示,在一实施例中,半导体电路包括多组功率组件,如图6所示,每一组功率组件包括一散热片10,以及焊接于散热片10的第一表面11的开关管21以及续流二极管22,开关管21通过电连接件50与续流二极管22电连接,开关管21通过电连接件50与驱动芯片30电连接;
功率组件通过散热片10的第二表面12焊接于芯片载体40。
其中,电连接件50可以为键合金属焊线,也可以导电金属桥等。
在本实施例的一种具体实施方式中:
开关管21为IGBT三极管(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管),续流二极管22为FWD二极管;
每一功率组件中:IGBT三极管通过锡膏焊接于散热片10的第一表面11,FWD二极管通过锡膏焊接于散热片10的第一表面11,如此,完成功率组件的加工;
再将多个功率组件分别通过锡膏焊接于芯片载体40,焊接功率组件时,散热片10的第二表面12通过锡膏与芯片载体40结合。
本实施例中,芯片载体40为衬底PCB。
在其他实施例中,开关管21也可以MOS管(metal oxide semiconductor,金属氧化物半导体)等。
在一实施例中,各元器件之间焊接,是在元器件之间配置锡膏等焊接材料,在高温环境下实现焊接,焊料60固化后完成焊接。
在本发明的半导体电路的一实施例中,功率器件20包括开关管21以及续流二极管22;
半导体电路包括多组功率组件,每组功率组件包括散热片10、开关管21以及续流二极管22,开关管21通过电连接件50与续流二极管22电连接,开关管21通过电连接件50与驱动芯片30电连接;
同一功率组件内的功率器件20焊接于同一散热片10。
在本发明的半导体电路的一实施例中,芯片载体40包括基体、引脚43、电路布线层42以及焊盘;基体包括安装面,电路布线层42设于安装面,焊盘设于电路布线层42;
散热片10的第二表面12通过焊接材料焊接于焊盘;
功率器件20通过电连接件50与电路布线层42或引脚43电连接;
半导体电路还包括封装体70,封装体70包裹芯片载体40、散热片10、功率器件20以及驱动芯片30,引脚43的至少一部分由封装体70露出;
散热片10为铜基散热片10或铝基散热片10;
芯片载体40为IMS基板、或DBC框架、或CIS框架等。
在本发明的半导体电路001的一实施例中,请参照图9,图中提供一种半导体电路001的电气拓扑图:
半导体电路001包括驱动电路以及逆变单元,逆变单元包括逆变电路;
驱动电路包括驱动芯片002,驱动芯片002可以为但不限于HVIC芯片;
逆变电路包括上桥臂三极开关管以及下桥臂三极管;三极管可以为但不限于IGBT管、MOS管;
上桥臂三极管的源极与下桥臂臂三极管的漏极电连接,
下桥臂三极管的源极与引脚电连接;
上桥臂三极管的栅极以及下桥臂三极管的栅极均与驱动芯片002电连接。
具体地,如图9所示,本实施例中,逆变单元中包括三个逆变电路,三个逆变电路分别为第一逆变电路、第二逆变电路以及第三逆变电路;其中,
第一逆变电路包括第一三极管003以及第二三极管004,
第二逆变电路包括第三三极管005以及第四三极管006,
第三逆变电路包括第五三极管007与第六三极管008;
第一三极管003、第三三极管005以及第五三极管007均为上桥臂三极管,第二三极管004、第四三极管006以及第六三极管008均为下桥臂三极管;
第一三极管003的漏极与高压输入端P电连接;
第一三极管003的源极与第二三极管004的漏极电连接,第三三极管005的源极与第四三极管006的漏极电连接,第五三极管007的源极与第六三极管008的漏极电连接;
第二三极管004的源极与外引脚UN脚电连接,第四三极管006的源极与外引脚VN脚电连接,第六三极管008的源极与外引脚WN脚电连接。
如图9所示,在驱动电路中,还包括高频滤波电容009,高频滤波电容009与VCC、COM相接,尽量靠近驱动芯片002的输出端,其作用是滤出高频信号。
如图10、图6、图8所示,本发明还提出一种半导体电路的制造方法,该半导体电路的制造方法包括:
散热片10上料步骤:将上述方案中散热片10第一表面11朝上地放置于工装内,散热片10的第一表面11朝上;
上焊料60步骤:将软焊接材料提供至第一表面11;
功率器件20上料步骤:将功率芯片吸至软焊接材料上;
焊接步骤:在焊接温度下,功率芯片通过软焊接材料与散热片10结合,得到功率组件;
上板步骤:提供芯片载体40,将功率组件的散热片10朝下地焊接于芯片载体40。
在一半导体电路的一实施例中,通过如下方式制造半导体电路:
散热片10IQC:散热片10来料时候,进行来料检查,确认无批次不良后上线生产。
散热片10上锡:将确认装有散热片10的工装放在生产轨道上进行高温线焊接;
功率器件20移至散热片10:通过芯片光照设备机器(DA),将功率器件20吸取至散热片10的焊锡上;
软焊贴片焊接:软焊料60贴片焊接(Soft Solder Die Attach),简称SSD,SSD是两种不同的金属在远低于各自的熔点温度下按一定重量比例形成合金的过程;其中,通过公晶焊实现散热片10与功率器件20的焊接结合,共晶焊是在高温下,将焊锡丝均匀的熔化在散热片10表面,再将功率器件20焊接上去形成成品散热片10的一个过程;
功率组件成品:经过SSD后,功率组件焊接完成;
入库:将焊接完成的散热片10组件放置于工装料盒,等待转到下个SMT环节,把功率组件贴在芯片载体40上,芯片载体40为基板或框架,再回流加固。
其中,在现有方案中,在散热片10IQC步骤之后,包括上料前筛选步骤:完成来料检查后,将散热片10倒入筛选设备上,通过自动AOI筛选机进行正反面筛选确认,再吸取到散热片10的工装料盒上待上锡焊接;此步骤为原有方案的工序步骤,本方案不需要AOI筛选确认。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种散热片,适用于半导体电路,其特征在于,包括相对的第一表面与第二表面;所述第一表面用于与功率器件焊接结合;所述第二表面设有若干凹槽,所述第二表面用于与芯片载体焊接结合。
2.根据权利要求1所述的散热片,其特征在于,所述凹槽为V型槽,若干所述凹槽间隔排布于所述第二表面。
3.根据权利要求1所述散热片,其特征在于,所述凹槽在第一方向上贯通所述散热片,并在所述散热片的相对两端分别形成槽开口;所述凹槽相对两侧的槽壁之间形成夹角,夹角的角度为α,70°≤α≤110°。
4.根据权利要求1-3任一项所述的散热片,其特征在于,每一所述凹槽沿第一方向延伸,若干所述凹槽沿第二方向排布;
所述第一方向为所述散热片的宽度方向,所述第二方向为所述散热片的长度方向;
所述散热片的长度为R,4mm≤R≤11mm;
所述散热片的宽度为Y,2mm≤Y≤8mm;
所述散热片的角部设有倒角,所述倒角的角度为K,2°≤K≤6°;
所述散热片的厚度为H,0.5mm≤H≤1.5mm。
5.一种散热片的制造方法,其特征在于,包括:
第一准备步骤:提供金属基片;
第二准备步骤:提供冲压模具,所述冲压模具的下压面具有若干凸部;
冲压步骤:所述冲压模具冲压所述金属基片,所述下压面压于所述金属基片,所述金属基片的受压面在所述凸部的冲压作用下变形,在所述受压面形成若干凹槽;获得第二表面具有若干凹槽的散热片。
6.根据权利要求5所述的散热片的制造方法,其特征在于,还包括冲压模具加工方法:采用光刻工艺或化学蚀刻的工艺加工所述冲压模具的模具腔体的下压面,以在所述下压面形成若干V型凸部;
在所述冲压步骤中:所述下压面的V型凸部压于所述散热片的受压面,在所述散热片的受压面形成若干V型凹槽。
7.一种半导体电路,其特征在于,包括:
芯片载体;
如权利要求1-4任一项所述的散热片,所述散热片的第二表面通过焊接材料与所述芯片载体焊接;
功率器件,配置于所述散热片背离所述芯片载体的一侧;所述功率器件通过焊接材料与第一表面焊接;以及,
驱动芯片,配置于所述芯片载体;所述驱动芯片与所述功率器件电连接。
8.根据权利要求7所述的半导体电路,其特征在于,所述功率器件包括开关管以及续流二极管;
所述半导体电路包括多组功率组件,每组所述功率组件包括散热片,还包括焊接于所述散热片的第一表面的开关管以及续流二极管,所述开关管通过电连接件与所述续流二极管电连接,所述开关管通过电连接件与所述驱动芯片电连接。
9.根据权利要求7所述的半导体电路,其特征在于,所述芯片载体包括基体、引脚、电路布线层以及焊盘;所述基体包括安装面,所述电路布线层设于所述安装面,所述焊盘设于所述电路布线层;
所述散热片的所述第二表面通过焊接材料焊接于所述焊盘;
所述功率器件通过电连接件与所述电路布线层或所述引脚电连接;
所述半导体电路还包括封装体,所述封装体包裹所述芯片载体、所述散热片、所述功率器件以及所述驱动芯片,所述引脚的至少一部分由所述封装体露出;
所述散热片为铜基散热片或铝基散热片;
所述芯片载体为IMS基板、或DBC框架、或CIS框架。
10.一种半导体电路的制造方法,其特征在于,包括:
散热片上料步骤:将如权利要求1-4任一项所述的散热片第一表面朝上地放置于工装内;
上焊料步骤:将软焊接材料提供至所述第一表面;
功率器件上料步骤:将功率芯片吸至所述软焊接材料上;
焊接步骤:在焊接温度下,功率芯片通过软焊接材料与散热片结合,得到功率组件;
上板步骤:提供芯片载体,将功率组件的散热片朝下地焊接于所述芯片载体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111275621.7A CN114038817A (zh) | 2021-10-29 | 2021-10-29 | 一种散热片及其制造方法、半导体电路及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111275621.7A CN114038817A (zh) | 2021-10-29 | 2021-10-29 | 一种散热片及其制造方法、半导体电路及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114038817A true CN114038817A (zh) | 2022-02-11 |
Family
ID=80142581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111275621.7A Pending CN114038817A (zh) | 2021-10-29 | 2021-10-29 | 一种散热片及其制造方法、半导体电路及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114038817A (zh) |
-
2021
- 2021-10-29 CN CN202111275621.7A patent/CN114038817A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513059B2 (en) | Pre-molded clip structure | |
US20080150102A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR101631232B1 (ko) | 클립을 이용한 적층 패키지 | |
KR200482370Y1 (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 | |
CN105981170A (zh) | 具有半导体芯片端子的dc-dc转换器 | |
CN112913009A (zh) | 半导体装置以及引线框材料 | |
US11164846B2 (en) | Semiconductor device manufacturing method and soldering support jig | |
CN112736040A (zh) | 一种双面焊接的功率模块及焊接工艺 | |
CN216213393U (zh) | 一种散热片及半导体电路 | |
CN114783883B (zh) | 一种功率封装结构及其制造方法 | |
CN217719575U (zh) | 一种双面散热的智能功率模块封装结构 | |
CN114038817A (zh) | 一种散热片及其制造方法、半导体电路及其制造方法 | |
KR101569769B1 (ko) | 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법 | |
CN215118900U (zh) | 半导体器件封装件 | |
CN212084994U (zh) | 一种并联封装的器件组 | |
US10818581B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2012054319A (ja) | リードフレーム、半導体装置及びその製造方法 | |
KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
US20020030276A1 (en) | Dimple array interconnect technique for semiconductor device | |
CN212648234U (zh) | 半制成的功率模组及功率模块、电子装置 | |
CN115579346B (zh) | 功率模块的连接结构、封装结构以及制作工艺 | |
CN218182212U (zh) | 一种新型贴片式的igbt模块 | |
CN216958019U (zh) | 一种具有金属连接框架的功率模块 | |
CN216413085U (zh) | 半导体电路 | |
CN210956673U (zh) | 一种功率模块及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |