CN114036091B - 多处理器外设复用电路及其复用方法 - Google Patents

多处理器外设复用电路及其复用方法 Download PDF

Info

Publication number
CN114036091B
CN114036091B CN202111278153.9A CN202111278153A CN114036091B CN 114036091 B CN114036091 B CN 114036091B CN 202111278153 A CN202111278153 A CN 202111278153A CN 114036091 B CN114036091 B CN 114036091B
Authority
CN
China
Prior art keywords
peripheral
shared
register
shared peripheral
pux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111278153.9A
Other languages
English (en)
Other versions
CN114036091A (zh
Inventor
邵龙
马力科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN202111278153.9A priority Critical patent/CN114036091B/zh
Publication of CN114036091A publication Critical patent/CN114036091A/zh
Application granted granted Critical
Publication of CN114036091B publication Critical patent/CN114036091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开的一种多处理器外设复用电路及其复用方法，能够避免多处理器同时访问同一外设冲突。本发明通过下述技术方案实现：在可编程逻辑单元PLU中，每个PUPLUIF总线读写器都设有共享外设锁定控制寄存器、共享外设锁定状态寄存器和外设控制及状态寄存器组。共享外设锁定控制寄存器、共享外设锁定状态寄存器连接共享外设锁定判决器，外设控制及状态寄存器组连接相连多路复用选择器，多路复用选择器串联执行器与外设相连；PUPLUIF总线读写器x接收到PUx的访问信号后，将数据写入共享外设锁定控制寄存器x或者外设控制及状态寄存器组x；或者接收到PUx的访问信号后，将共享外设锁定状态寄存器x或者外设控制及状态寄存器组x值返回PUx。

Description

多处理器外设复用电路及其复用方法
技术领域
本发明涉及一种多处理器外设复用的电路及其外设复用方法。
背景技术
在综合化系统中，为了增加硬件模块的通用性和灵活性，需要多个处理器复用同一外设。现有解决方案都是针对一个处理器挂载多个外设的情况，鲜有多处理器复用同一外设的解决方案。
发明内容
本发明的目的针对现有技术存在的不足之处提供一种能够避免多处理器同时访问同一外设冲突的多处理器外设复用电路。
为达到以上目的，本发明提供的一种多处理器外设复用电路，包括：连接在n个处理单元PU1～PUn与外设之间的可编程逻辑单元PLU构成的多处理器结构，n个处理单元PU1～PUn对应连接PLU的PUPLUIF总线读写器1～PUPLUIF总线读写器n，其特征在于：在处理单元PLU中，PUPLUIF总线读写器1～PUPLUIF总线读写器n连接对应共享外设锁定控制寄存器、共享外设锁定状态寄存器和外设控制及状态寄存器组，其中，共享外设锁定控制寄存器、共享外设锁定状态寄存器连接共享外设锁定判决器，外设控制及状态寄存器组连接多路复用选择器，多路复用选择器串联执行器与外设相连；PUPLUIF总线读写器x接收到处理单元PUx的访问信号后，将数据写入共享外设锁定控制寄存器x或者外设控制及状态寄存器组x；或者接收到PUx的访问信号后，将共享外设锁定状态寄存器x或者外设控制及状态寄存器组x值返回PUx；共享外设锁定判决器按照优先级高低依次获取共享外设锁定控制寄存器1～共享外设锁定控制寄存器n的值，如果共享外设锁定控制寄存器x值为1，则终止获取后续共享外设锁定控制寄存器x+1～共享外设锁定控制寄存器n的值，并将共享外设锁定控制寄存器x+1～共享外设锁定控制寄存器n的值清0，将共享外设锁定状态寄存器1～共享外设锁定状态寄存器n的第x比特同时置1，并将第x路选择信号Sx设为有效；当第x路选择信号Sx设为有效，多路复用选择器将外设控制及状态寄存器组x与执行器连通，执行器执行外设控制指令或者获取外设状态，并经由对应的外设控制及状态寄存器组x返回至对应处理单元PUx。
一种使用上述电路实现多处理器外设复用方法，其特征在于包括以下步骤：
A、处理单元PUx通过PUPLUIF读取共享外设锁定状态寄存器x，如果共享外设锁定状态寄存器x的第1比特到第n比特不全为0，表示共享外设资源被占用，转至A，否则表示共享外设资源空闲，转至B；
B、处理单元PUx通过PUPLUIF将共享外设锁定控制寄存器x的第x比特置1，PUx通过PUPLUIF读取共享外设锁定状态寄存器x，如果共享外设锁定状态寄存器x的第x比特为0，表示PUx申请共享外设失败，转至A，否则表示PUx成功申请到共享外设并锁定，可转至C；
C、处理单元PUx通过PUPLUIF读写外设控制及状态寄存器组x，经由多路复用选择器将外设读写控制指令传送至执行器；
D、执行器执行外设读写控制指令，并将操作结果经由多路复用选择器传回置外设控制及状态寄存器组x，通过PUPLUIF返回至PUx；
E、PUx通过PUPLUIF将共享外设锁定控制寄存器x的第x比特清0，释放共享外设并解除锁定。
本发明相比于现有技术具有如下有益效果：
本发明采用连接在n个处理单元PU1～PUn与外设之间的可编程逻辑单元PLU构成的多处理器结构，PLU将多个处理器和同一个外设连接到一起，提供了一种多处理器复用外设的解决方案；
本发明采用多路复用选择器，将外设控制及状态寄存器组x与执行器连通，执行器执行外设控制指令或者获取外设状态，这种用PLU将多个处理器和同一个外设连接到一起，通过基于优先级策略的共享外设锁定判决器，避免了多处理器同时访问同一外设的冲突。
附图说明
下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。
图1为本发明的多处理器外设复用电路示意图；
图2为本发明的多处理器外设复用方法示意图；
具体实施方式
参阅图1。在以下描述的示意性优选实施例中，一种多处理器外设复用电路，包括：连接在n个处理单元PU1～PUn与外设之间的可编程逻辑单元PLU构成的多处理器结构，n个处理单元PU1～PUn对应连接PLU的PUPLUIF总线读写器1～PUPLUIF总线读写器n，其特征在于：在处理单元PLU中，PUPLUIF总线读写器1～PUPLUIF总线读写器n连接对应共享外设锁定控制寄存器、共享外设锁定状态寄存器和外设控制及状态寄存器组，其中，共享外设锁定控制寄存器、共享外设锁定状态寄存器连接共享外设锁定判决器，外设控制及状态寄存器组连接多路复用选择器，多路复用选择器串联执行器与外设相连；PUPLUIF总线读写器x接收到处理单元PUx的访问信号后，将数据写入共享外设锁定控制寄存器x或者外设控制及状态寄存器组x；或者接收到PUx的访问信号后，将共享外设锁定状态寄存器x或者外设控制及状态寄存器组x值返回PUx；共享外设锁定判决器按照优先级高低依次获取共享外设锁定控制寄存器1～共享外设锁定控制寄存器n的值，如果共享外设锁定控制寄存器x值为1，则终止获取后续共享外设锁定控制寄存器x+1～共享外设锁定控制寄存器n的值，并将共享外设锁定控制寄存器x+1～共享外设锁定控制寄存器n的值清0，将共享外设锁定状态寄存器1～共享外设锁定状态寄存器n的第x比特同时置1，并将第x路选择信号Sx设为有效；当第x路选择信号Sx设为有效，多路复用选择器将外设控制及状态寄存器组x与执行器连通，执行器执行外设控制指令或者获取外设状态，并经由对应的外设控制及状态寄存器组x返回至对应处理单元PUx。
共享外设锁定控制寄存器x置1表示PUx申请锁定共享外设资源；共享外设锁定状态寄存器x的第y比特值为1时指示共享外设被PUy占用；x表示1～n中的一个序号，因为共享外设锁定控制寄存器有n个，PU有n个，共享外设锁定控制寄存器1对应PU1，共享外设锁定控制寄存器2对应PU2，…，共享外设锁定控制寄存器n对应PUn，共享外设锁定控制寄存器x和PUx是为了表示共享外设锁定控制寄存器与PU的对应关系；y表示1～n中的一个序号，因为n个共享外设锁定控制寄存器每个都有n比特，PU有n个，每个共享外设锁定控制寄存器的第1比特表示PU1的状态，每个共享外设锁定控制寄存器的第2比特表示PU2的状态，…，每个共享外设锁定控制寄存器的第n比特表示PUn的状态，y比特和PUy是为了表示比特与PU的对应关系。外设控制及状态寄存器组暂存外设控制指令或状态。
参阅图2。本发明实施例提供的多处理器外设复用方法，包括以下步骤在多处理器外设复用中：任意一个处理单元PUx通过PUPLUIF读取共享外设锁定状态寄存器x，判断共享外设锁定状态寄存器x的第1比特到第n比特是否不全为0，如果是表示共享外设资源被占用，返回PUx继续通过PUPLUIF读取共享外设锁定状态寄存器x并判断享外设锁定状态寄存器x的第1比特到第n比特是否不全为0，否则表示共享外设资源空闲，将共享外设锁定状态寄存器1～共享外设锁定状态寄存器n的第x比特都置1，PUx通过PUPLUIF读取共享外设锁定状态寄存器x，判断外设锁定控制寄存器x的第x比特是否为0，如果共享外设锁定状态寄存器x的第x比特为0，表示PUx申请共享外设失败，返回PUx继续通过PUPLUIF读取共享外设锁定状态寄存器x并判断享外设锁定状态寄存器x的第1比特到第n比特是否不全为0，否则表示PUx成功申请到共享外设并锁定，可转至PUx通过PUPLUIF读写外设控制及状态寄存器组x，经由多路复用选择器将外设读写控制指令传送至执行器；执行器执行外设读写控制指令，并将操作结果经由多路复用选择器传回置外设控制及状态寄存器组x，通过PUPLUIF返回至PUx；PUx通过PUPLUIF将共享外设锁定控制寄存器x的第x比特清0，释放共享外设并解除锁定。其中PUPLUIF表示处理单元PU和可编程逻辑单元PLU之间的接口。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (7)

1.一种多处理器外设复用电路，包括：接在n个处理单元PU1～PUn与外设之间的可编程逻辑单元PLU构成的多处理器结构，n个处理单元PU1～PUn对应连接PLU的PUPLUIF总线读写器1～PUPLUIF总线读写器n，其特征在于：在可编程逻辑单元PLU中，PUPLUIF总线读写器1～PUPLUIF总线读写器n连接对应共享外设锁定控制寄存器、共享外设锁定状态寄存器和外设控制及状态寄存器组，其中，共享外设锁定控制寄存器、共享外设锁定状态寄存器连接共享外设锁定判决器，外设控制及状态寄存器组连接多路复用选择器，多路复用选择器串联执行器与外设相连；PUPLUIF总线读写器x接收到处理单元PUx的访问信号后，将数据写入共享外设锁定控制寄存器x或者外设控制及状态寄存器组x；或者接收到PUx的访问信号后，将共享外设锁定状态寄存器x或者外设控制及状态寄存器组x值返回PUx；共享外设锁定判决器按照优先级高低依次获取共享外设锁定控制寄存器1～共享外设锁定控制寄存器n的值，如果共享外设锁定控制寄存器x第x比特值为1，则终止获取后续共享外设锁定控制寄存器x+1～共享外设锁定控制寄存器n的值，并将共享外设锁定控制寄存器x+1～共享外设锁定控制寄存器n的值清0，将共享外设锁定状态寄存器1～共享外设锁定状态寄存器n的第x比特同时置1，并将第x路选择信号Sx设为有效；当第x路选择信号Sx设为有效，多路复用选择器将外设控制及状态寄存器组x与执行器连通，执行器执行外设控制指令或者获取外设状态，并经由对应的外设控制及状态寄存器组x返回至对应处理单元PUx；x表示1～n中的一个序号。
2.如权利要求1所述的多处理器外设复用电路，其特征在于：n个共享外设锁定控制寄存器每个都有n比特，PU有n个，每个共享外设锁定控制寄存器的第1比特表示PU1的状态，每个共享外设锁定控制寄存器的第2比特表示PU2的状态，…，每个共享外设锁定控制寄存器的第n比特表示PUn的状态，y比特和PUy是为了表示比特与PU的对应关系，y表示1～n中的一个序号。
3.如权利要求1所述的多处理器外设复用电路，其特征在于：外设控制及状态寄存器组暂存外设控制指令或状态。
4.一种使用权利要求1所述电路实现多处理器外设复用方法，其特征在于包括以下步骤：
A、处理单元PUx通过PUPLUIF读取共享外设锁定状态寄存器x，如果共享外设锁定状态寄存器x的第1比特到第n比特不全为0，表示共享外设资源被占用，转至A，否则表示共享外设资源空闲，转至B；
B、处理单元PUx通过PUPLUIF将共享外设锁定控制寄存器x的第x比特置1，PUx通过PUPLUIF读取共享外设锁定状态寄存器x，如果共享外设锁定状态寄存器x的第x比特为0，表示PUx申请共享外设失败，转至A，否则表示PUx成功申请到共享外设并锁定，可转至C；
C、处理单元PUx通过PUPLUIF读写外设控制及状态寄存器组x，经由多路复用选择器将外设读写控制指令传送至执行器；
D、执行器执行外设读写控制指令，并将操作结果经由多路复用选择器传回至外设控制及状态寄存器组x，通过PUPLUIF返回至PUx；
E、PUx通过PUPLUIF将共享外设锁定控制寄存器x的第x比特清0，释放共享外设并解除锁定。
5.如权利要求4所述的多处理器外设复用方法，其特征在于：任意一个处理单元PUx通过PUPLUIF读取共享外设锁定状态寄存器x，判断共享外设锁定状态寄存器x的第1比特到第n比特是否不全为0，如果是表示共享外设资源被占用，返回PUx继续通过PUPLUIF读取共享外设锁定状态寄存器x并判断共享外设锁定状态寄存器x的第1比特到第n比特是否不全为0，否则表示共享外设资源空闲。
6.如权利要求5所述的多处理器外设复用方法，其特征在于：PUx通过PUPLUIF读取共享外设锁定状态寄存器x，判断共享外设锁定控制寄存器x的第x比特是否为0，如果共享外设锁定状态寄存器x的第x比特为0，表示PUx申请共享外设失败，返回PUx继续通过PUPLUIF读取共享外设锁定状态寄存器x并判断共享外设锁定状态寄存器x的第1比特到第n比特是否不全为0，否则表示PUx成功申请到共享外设并锁定。
7.如权利要求6所述的多处理器外设复用方法，其特征在于：PUx通过PUPLUIF读写外设控制及状态寄存器组x，经由多路复用选择器将外设读写控制指令传送至执行器；执行器执行外设读写控制指令，并将操作结果经由多路复用选择器传回至外设控制及状态寄存器组x，通过PUPLUIF返回至PUx；PUx通过PUPLUIF将共享外设锁定控制寄存器x的第x比特清0，释放共享外设并解除锁定。
CN202111278153.9A 2021-10-30 2021-10-30 多处理器外设复用电路及其复用方法 Active CN114036091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111278153.9A CN114036091B (zh) 2021-10-30 2021-10-30 多处理器外设复用电路及其复用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111278153.9A CN114036091B (zh) 2021-10-30 2021-10-30 多处理器外设复用电路及其复用方法

Publications (2)

Publication Number Publication Date
CN114036091A CN114036091A (zh) 2022-02-11
CN114036091B true CN114036091B (zh) 2023-06-16

Family

ID=80135737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111278153.9A Active CN114036091B (zh) 2021-10-30 2021-10-30 多处理器外设复用电路及其复用方法

Country Status (1)

Country Link
CN (1) CN114036091B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114327920B (zh) * 2022-03-16 2022-06-21 长沙金维信息技术有限公司 用于多处理器系统的硬件资源共享方法
CN115033394B (zh) * 2022-05-23 2023-05-26 深圳市航顺芯片技术研发有限公司 一种多核mcu访问共享外设的控制系统及相关设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061462A (zh) * 2004-11-26 2007-10-24 国际商业机器公司 多处理器系统以及其中的排他控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU636739B2 (en) * 1990-06-29 1993-05-06 Digital Equipment Corporation High speed bus system
DE10048732A1 (de) * 2000-09-29 2002-04-18 Philips Corp Intellectual Pty Multiprozessor-Anordnung
US7174406B1 (en) * 2003-12-16 2007-02-06 Emc Corporation System and method for arbitrating access to a shared resource
CN100592272C (zh) * 2006-02-28 2010-02-24 重庆重邮信科通信技术有限公司 多处理器共享外设电路实现方法及其电路
US7571270B1 (en) * 2006-11-29 2009-08-04 Consentry Networks, Inc. Monitoring of shared-resource locks in a multi-processor system with locked-resource bits packed into registers to detect starved threads
CN103377086A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 用于异步多核系统操作共享资源的方法、装置及系统
US9690719B2 (en) * 2014-09-11 2017-06-27 Nxp Usa, Inc. Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof
CN110781117B (zh) * 2019-09-12 2020-11-20 广东高云半导体科技股份有限公司 一种基于fpga的spi扩展总线接口以及片上系统
CN112631742B (zh) * 2020-12-30 2023-10-31 上海金卓科技有限公司 一种资源访问权限管理装置、方法及系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061462A (zh) * 2004-11-26 2007-10-24 国际商业机器公司 多处理器系统以及其中的排他控制方法

Also Published As

Publication number Publication date
CN114036091A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
CN114036091B (zh) 多处理器外设复用电路及其复用方法
US4961140A (en) Apparatus and method for extending a parallel synchronous data and message bus
US3959775A (en) Multiprocessing system implemented with microprocessors
EP0029975B1 (en) Multiprocessor system
EP0599449A2 (en) Data communication system and method
JP2572136B2 (ja) 多重処理データシステムにおけるロック制御方法
US5970510A (en) Distributed memory addressing system
JP3645281B2 (ja) 共用メモリを有するマルチプロセッサ・システム
US3253262A (en) Data processing system
EP0475873A2 (en) Duplicated logic and interconnection system for arbitration among multiple information processors
EP0351955B1 (en) Multiprocessor systems with cross-interrogated store-in-caches
US20060200609A1 (en) Hardware semaphore intended for a multi-processor system
GB2075226A (en) Cpu-to-memory interface unit
JPS61109164A (ja) バス制御方法
JPH02236735A (ja) データ処理方法及び装置
US4979099A (en) Quasi-fair arbitration scheme with default owner speedup
JP2004326784A (ja) 分散型ノード・トポロジにおけるクロス・チップ通信機構
US5249297A (en) Methods and apparatus for carrying out transactions in a computer system
EP0402891A2 (en) Multiprocessor system with vector pipelines
US7124224B2 (en) Method and apparatus for shared resource management in a multiprocessing system
CA1153079A (en) Data processing system having multiple common buses
JPH05242022A (ja) データ・バスを確保する方法及び装置
EP1132818B1 (en) Method and data processing system for access arbitration of a plurality of processors to a time multiplex shared memory in a real time system
US5367701A (en) Partitionable data processing system maintaining access to all main storage units after being partitioned
JP2003271574A (ja) 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant