CN114024541A - 集成过压保护的氮化镓器件驱动电路 - Google Patents

Abstract

本发明涉及一种集成过压保护的氮化镓器件驱动电路，包括：依次连接的驱动模块、反馈控制模块和升压转换模块；升压转换模块用于输出驱动电路的输出电压，所述升压转换模块的反馈电压输出端将输出电压反馈至所述反馈控制模块；反馈控制模块配置为：将所述输出电压与预设电压值进行比较，并当输出电压高于预设电压值时，产生低电平信号，并反馈至驱动模块；驱动模块配置为：当接收到所述反馈控制模块反馈的低电平信号时，断开所述升压转换模块的内部电路。本发明可以实现驱动电路的过压保护，解决现有技术中集成驱动电路中未集成保护模块，容易造成输出的电压超出额定值，从而造成器件损坏的问题。

Description

集成过压保护的氮化镓器件驱动电路

技术领域

本发明涉及电力电子技术领域，尤其涉及一种集成过压保护的氮化镓器件驱动电路。

背景技术

氮化镓(gallium nitride，GaN)已被视为用于具有高效和高功率密度的功率电子器件的下一代半导体材料。

目前GAN(氮化镓)器件在性能上要领先于传统的MOSFET，但因为工艺的限制，对其门极驱动电压有要求，一般最高不超过5.6V。

然而，现在市场上的涉及到MOS驱动的电路(包括但不限于控制器等)驱动电压多为12V左右，在电路应用上GAN不能够直接替代MOSFET，需要再增加一个氮化镓器件专用的驱动电路。

在传统氮化镓基驱动电路的设置中常常使用传输链形式，多级NMOS逻辑inverter级联用于放大输出电流从而实现对功率器件的栅极驱动。第二种方式是使用两个E-mode电路构成的半桥结构作为buffer级电路实现栅极驱动电流的输出。通常至少需要两级NMOS逻辑非门级联用于隔离输入信号并产生互补的控制信号。

控制电路往往是在驱动电路外部添加，这使得单片集成控制电路的面积增加，器件增多，从而减弱了单片集成芯片的优势。此外，控制电路因为在p-GaN或者氟离子注入工艺制作条件下因为栅极耐压过低，从而导致驱动电路输入信号需要电平转移器或者电压匹配电路进行降压才可进入到驱动电路中。

而且，目前的驱动电路中未集成保护电路，容易造成输出的电压超出额定值，从而造成器件损坏。

另外，现有的控制技术很多是基于硅基技术实现的，对于氮化镓器件来说，硅基技术控制电路会使得芯片面积增大，在高频高压的环境中也不能与氮化镓器件相匹配，从而使得系统稳定性变差。

因此，有必要对现有技术予以改良以克服现有技术中的所述缺陷。

发明内容

本发明的目的在于提供一种集成过压保护的氮化镓器件驱动电路，以解决现有技术中驱动电路中未集成保护电路，容易造成输出的电压超出额定值，从而造成器件损坏的问题。

本发明的目的通过以下技术方案实现：

本发明提供一种集成过压保护的氮化镓器件驱动电路，其特征在于，包括：依次连接的驱动模块、反馈控制模块和升压转换模块；

所述升压转换模块用于输出驱动电路的输出电压，所述升压转换模块的反馈电压输出端将输出电压反馈至所述反馈控制模块；

所述反馈控制模块配置为：将所述输出电压与预设电压值进行比较，并当输出电压高于预设电压值时，产生低电平信号，并反馈至驱动模块；

所述驱动模块配置为：当接收到所述反馈控制模块反馈的低电平信号时，断开所述升压转换模块的内部电路。

可选地，所述驱动模块包括与非门逻辑电路、反相器和驱动缓冲器；

所述逻辑与非门电路的第一输入端连接反馈控制模块的输出端，所述逻辑与非门电路的第二输入端连接驱动控制信号，所述逻辑与非门电路的输出端依次连接所述反相器和驱动缓冲器，所述驱动缓冲器的输出端连接所述升压转换模块的输入端。

可选地，所述与非门逻辑电路包括串联连接的双栅氮化镓增强型MOS管和单栅耗尽型MOS管，所述双栅氮化镓增强型MOS管的一个栅极作为所述与非门逻辑电路的第一输入端，所述双栅氮化镓增强型MOS管的另一个栅极作为所述逻辑与非门电路的第二输入端，所述双栅氮化镓增强型MOS管和单栅耗尽型MOS管的串联连接点作为所述与非门逻辑电路的输出端。

可选地，所述反馈控制模块包括比较器电路和两级级联的反相器电路；

所述比较器电路的反相输入端连接所述升压转换模块的反馈电压输出端，所述比较器电路的正相输入端连接参考电压；

所述比较器电路的输出端连接所述反相器电路的输入端，所述反相器电路的输出端连接所述与非门逻辑电路的第一输入端。

可选地，所述升压转换模块包括功率开关管和电压采集电路，所述功率开关管的控制端连接所述驱动缓冲器的输出端，所述功率开关管的输入端通过串联电感连接电源，且所述功率开关管与所述电感串联点的电压为输出电压；

所述电压采集电路的输入端连接输出电压，所述电压采集电路的输出端作为所述升压转换模块的反馈电压输出端。

可选地，所述电压采集电路为分压电阻电路，所述分压电阻电路包括串联连接的第一电阻和第二电阻，所述第一电阻和第二电阻的串联连接点连接至所述与非门逻辑电路的第一输入端。

可选地，所述双栅氮化镓增强型MOS管和单栅耗尽型MOS管均为N沟道，所述单栅耗尽型MOS管的漏极接电源，所述单栅耗尽型MOS管的源极经串联的双栅氮化镓增强型MOS管接地。

可选地，所述双栅氮化镓增强型MOS管是对两个栅极通过不同深度的刻蚀以进行阈值电压调制后得到的。

可选地，所述双栅氮化镓增强型MOS管以氧化铝作为介电层。

可选地，所述双栅氮化镓增强型MOS管和单栅耗尽型MOS管采用的是MIS-HEMT器件。

与现有技术相比，本发明具有如下有益效果：本发明的驱动电路的内部集成过压保护，当输出电压超出预设电压值时，可以直接断开驱动电路，从而避免高压的直接输入而损坏内部电路，实现对内部电路的过压保护。

本发明采用全氮化镓单片集成，驱动模块和反馈控制模块与氮化镓功率器件制作工艺相兼容，从而在高温高频的恶劣环境中增加系统的适应性和稳定性。

本发明通过阈值调制的双栅极氮化镓增强型MOS管制作的与非门逻辑电路，相较于传统两个增强型器件串联的形式，双栅极结构减少了寄生参数和模块电路尺寸，进而提升了系统的高频性能。

为了匹配NAND逻辑电路的增强型器件的两个栅极阈值电压，对两个栅极进行不同深度的刻蚀。同时采用氧化铝作为介电层将器件的耐压等级和逻辑电路的电压摆幅进行优化，提升了该逻辑电路的输出表现并可以适应更高的工作电压而无需额外的保护电路。

附图说明

图1是本发明集成过压保护的氮化镓器件驱动电路的电路原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本发明提供一种集成过压保护的氮化镓器件驱动电路，用于解决现有技术中，氮化镓器件的电路尺寸大和系统性能相对较低的问题。

得益于低制造成本、优越性能和高可靠性，P型栅极结构成为构建增强型氮化镓器件的关键技术方法。在开关应用中，驱动电路会提供连续变化的高电平和低电平驱动信号给氮化镓器件的p型栅极，从而控制器件导通或者关断。

图1给出了本发明一个实施例提供的一种集成过压保护的氮化镓器件驱动电路的原理图，如图1所示，该驱动电路包括：集成了反馈控制的驱动模块1、反馈控制模块2和升压转换模块3。

驱动模块1的输出端连接升压转换模块3的输入端，升压转换模块3的反馈输出端连接反馈控制模块2的输入端，反馈控制模块2的输出端连接驱动模块1的输入端。

本实施例采集升压转换模块3的输出电压，并反馈至反馈控制模块2，由反馈控制模块2将输出电压与预设电压值进行比较，当输出电压高于预设电压值时，产生低电平信号，并反馈至驱动模块1，用于将驱动电路关断。

本实施例的驱动电路的内部集成过压保护，当输出电压超出预设电压值时，可以直接断开驱动电路，从而避免高压的直接输入而损坏内部电路，实现对内部电路的过压保护。

可选地，驱动模块1包括与非门逻辑电路101、反相器(inverter)102以及驱动缓冲器(buffer)103。

与非门逻辑电路101的输入端作为驱动模块1的输入端，驱动缓冲器103的输出端为驱动模块1的输出端。

与非门逻辑电路101的第一输入端V1连接反馈控制模块2的输出端，与非门逻辑电路101的第二输入端V2连接驱动控制信号。与非门逻辑电路101的输出端连接反相器102的输入端，反相器102的输出端连接驱动缓冲器103的输入端，驱动缓冲器103的输出端为驱动模块1的输出端。

可选地，反馈控制模块2包括比较器电路201和两级级联的反相器电路202。

比较器电路201的反相输入端为反馈控制模块2的输入端，连接升压转换模块3的反馈电压输出端，比较器电路201的正相输入端连接参考电压。比较器电路201的输出端连接反相器电路202的输入端，反相器电路202的输出端作为反馈控制模块2的输出端，连接与非门逻辑电路101的第一输入端V1。

本实施例的反馈控制模块2识别升压转换模块的输出电压信号，将输出电压与给定的参考电压VREF进行比较，判断输出电压是否过电压，并输出比较结果的输出信号给驱动模块1。

反馈控制模块2通过比较器电路201对升压转换模块反馈的输出电压VFEB与参考电压VREF进行比较，当VFEB大于VREF时，比较器电路201输出逻辑低电平信号，从而与非门逻辑电路的第一输入端V1为逻辑低电平信号，驱动电路断开，直到VFEB小于VREF时，驱动电路开通，可以正常运行。

可选地，升压转换模块3包括功率开关管、分压电阻电路、电容C、电感L以及二极管D2。

分压电阻电路包括串联连接的电阻R1和R2，其中电阻R1和电阻R2的串联点作为升压转换模块的反馈电压输出端，连接至比较器电路201的反相输入端。

功率开关管采用的是第九增强型NMOS管E9，第九增强型NMOS管E9的栅极为升压转换模块3的输入端，连接驱动模块1的输出端。当驱动模块1输出低电平信号时，功率开关管关闭，反之，功率开关管导通。

本实施例中，当升压转换电路的输出电压VOUT高于额定值时，反馈控制模块2的反馈电压输出端产生的控制信号为逻辑低电平，此时，逻辑与非门电路101的第一输入端V1低电平，无论输出信号状态是否切换，与非门逻辑电路101输出始终为逻辑高电平。这样在驱动缓冲器103的输出端会始终产生低电平信号，从而使第九增强型NMOS管E9关闭，实现锁定功能。

进一步地，本实施例中，如图1所示，与非门逻辑电路101包括第一耗尽型MOS管D1和双栅氮化镓增强型MOS管E1，其中，第一耗尽型MOS管D1和双栅氮化镓增强型MOS管E1串联连接。

具体地，双栅氮化镓增强型MOS管E1的两个栅极分别接输入信号V2和反馈控制模块2的输出信号V1，双栅氮化镓增强型MOS管E1的源极接地，双栅氮化镓增强型MOS管E1的漏极接第一耗尽型MOS管D1的源极，第一耗尽型MOS管D1的漏极经过一个反向连接的二极管接电源，第一耗尽型MOS管D1的栅极接双栅氮化镓增强型MOS管E1的漏极与第一耗尽型MOS管D1的源极连接点。

本实施例的与非门逻辑电路101，使用了双栅氮化镓器件，增加了可输入的控制信号，该电路可以在不增加面积的基础上，集成反馈控制功能，即可以实现对输出的过压信号进行识别，并锁定栅极驱动输出。

进一步地，反相器102包括第二耗尽型NMOS管D2和第二增强型NMOS管E2，第二耗尽型NMOS管D2和第二增强型NMOS管E2串联连接，第二耗尽型NMOS管D2通过反相连接二极管D1后连接电源，且第二耗尽型NMOS管D2和第二增强型NMOS管E2的串联连接点为反相器102的输出。

具体地，第二耗尽型NMOS管D2的漏极通过反相连接二极管D1后连接电源，第二耗尽型NMOS管D2的源极接第二增强型NMOS管E2的漏极，第二增强型NMOS管E2的源极接地，第二增强型NMOS管E2的栅极接与非门逻辑电路101的输出，所述第二耗尽型NMOS管D2的栅极与第二耗尽型NMOS管D2的源极连接。

进一步地，驱动缓冲器103包括第三增强型NMOS管E3和第四增强型NMOS管E4。

具体地，第三增强型NMOS管E3和第四增强型NMOS管E4串联连接，且第三增强型NMOS管E3和第四增强型NMOS管E4的串联连接点为驱动缓冲器的输出，第三增强型NMOS管E3通过反相连接二极管D1后连接电源。

第三增强型NMOS管E3的栅极连接反相器102的输出，第四增强型NMOS管E4的栅极连接与非门逻辑电路101的输出。

进一步地，比较器电路201包括第三耗尽型NMOS管D3、第五增强型NMOS管E5、第四耗尽型NMOS管D4和第六增强型NMOS管E6，以及第五耗尽型NMOS管D5。

具体地，第三耗尽型NMOS管D3和第五增强型NMOS管E5串联连接，组成第一支路。第五增强型NMOS管E5的栅极作为比较器电路201的正相输入端，连接参考电压。

第四耗尽型NMOS管D4和第六增强型NMOS管E6串联连接，组成第二支路。第六增强型NMOS管E6的栅极作为比较器电路201的反相输入端，连接升压转换电路3的反馈输出端。

第一支路和第二支路并联连接后与第五耗尽型NMOS管D5串联。

第四耗尽型NMOS管D4栅极与第三耗尽型NMOS管D3的栅极连接，第四耗尽型NMOS管D4的栅极还连接第四耗尽型NMOS管D4的源极，且第四耗尽型NMOS管D4和第六增强型NMOS管E6的串联连接点作为比较器电路201的输出。

进一步地，两级级联的反相器电路202包括级联的第一级反相器电路和第二级反相器电路。

具体地，第一级反相器电路包括第六耗尽型NMOS管D6和第七增强型NMOS管E7，第二级反相器电路包括第七耗尽型NMOS管D7和第八增强型NMOS管E8。其中：

第六耗尽型NMOS管D6和第七增强型NMOS管E7串联连接，第七耗尽型NMOS管D7和第八增强型NMOS管E8串联连接，第六耗尽型NMOS管D6和第七增强型NMOS管E7的串联点连接第八增强型NMOS管E8的栅极。第七耗尽型NMOS管D7和第八增强型NMOS管E8的串联连接点作为反馈控制模块2的输出，连接至与非门逻辑电路101的第一输入端V1。

本实施例中选择的MOS管开关器件的具体类型只是本实施例一种较优的实施方式，其他实施例中，也可以选择其他不同类型的功率开关管来实现对应功能的电路模块，本实施例对功率开关管的具体类型不做限定。

进一步地，本实施例中的MOS管开关器件均采用的是MIS-HEMT器件。

HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)，传统的肖特基栅极的HEMT器件漏电问题较为严重，易造成器件的击穿电压、效率、增益等关键性能的恶化。

为了有效抑制栅极电流，本实施例在传统的化合物HEMT结构的栅极有引入金属-绝缘体-半导体(MIS)结构形成MIS-HEMT器件成为有效解决方法。

本实施例为了匹配各与非门逻辑电路的双栅NMOS管的两个栅极阈值电压，通过反应离子刻蚀机进行慢速刻蚀对两个栅极进行不同深度的刻蚀。同时采用氧化铝作为介电层将器件的耐压等级和逻辑电路的电压摆幅进行优化，提升了该逻辑电路的输出表现并可以适应更高的工作电压而无需额外的保护电路。

本实施例采用全氮化镓单片集成，驱动电路和反馈控制电路与氮化镓功率器件制作工艺相兼容，从而在高温高频的恶劣环境中增加系统的适应性和稳定性。

综上所述，本发明的驱动电路的内部集成过压保护，当输出电压超出预设电压值时，可以直接断开驱动电路，从而避免高压的直接输入而损坏内部电路，实现对内部电路的过压保护。

本发明采用全氮化镓单片集成，驱动模块和反馈控制模块与氮化镓功率器件制作工艺相兼容，从而在高温高频的恶劣环境中增加系统的适应性和稳定性。

本发明通过阈值调制的双栅极氮化镓增强型MOS管制作的与非门逻辑电路，相较于传统两个增强型器件串联的形式，双栅极结构减少了寄生参数和模块电路尺寸，进而提升了系统的高频性能。

为了匹配NAND逻辑电路的增强型器件的两个栅极阈值电压，对两个栅极进行不同深度的刻蚀。同时采用氧化铝作为介电层将器件的耐压等级和逻辑电路的电压摆幅进行优化，提升了该逻辑电路的输出表现并可以适应更高的工作电压而无需额外的保护电路。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。

Claims (10)

1.一种集成过压保护的氮化镓器件驱动电路，其特征在于，包括：依次连接的驱动模块、反馈控制模块和升压转换模块；

所述升压转换模块用于输出驱动电路的输出电压，所述升压转换模块的反馈电压输出端将输出电压反馈至所述反馈控制模块；

所述反馈控制模块配置为：将所述输出电压与预设电压值进行比较，并当输出电压高于预设电压值时，产生低电平信号，并反馈至驱动模块；

所述驱动模块配置为：当接收到所述反馈控制模块反馈的低电平信号时，断开所述升压转换模块的内部电路。

2.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块包括与非门逻辑电路、反相器和驱动缓冲器；

所述逻辑与非门电路的第一输入端连接反馈控制模块的输出端，所述逻辑与非门电路的第二输入端连接驱动控制信号，所述逻辑与非门电路的输出端依次连接所述反相器和驱动缓冲器，所述驱动缓冲器的输出端连接所述升压转换模块的输入端。

3.根据权利要求2所述的驱动电路，其特征在于，所述与非门逻辑电路包括串联连接的双栅氮化镓增强型MOS管和单栅耗尽型MOS管，所述双栅氮化镓增强型MOS管的一个栅极作为所述与非门逻辑电路的第一输入端，所述双栅氮化镓增强型MOS管的另一个栅极作为所述逻辑与非门电路的第二输入端，所述双栅氮化镓增强型MOS管和单栅耗尽型MOS管的串联连接点作为所述与非门逻辑电路的输出端。

4.根据权利要求2所述的驱动电路，其特征在于，所述反馈控制模块包括比较器电路和两级级联的反相器电路；

所述比较器电路的反相输入端连接所述升压转换模块的反馈电压输出端，所述比较器电路的正相输入端连接参考电压；

所述比较器电路的输出端连接所述反相器电路的输入端，所述反相器电路的输出端连接所述与非门逻辑电路的第一输入端。

5.根据权利要求4所述的驱动电路，其特征在于，所述升压转换模块包括功率开关管和电压采集电路，所述功率开关管的控制端连接所述驱动缓冲器的输出端，所述功率开关管的输入端通过串联电感连接电源，且所述功率开关管与所述电感串联点的电压为输出电压；

所述电压采集电路的输入端连接输出电压，所述电压采集电路的输出端作为所述升压转换模块的反馈电压输出端。

6.根据权利要求5所述的驱动电路，其特征在于，所述电压采集电路为分压电阻电路，所述分压电阻电路包括串联连接的第一电阻和第二电阻，所述第一电阻和第二电阻的串联连接点连接至所述与非门逻辑电路的第一输入端。

7.根据权利要求3所述的驱动电路，其特征在于，所述双栅氮化镓增强型MOS管和单栅耗尽型MOS管均为N沟道，所述单栅耗尽型MOS管的漏极接电源，所述单栅耗尽型MOS管的源极经串联的双栅氮化镓增强型MOS管接地。

8.根据权利要求7所述的驱动电路，其特征在于，所述双栅氮化镓增强型MOS管是对两个栅极通过不同深度的刻蚀以进行阈值电压调制后得到的。

9.根据权利要求8所述的驱动电路，其特征在于，所述双栅氮化镓增强型MOS管以氧化铝作为介电层。

10.根据权利要求1所述的驱动电路，其特征在于，所述双栅氮化镓增强型MOS管和单栅耗尽型MOS管采用的是MIS-HEMT器件。

Images