CN114021517A - 一种集成电路版图仿真方法、计算机设备和存储介质 - Google Patents
一种集成电路版图仿真方法、计算机设备和存储介质 Download PDFInfo
- Publication number
- CN114021517A CN114021517A CN202111503044.2A CN202111503044A CN114021517A CN 114021517 A CN114021517 A CN 114021517A CN 202111503044 A CN202111503044 A CN 202111503044A CN 114021517 A CN114021517 A CN 114021517A
- Authority
- CN
- China
- Prior art keywords
- simulation
- integrated circuit
- subsystem
- subsystems
- finite element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明适用于PCB版图仿真领域,提供了一种集成电路版图仿真方法、计算机设备和存储介质,所述仿真方法包括:获取若干集成电路版图以及连接关系,所述连接关系为集成版图之间的连接关系和集成电路版图内部的连接关系;根据所述连接关系将所述若干集成电路版图划分为若干子系统;对所述若干子系统进行激励仿真。通过将不同的版图依据其连接关系作为一个整体看待,再划分为不同的子系统;一方面能够直接减少有限元激励仿真计算时稀疏矩阵的规模,进而提升计算效率,另一方面使版图之间相互连接的端口可以作为子系统的内部连接关系,也就减少了右端项的元素数量,进而减少了有限元激励仿真计算时求解的未知量数量;提升了整体的计算效率。
Description
技术领域
本发明涉及PCB版图仿真领域,特别是涉及一种集成电路版图仿真方法、计算机设备和存储介质。
背景技术
印刷电路板(Printed Circuit Board,PCB板)是重要的电子部件,是电子元器件的支撑体,也是电子元器件电气连接的载体。几乎每种电子设备,小到电子手表,计算器,大到计算机,通讯电子设备,军用的武器系统,只要有集成电路等电子元器件,为了它们之间电气互连,都要使用电路板。在较大型的电子产品研制过程中,最基本的成功因素是该产品的电路板的设计、文件编制的制造。
由于PCB是采用电子印刷术制作的,故被称为“印刷”电路板。印制板从单层发展到双面、多层和挠性,并且仍旧保持着各自的发展趋势。由于不断地向高精度、高密度和高可靠性方向发展,不断缩小体积、减少成本、提高性能,使得印制板在未来电子设备的发展工程中,仍然保持着强大的生命力。PCB的功能为提供完成第一层级构装的组件与其它必须的电子电路零件接合的基底,以组成一个具特定功能的模块或成品。所以PCB在整个电子产品中,起到了总领全局的作用。
现有的产品中虽然有针对多个PCB集成电路版图的仿真工具,但只是单纯的将多块PCB集成电路版图同时仿真,其实质是同时启动多个仿真工具,并将仿真后的模型叠加,实现了对多个PCB集成电路版图的仿真。
现有技术虽然能够扩大集成电路版图仿真的规模,依然需要较多的计算资源,计算效率较低。
发明内容
基于此,有必要针对上述的问题,提供一种集成电路版图仿真方法、计算机设备和存储介质。
所述仿真方法包括:
获取若干集成电路版图以及连接关系,所述连接关系为集成版图之间的连接关系和集成电路版图内部的连接关系;
根据所述连接关系将所述若干集成电路版图划分为若干子系统;
对所述若干子系统进行激励仿真。
在其中一个实施例中,提供了一种集成电路版图仿真装置,具体可以包括:
版图获取模块,用于获取若干集成电路版图以及连接关系。
子系统划分模块,根据所述连接关系将所述若干集成电路版图划分为若干子系统;
仿真模块,用于对所述若干子系统进行激励仿真。
在其中一个实施例中,提供一种计算机设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述计算机程序被所述处理器执行时,使得所述处理器执行上述集成电路版图仿真方法的步骤。
在其中一个实施例中,提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时,使得所述处理器执行上述集成电路版图仿真方法的步骤。
上述集成电路版图仿真方法、装置、计算机设备和存储介质,通过将不同的版图依据其连接关系作为一个整体看待,再划分为不同的子系统;当版图之间连接关系较为复杂时,通过将其划分为不同的子系统,一方面能够直接减少有限元激励仿真计算时稀疏矩阵的规模,进而提升计算效率,另一方面使版图之间相互连接的端口可不必作为网格剖分时的外部节点,而是作为子系统的内部连接关系,也就减少了右端项的元素数量,进而减少了有限元激励仿真计算时求解的未知量数量;提升了整体的计算效率。
附图说明
图1为一个实施例中提供的集成电路版图仿真方法的流程图;
图2为另一个实施例中提供的集成电路版图仿真方法的流程图;
图3为另一个实施例中提供的集成电路版图仿真方法的流程图;
图4为另一个实施例中提供的集成电路版图仿真方法的流程图;
图5为另一个实施例中提供的集成电路版图仿真方法的流程图;
图6为另一个实施例中提供的集成电路版图仿真方法的流程图;
图7为另一个实施例中提供的集成电路版图仿真方法的流程图;
图8为一个实施例中集成电路版图仿真装置的结构框图;
图9为一个实施例中计算机设备的内部结构框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但除非特别说明,这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一xx脚本称为第二xx脚本,且类似地,可将第二xx脚本称为第一xx脚本。
如图1所示,在一个实施例中,提出了一种集成电路版图仿真方法,本实施例主要以该方法应用于计算机设备中来举例说明。具体可以包括以下步骤:
步骤S102,获取若干集成电路版图以及连接关系,所述连接关系为集成版图之间的连接关系和集成电路版图内部的连接关系;
步骤S104,根据所述连接关系将所述若干集成电路版图划分为若干子系统;
步骤S106,对所述若干子系统进行激励仿真。
在一个实施例中,计算机设备可以是独立的物理服务器或终端,也可以是多个物理服务器构成的服务器集群,可以是提供云服务器、云数据库、云存储和CDN等基础云计算服务的云服务器。
在一个实施例中,集成电路版图可以是用户手动导入到计算机设备的仿真软件中的,计算机设备识别集成电路版图;对于集成电路版图内部的连接关系,计算机设备是可识别的,由版图的自身结构决定,对于集成电路版图之间的连接关系,可以是用户手动添加定义的,在用户添加后是可被计算机设备识别的。连接关系可以是指集成电路版图之间的走线连接、过孔连接、端口连接,或者集成电路版图内部的层与层之间的走线连接、过孔连接,集成电路版图层内的走线、过孔等;集成电路版图的层可以是电源层、信号层。
在一个实施例中,将集成电路版图划分为若干个相对独立的子系统,划分后的子系统间存在连接关系的点或区域被保留,这些点或区域相当于与其他子系统连接的端口,端口即相当于在进行网格剖分时的外部节点。在划分时,可以以减少每个子系统外部节点数量的划分方式进行划分,使整体的计算效率提升。
通常地,在不对集成电路版图进行子系统划分时的仿真,先将集成电路版图进行网格剖分,生成与集成电路版图对应的阻抗网络,再对阻抗网络输入激励条件进行有限元激励仿真,如电压激励,进而得到在阻抗网络内的压降和场域的电流密度分布。
因而,当将若干集成电路版图剖分为若干子系统后,在对子系统进行有限元仿真时,可以先对子系统进行网格剖分,生成子系统的阻抗网络,可以对每个子系统的阻抗网络输入激励条件,得到每个子系统中电压、电流分布,也可以将子系统的阻抗网络进行级联,得到完整的阻抗网络,再进行激励仿真。
可以理解的是,对于某个子系统i,其有限元激励仿真计算生成的稀疏矩阵方程为Ai*xi=bi,其中,Ai为有限元网格剖分的子系统阻抗网络矩阵,bi为激励向量,即右端项,xi为对应激励向量bi的解向量,其对应了有限元网格剖分中每个节点上的电压值。若该子系统i中内部的节点数量为Ni,则子系统阻抗网络矩阵Ai的维度为Ni×Ni,若子系统与其他连接的子系统的外部节点个数为Mi,则激励向量xi和bi的维度为Ni×Mi。当外部节点越多时,右端项中元素越多,稀疏矩阵方程需要计算的未知量越多,且稀疏矩阵方程规模也越大,在进行计算时,所耗费的计算资源越多,因而子系统外部节点越少,计算时间越短。
在本实施例中,将不同的版图依据其连接关系作为一个整体看待,再划分为不同的子系统;当版图之间连接关系较为复杂时,通过将其划分为不同的子系统,一方面能够直接减少有限元激励仿真计算时稀疏矩阵的规模,进而提升计算效率,另一方面使版图之间相互连接的端口可不必作为网格剖分时的外部节点,而是作为子系统的内部连接关系,也就减少了右端项的元素数量,进而减少了有限元激励仿真计算时求解的未知量数量;提升了整体的计算效率。
在一种实施例中,如图2所示,步骤S104,即根据所述连接关系将所述若干集成电路版图划分为若干子系统的步骤具体可以包括以下步骤:
步骤S202,确认对若干集成电路版图最优子系统划分方案,所述最优子系统划分方案为在进行有限元激励仿真计算时计算效率最高的划分方案;
步骤S202,根据所述最优子系统划分方案将所述若干集成电路版图划分为若干子系统。
在一个实施例中,集成电路版图通常来说是较为复杂的,因而子系统的划分方式可以是有很多情形,因而在划分子系统时,可以对子系统的划分方案进行规划,以找到总的计算时长最短或者计算效率最高的划分方案。
一种可能的方式为,通过预设的划分方式直接对若干集成电路版图进行划分,若能够得到多个划分方案,则所有子系统外部节点数最少的划分方案为预设的划分方式即为计算效率最高的划分方案;若只能得到一种划分方案,则该划分方案即为最优划分方案,划分方案可以是根据集成电路版图的不同的层进行划分。
确定最优划分方案后,可根据最优划分方案对若干集成电路版图进行划分。
在一种实施例中,如图3,步骤S202,确认对若干集成电路版图最优子系统划分方案的步骤包括:
步骤S302,根据预设的划分方式穷举所有子系统划分方案;
步骤S304,计算所述所有子系统划分方案中每个划分方案对应的有限元第一仿真时间;
步骤S306,选取所述有限元第一仿真时间最短的划分方案为最优划分方案。
在一个实施例中,可以对所有的子系统划分方案进行穷举。预设的划分方式是计算机设备在对若干集成电路版图进行子系统划分时实际的划分方式,因而在进行规划划分方案时,同样根据预设的划分方式进行规划。实际划分子系统时,计算机设备可以根据集成电路版图识别其内部的实体,如层、过孔、走线、电阻等,进而根据这些实体将集成电路版图进行划分为不同的子系统。可以在计算机设备内预设几种不同的划分方式,在规划划分方案时,可以以每种划分方式分别对应得到一种划分方案;也可以在同一划分方案内以几种不同划分方式结合进行划分,由于划分方式是有限的,因而划分方案的数量也是有限的,可以是数个到数十个。
再将得到的划分方案对应的划分后的子系统的有限元第一仿真时间计算出来,有限元第一仿真时间即为划分子系统并进行网格剖分后的所有子系统在进行有限元激励仿真时,计算机设备进行计算时所需的计算时长。可以理解的是,第一仿真时间是经过计算后预估的值,与在进行有限元激励仿真实际所需的时长是近似的,或者是可以存在合理偏差的。
所有的划分方案对应的第一仿真时间被计算出后,第一仿真时间最短的划分方案即为最优划分方案。
本实施例通过计算划分方案对应的有限元第一仿真时间,来确认对若干集成电路的最优划分方案,因而可以在后续的步骤通过最优划分方案来进行划分,从而从整体上提升对当前若干集成电路版图的仿真时间,提升处理效率。
在一个实施例中,所述预设的划分方式包括:
根据集成电路版图之间互连结构分割;
根据集成电路版图层之间过孔连接分割;
根据集成电路版图层内走线分割。
在一个可能的实施例中,规划划分方案时,可以直接将若干集成电路版图分割后的单元直接作为子系统。例如,一种划分方案为,先根据集成电路版图之间的互联结构进行分割,再根据集成电路版图内部的层与层的连接进行分割,形成若干子系统;另一种划分方案为,先根据集成电路版图之间的互联结构进行分割,再根据集成电路版图内部的层与层的连接进行分割,再在层内依据层内走线进行分割,形成若干子系统;再一种划分方案为,先以层为单位对若干几层电路版图进行分割,再在层内依据层内走线进行分割,形成若干子系统。
在一个可能的实施例中,在根据集成电路版图之间互连结构、根据集成电路版图层之间过孔连接、根据集成电路版图层内走线对若干集成电路版图分割后,还可以根据连接关系对分割后的单元进行合并后作为子系统,再进行后续的最优划分方案的确定。例如,先将根据集成电路版图之间互连结构分割,得到版图1、版图2,再根据集成电路版图层之间过孔连接进行分割,即对版图1分割得到层1、层2,对版图3分割得到层3、层4;根据层与层之间的连接关系进行合并,对合并的方式进行穷举,能够得到几种不同的划分方案,示例性地,一种划分方案为,层1层2合并作为一个子系统,层3作为一个子系统,层4作为一个子系统;另一种划分方案为,层1作为一个子系统,层2作为一个子系统,层3层4合并作为一个子系统;又一种划分方案为,层1作为一个子系统,层2层3合并作为一个子系统,层4作为一个子系统;再一种划分方案为,层1、层2、层3、层4分别作为一个子系统。
在一种实施例中,如图4,步骤S304,计算所述所有子系统划分方案中每个划分方案对应的有限元第一仿真时间的步骤包括:
步骤S402,确认待计算第一仿真时间的划分方案为目标划分方案;
步骤S402,计算所述目标划分方案中每个子系统的有限元第二仿真时间;
步骤S402,对每个子系统的有限元第二计算时间求和,生成第一仿真时间。
在一个实施例中,在进行规划时,需要对每个划分方案进行逐一计算,以挑选出最优的划分方案,可以通过一个计算模型,将待计算第一仿真时间的划分方案作为目标划分方案输入计算模型,经过计算模型的计算,输出该目标划分方案的第一仿真时长。在计算模型计算时,是对目标划分方案中的每个子系统的有限元第二仿真时间后计算后求和,第二仿真时间是在网格剖分后对进行有限元激励仿真时,计算机设备计算该子系统仿真结果所需时长。可以理解的是,第二仿真时间是经过计算后预估的值,与在进行有限元激励仿真实际所需的时长是近似的,或者是可以存在合理偏差的。
在一种实施例中,如图5,步骤S402,计算所述目标划分方案中每个子系统的有限元第二仿真时间的步骤包括:
步骤S502,确定待计算第二仿真时间的子系统内部节点数与外部节点数,所述内部节点与外部节点是作为有限元仿真网格剖分节点的点或区域;
步骤S504,根据所述内部节点数计算第三仿真时间,所述第三仿真时间为稀疏矩阵方程矩阵重排序以及数值分解所需时间;
步骤S506,根据所述内部节点数与外部节点数计算第四仿真时间,所述第四仿真时间为稀疏矩阵方程的右端项求解所需时间;
步骤S508,对所述第三仿真时间与第四仿真时间求和,生成所述第二仿真时间;
其中,所述稀疏矩阵方程为有限元激励仿真过程中生成的矩阵方程。
在一个实施例中,对于目标划分方案,根据该方案划分得到的若干子系统,每个子系统在经过网格剖分后都包括若干内部节点和外部节点,而这些内部节点与外部节点的数量将会直接影响有限元激励仿真计算的时长。因而,需要对每个子系统的外部节点数与内部节点数进行确定,并据此来计算该子系统的第二仿真时间。
对于待计算第二仿真时间的子系统,其第二仿真时间的计算主要分为两部分,其一为根据所述内部节点数与外部节点数计算第四仿真时间,其二为根据所述内部节点数与外部节点数计算第四仿真时间;将两者求和即可得到该子系统的第二仿真时间。
示例性的,对于第i个子系统的稀疏矩阵方程,可以采用基于LU分解(LUFactorization)的方式进行求解,对于求解的两部分,其一为矩阵重排序以及数值LU分解,第二为对于每个右端项的前向替换与后向替换求解。LU分解的计算时间可以写作函数K(N),而对其每个右端项的计算时间可以写作K(N);则对于具有Mi个外部节点和Ni个内部节点的子系统来说,则第三仿真时间为L(Ni),第四仿真时间为Mi*K(Ni);而该子系统在有限元激励仿真求解的计算时间可以写作:
L(Ni)+Mi*K(Ni)
进一步的,对于具有T个子系统的划分方案,其有限元激励仿真求解的计算时间可以写作:
可以理解的是,对于的划分方案中任意i、j两个子系统,其有限元激励仿真求解的计算时间可以写作:
L(Ni)+Mi*K(Ni)+L(Nj)+Mj*K(Nj)
而如果在另一划分方案中,i、j两个子系统是合并作为一个子系统,则合并后的子系统有限元激励仿真求解的计算时间可以写作:
L(Ni+Nj)+(Mi+Mj-2Mcommon)*K(Ni+Nj)
其中,Mcommon为子系统i与子系统j之间的连接端口数量,或者外部节点数量,在Mcommon数量较大时,合并求解的效率会显著优于对每个子系统独立求解的效率。
因而,可以通过计算划分方案对应的有限元仿真时间,来确定一个计算时间最短的划分方案,该方案即为最优划分方案。通过对划分方案进行规划,并通过最优划分方案划分子系统,较少了计算机设备的计算时间,提升了有限元仿真的效率。
在一种实施例中,如图6,步骤S104,根据所述连接关系将所述若干集成电路版图划分为若干子系统之后的步骤包括:
步骤S602,对所述若干子系统进行网格剖分,并保留网格剖分节点。
在本实施例中,对若干子系统进行网格剖分,以进行仿真,对每个子系统的网格剖分外部节点与内部节点进行依次编号。
在一种实施例中,如图7,步骤S106,对所述若干子系统进行激励仿真之前的步骤包括:
步骤S702,对每个子系统进行有限元求解,对应生成若干子系统阻抗网络;
步骤S704,对所述若干子系统阻抗网络进行级联,生成完整的仿真模型;
步骤S706,对所述仿真模型进行激励仿真。
在一个实施例中,在进行网格剖分后,需要根据子系统中每个网格剖分节点的信息列写用于直流压降分析的有限元方程组,并生成子系统阻抗网络矩阵,子系统网络矩阵对应子系统阻抗网络实体模型。再将所有子系统所对应的阻抗网络,与相应的具有连接关系进行级联,生成问题对应的抽象电路阻抗网络,并根据用户设置的仿真参数进行电路仿真,得到各个子系统外部节点的电压值。
再将各个子系统的外部节点的电压值带入其外部节点对应的有限元边界条件中,得到各个子系统上最终的电压、电流分布。
如图8所示,在一个实施例中,提供了一种集成电路版图仿真装置,该集成电路版图仿真装置可以集成于上述的计算机设备中,具体可以包括:
版图获取模块,用于获取若干集成电路版图以及连接关系。
子系统划分模块,根据所述连接关系将所述若干集成电路版图划分为若干子系统;
仿真模块,用于对所述若干子系统进行激励仿真。
在一个实施例中,提供一种计算机设备,图9示出了一个实施例中计算机设备的内部结构图。该计算机设备具体可以是上述任一实施例所述的计算机设备。如图9所示,该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、输入装置和显示屏。其中,存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统,还可存储有计算机程序,该计算机程序被处理器执行时,可使得处理器实现集成电路版图仿真方法。该内存储器中也可储存有计算机程序,该计算机程序被处理器执行时,可使得处理器执行集成电路版图仿真方法。计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图9中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,本申请提供的集成电路版图仿真装置可以实现为一种计算机程序的形式,计算机程序可在如图9所示的计算机设备上运行。计算机设备的存储器中可存储组成该集成电路版图仿真装置的各个程序模块,比如,图8所示的版图获取模块、子系统划分模块和仿真模块。各个程序模块构成的计算机程序使得处理器执行本说明书中描述的本申请各个实施例的集成电路版图仿真方法中的步骤。
例如,图9所示的计算机设备可以通过如图8所示的集成电路版图仿真装置中的版图获取模块执行步骤S102。计算机设备可通过子系统划分模块执行步骤S104。计算机设备可通过仿真模块执行步骤S106。
在一个实施例中,提出了一种计算机设备,所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现以下步骤:
步骤S102,获取若干集成电路版图以及连接关系,所述连接关系为集成版图之间的连接关系和集成板图内部的连接关系;
步骤S104,根据所述连接关系将所述若干集成电路版图划分为若干子系统;
步骤S106,对所述若干子系统进行激励仿真。
在一个实施例中,提供一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时,使得处理器执行以下步骤:
步骤S102,获取若干集成电路版图以及连接关系,所述连接关系为集成版图之间的连接关系和集成电路版图内部的连接关系;
步骤S104,根据所述连接关系将所述若干集成电路版图划分为若干子系统;
步骤S106,对所述若干子系统进行激励仿真。
应该理解的是,虽然本发明各实施例的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,各实施例中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一非易失性计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种集成电路版图仿真方法,所述仿真方法包括:
获取若干集成电路版图以及连接关系,所述连接关系为集成版图之间的连接关系和集成电路版图内部的连接关系;
根据所述连接关系将所述若干集成电路版图划分为若干子系统;
对所述若干子系统进行激励仿真。
2.根据权利要求1所述的仿真方法,所述根据所述连接关系将所述若干集成电路版图划分为若干子系统的步骤包括:
确认对若干集成电路版图最优子系统划分方案,所述最优子系统划分方案为在进行有限元激励仿真计算时计算效率最高的划分方案;
根据所述最优子系统划分方案将所述若干集成电路版图划分为若干子系统。
3.根据权利要求2所述的仿真方法,其特征在于,所述确认对若干集成电路版图最优划分子系统方式的步骤包括:
根据预设的划分方式穷举所有子系统划分方案;
计算所述所有子系统划分方案中每个划分方案对应的有限元第一仿真时间;
选取所述有限元第一仿真时间最短的划分方案为最优划分方案。
4.根据权利要求3所述的仿真方法,其特征在于,所述预设的划分方式包括:
根据集成电路版图之间互连结构分割;
根据集成电路版图层之间过孔连接分割;
根据集成电路版图层内走线分割。
5.根据权利要求3所述的仿真方法,其特征在于,所述计算所述所有子系统划分方案中每个划分方案对应的有限元第一仿真时间的步骤包括:
确认待计算第一仿真时间的划分方案为目标划分方案;
计算所述目标划分方案中每个子系统的有限元第二仿真时间;
对每个子系统的有限元第二计算时间求和,生成第一仿真时间。
6.根据权利要求5所述的仿真方法,其特征在于,所述计算所述目标划分方案中每个子系统的有限元第二仿真时间的步骤包括:
确定待计算第二仿真时间的子系统内部节点数与外部节点数,所述内部节点与外部节点是作为有限元仿真网格剖分节点的点或区域;
根据所述内部节点数计算第三仿真时间,所述第三仿真时间为稀疏矩阵方程矩阵重排序以及数值分解所需时间;
根据所述内部节点数与外部节点数计算第四仿真时间,所述第四仿真时间为稀疏矩阵方程的右端项求解所需时间;
对所述第三仿真时间与第四仿真时间求和,生成所述第二仿真时间;
其中,所述稀疏矩阵方程为有限元激励仿真过程中生成的矩阵方程。
7.根据权利要求1所述的仿真方法,其特征在于,所述将所述若干集成电路版图划分为若干子系统之后的步骤包括:
对所述若干子系统进行网格剖分,并保留网格剖分节点。
8.根据权利要求1所述的仿真方法,其特征在于,所述对所述若干子系统进行激励仿真之前的步骤包括:
对每个子系统进行有限元求解,对应生成若干子系统阻抗网络;
对所述若干子系统阻抗网络进行级联,生成完整的仿真模型;
对所述仿真模型进行激励仿真。
9.一种计算机设备,其特征在于,包括存储器和处理器,所述存储器中存储有计算机程序,所述计算机程序被所述处理器执行时,使得所述处理器执行权利要求1至8中任一项权利要求所述仿真方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时,使得所述处理器执行权利要求1至8中任一项权利要求所述仿真方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111503044.2A CN114021517A (zh) | 2021-12-09 | 2021-12-09 | 一种集成电路版图仿真方法、计算机设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111503044.2A CN114021517A (zh) | 2021-12-09 | 2021-12-09 | 一种集成电路版图仿真方法、计算机设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114021517A true CN114021517A (zh) | 2022-02-08 |
Family
ID=80068603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111503044.2A Pending CN114021517A (zh) | 2021-12-09 | 2021-12-09 | 一种集成电路版图仿真方法、计算机设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114021517A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114330213A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种基于版图多边形走线的自动识别转换方法及装置 |
CN115358173A (zh) * | 2022-10-21 | 2022-11-18 | 芯和半导体科技(上海)有限公司 | 一种芯片封装电源网络电磁建模方法及系统 |
-
2021
- 2021-12-09 CN CN202111503044.2A patent/CN114021517A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114330213A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种基于版图多边形走线的自动识别转换方法及装置 |
CN115358173A (zh) * | 2022-10-21 | 2022-11-18 | 芯和半导体科技(上海)有限公司 | 一种芯片封装电源网络电磁建模方法及系统 |
WO2024082578A1 (zh) * | 2022-10-21 | 2024-04-25 | 芯和半导体科技(上海)股份有限公司 | 一种芯片封装电源网络电磁建模方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114021517A (zh) | 一种集成电路版图仿真方法、计算机设备和存储介质 | |
Ferranti et al. | Multipoint full-wave model order reduction for delayed PEEC models with large delays | |
US7236895B2 (en) | Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon | |
CN111193603B (zh) | 网络架构的生成方法、装置、可读存储介质和计算机设备 | |
US20210357560A1 (en) | Method and System for Hierarchical Circuit Simulation Using Parallel Processing | |
US9715571B1 (en) | Systems and methods for simulations of reliability in printed circuit boards | |
CN112287625B (zh) | 一种系统级集成电路直流压降的并行分析方法及系统 | |
CN110688807A (zh) | 一种多层集成电路直流电场的场路耦合方法及装置 | |
US11681854B2 (en) | Generation of layout including power delivery network | |
JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
US11675951B2 (en) | Methods and systems for congestion prediction in logic synthesis using graph neural networks | |
US11074385B2 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
CN115221833B (zh) | 一种pcb板布线排序方法、系统、装置及可读存储介质 | |
US20130138417A1 (en) | Methods, systems, and computer-readable media for model order reduction in electromagnetic simulation and modeling | |
Bizzarri et al. | Shooting by a two-step Galerkin method | |
Romano et al. | Acceleration of the partial element equivalent circuit method with uniform tessellation—Part I: Identification of geometrical signatures | |
CN112307709B (zh) | 系统级集成电路直流压降的端口等效并行分析方法及系统 | |
Ozdal et al. | Exact route matching algorithms for analog and mixed signal integrated circuits | |
CN112307710B (zh) | 一种系统级集成电路的直流压降分析方法及系统 | |
US10282500B1 (en) | Efficient modeling of electromagnetic properties of an assembly | |
US7979817B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
GÜNGÖR et al. | A logistic map Runge Kutta-4 solution for FPGA using fixed point representation | |
Ma et al. | Accuracy-Controlled and Structure-Preserved H 2-Matrix-Matrix Product in Linear Complexity | |
JP4843091B2 (ja) | パワーインテグリティ解析装置及び方法並びにプログラム | |
CN113515915B (zh) | 插入填充单元的方法、装置、设备以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 201210 room 01, floor 4, No. 5, Lane 60, Naxian Road, Pudong New Area, Shanghai Applicant after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd. Address before: 201210 room 01, floor 4, No. 5, Lane 60, Naxian Road, Pudong New Area, Shanghai Applicant before: Core and semiconductor technology (Shanghai) Co.,Ltd. |
|
CB02 | Change of applicant information |