CN114008774A - 电子电路和用于制造电子电路的方法 - Google Patents

电子电路和用于制造电子电路的方法 Download PDF

Info

Publication number
CN114008774A
CN114008774A CN202080042998.5A CN202080042998A CN114008774A CN 114008774 A CN114008774 A CN 114008774A CN 202080042998 A CN202080042998 A CN 202080042998A CN 114008774 A CN114008774 A CN 114008774A
Authority
CN
China
Prior art keywords
circuit carrier
circuit
semiconductor component
carrier
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080042998.5A
Other languages
English (en)
Inventor
托马斯·比格尔
亚历山大·亨斯勒
史蒂芬·诺伊格鲍尔
斯特凡·普费弗莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN114008774A publication Critical patent/CN114008774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

为了改进功率，提出了一种具有第一电路载体和第二电路载体(6，8)以及第一半导体组件和第二半导体组件(9，10)的电子电路(7)。第一半导体组件(9)利用上侧抵靠在第一电路载体(6)的下侧处并且利用下侧抵靠在第二电路载体(8)的上侧处。第一电路载体(6)具有第一通孔(11)，该第一通孔将第一半导体组件(9)与第一印制导线连接。第一电路载体(6)具有第二通孔(13)，该第二通孔将布置在电路载体之间的连接元件(14)与另外的印制导线电连接。经由第一连接元件(14)在电路载体之间建立材料配合的连接。第二半导体组件(10)抵靠在第一电路载体(6)的下侧处并且与第一印制导线或第二印制导线电连接。电路(7)具有第三电路载体(17)，其中，第二半导体组件(10)的下侧抵靠在第三电路载体(17)的上侧处。第一电路载体(6)的横向热膨胀系数大于或等于第二电路载体(8)的横向热膨胀系数且大于或等于第三电路载体(17)的横向热膨胀系数。

Description

电子电路和用于制造电子电路的方法
技术领域
本发明涉及一种电子电路，具有第一电路载体和第二电路载体以及功率电子的第一半导体组件，该第一半导体组件具有抵靠在第一电路载体的下侧处的上侧和抵靠在第二电路载体的上侧处的下侧。该电路还具有第三电路载体和第二半导体组件。本发明还涉及用于制造电子电路的相应方法。
背景技术
在功率电子领域中，半导体组件，例如开关元件通常采用功率模块的形式，也称为Powermodule，或者采用分立封装的形式。半导体组件在此借助特定的引线接合技术接触并且功率模块例如借助焊接、弹簧连接或压接固定在电路载体处。
通过使用接合引线限制了通过半导体组件的最大允许电流密度。此外，会出现寄生电感，寄生电感限制了开关元件可实现的开关速度。
发明内容
在此背景下，本发明的目的是提供一种用于具有至少一个功率电子半导体组件的电子电路的改进概念，通过该概念改进电路的开关行为，以便提高最大可实现电流密度和开关速度。
根据改进的概念，该目的通过根据独立权利要求所述的电子电路和用于制造电子电路的方法来实现。有利的改进方案和另外的实施方式是从属权利要求的内容。
根据改进的概念的第一个独立方面提出了一种电子电路，该电子电路具有第一电路载体、第二电路载体、第三电路载体、第一功率电子半导体组件和第二半导体组件。第一半导体组件具有抵靠在第一电路载体的下侧处的上侧和抵靠在第二电路载体的上侧处的下侧。第一电路载体具有第一通孔，第一通孔将第一半导体组件的上侧与第一电路载体的第一印制导线电连接。第一电路载体具有第二通孔，第二通孔将布置在第一电路载体的下侧与第二电路载体的上侧之间的第一连接元件与第一电路载体的第二印制导线电连接。第一连接元件在第二电路载体的上侧与第一电路载体的下侧之间建立材料配合的、特别是电的连接，或者经由第一连接元件在第二电路载体的上侧与第一电路载体的下侧之间建立材料配合的、特别是电的连接。第二半导体组件的上侧抵靠在第一电路载体的下侧处并且与第一印制导线或第二印制导线电连接。
在此，电子电路具有第三电路载体。第二半导体组件的下侧抵靠在第三电路载体的上侧处。特别地，第二半导体组件的下侧与第三电路载体的上侧电连接。
关于第二电路载体的以上实施方案和必要时其他的实施方案类似地适用于第三电路载体。
根据至少一个实施方式，第二电路载体和第三电路载体布置在一个平面中，即特别是具有至第一电路载体相同的间距。
电路载体或半导体组件的上侧与电路载体或半导体组件的相应下侧相对置。此外，术语“上侧”和“下侧”各自不代表关于相应部件的可能的空间取向的限制。这些概念是示意性选择的并且基于的布置为，在该布置中从上到下布置为，首先是第一电路载体，然后是半导体组件并且然后是第二电路载体且必要时为另外的电路载体。
半导体组件的一侧抵靠在电路载体的一侧处特别能够理解为，半导体组件的相应的一侧在电路载体的相应的一侧的接触区域中与该侧平面平行或基本上平面平行地取向并且平面地抵靠在该侧处。平面的连接材料，例如粘合剂、焊料或烧结材料，能够位于半导体组件的相应的一侧与电路载体的相应的一侧之间，或者这两个侧直接、例如共晶地彼此连接。特别地，在相应的半导体组件与相关的电路载体之间没有接合引线。
半导体组件能够与第一电路载体连接，特别是借助芯片接合，芯片接合也能够被称为管芯接合。芯片接合特别应理解为与引线接合相反，并且例如能够是借助于焊接或烧结连接、粘合连接和/或共晶连接而实现的连接。例如，共晶连接也能够被称为共晶焊接或合金化。相应地也适用于第一半导体组件与第二电路载体的连接以及必要时适用于第二半导体组件与第三电路载体的连接。
第一半导体组件是功率电子半导体组件能够被理解为，例如，在此第一半导体组件是适用在功率电子应用中的半导体组件，特别是在用于利用开关电子组件转换电能的应用中。
例如，第二半导体组件同样能够是功率电子的半导体组件。
功率电子的半导体组件的实例是双向触发二极管、双向可控硅、功率晶体管，特别是双极功率晶体管、功率MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极型晶体管)、晶闸管，例如GTO晶闸管(可关断晶闸管)、功率二极管或功率电容器。
第一电路载体特别能够是多层电路载体，即特别是具有两个、三个或多个导电层的电路载体。第一印制导线和第二印制导线特别是在第一电路载体中彼此电流分离。这表明，当单独考虑第一电路载体时，即特别是在没有安装组件的情况下，第一印制导线和第二印制导线彼此电流分离。在此，第一印制导线和第二印制导线能够是相同导电层的一部分或分别是不同导电层的一部分。
第一连接元件特别是导电的连接体，例如用于焊接或烧结连接的连接体。在此，连接体例如由焊接材料或烧结材料组成。特别地，第一连接元件不包含接合引线。
通过以所述方式将至少两个电路载体与至少两个半导体组件组合，能够避免在功率电子电路中的封装模块化构造。
功率模块通常包含电路载体和布置在电路载体上的多个功率半导体。各个功率半导体也借助接合引线彼此电连接。电路载体和功率半导体位于封闭的壳体中，该壳体能够经由接触元件耦合至另外的电路载体或汇流排。
根据改进的概念，特别是避免了这种接合引线连接以及在功率模块的壳体与另外的电路载体之间的单独的接触元件。
由此，避免了由于结合引线引起的寄生电感，并且能够充分利用可用的半导体组件的性能潜力，特别是电负载能力和开关速度。特别地，最大可用电流密度不再受接合引线的相对较小的导线横截面的限制。由此还防止开关时间受到寄生电感的限制。
特别是通过芯片表面与电路载体的直接且平面的连接实现了更高的载流能力。出于同样的原因，得出更好的热连接和相应改进的散热。
在此，第一电路载体的横向热膨胀系数大于或等于第二电路载体的横向热膨胀系数且大于或等于第三电路载体的横向热膨胀系数。
在此，电路载体的横向热膨胀系数能够理解为横向膨胀的变化，即在预定的温度变化的情况下，相应的电路载体的长度变化和/或宽度的变化，特别是与预定的起始温度相关。
因为第二电路载体的横向热膨胀系数大于第一电路载体的横向热膨胀系数并且电子电路的运行温度总是低于接缝温度，在该接缝温度下电路载体经由连接元件彼此连接，所以通过冷却获得第二电路载体朝向冷却体的凸曲率。相应地，第二电路载体与冷却体的热接触最好在第二电路载体的中心区域中，并且随着运行温度的升高而附加地改进，因为凸曲率降低直到达到接合温度。这对应于最佳热连接。
通过根据改进的概念的布置，还能够实现电子电路的特别紧凑的结构和因此更好的集成，特别是更小的空间需求。
根据至少一个实施方式，电子电路是功率电子电路，即应用在功率电子领域中的电子电路。
根据至少一个实施方式，第一半导体组件和第二半导体组件存在于单独的半导体芯片上。
根据至少一个实施方式，第一电路载体完全覆盖第一半导体组件和第二半导体组件并且完全覆盖第二电路载体。换言之，第二电路载体的横向尺寸大于第一半导体组件的横向尺寸且小于第一电路载体的横向尺寸。
在此和下文中，空间方向被称为横向，该方向平行于半导体组件和电路载体的层平面。
根据至少一个实施方式，第二电路载体完全覆盖第一半导体组件。
根据至少一个实施方式，第一半导体组件的下侧与第二电路载体的上侧电连接。
根据至少一个实施方式，第一连接元件在第二电路载体的上侧与第一电路载体的下侧之间建立电连接。
根据至少一个实施方式，第一电路载体包含多层的电路板。在此，电路板能够理解为由一个或多个模塑料、一个或多个芯和一个或多个导体层，例如铜层所组成的结构。特别地，电路板能够是基于FR2、FR3、FR4或FR5的电路板或基于CEM1或CEM3的电路板。特别地，电路板或第一电路载体不包含柔性电路板、软性电路板、刚柔性电路板或半柔性电路板，特别是在与第二电路载体重叠的区域。
根据至少一个实施方式，第一电路载体具有第三通孔，该第三通孔将第二半导体组件的上侧与第二印制导线电连接。
根据至少一个实施方式，第一电路载体具有第四通孔，该第四通孔将布置在第一电路载体的下侧与第三电路载体的上侧之间的第二连接元件与第一电路载体的第一印制导线或第三印制导线电连接。经由第二连接元件在第三电路载体的上侧与第一电路载体的下侧之间建立材料配合的、特别是电的连接。
关于第一连接元件的上述实施方案类似地适用于第二连接元件。
根据至少一个实施方式，第二半导体组件的下侧与第三电路载体的上侧电连接。
根据至少一个实施方式，电路具有冷却体，第二电路载体布置在该冷却体上。
根据至少一个实施方式，第三电路载体布置在冷却体上。
第二电路载体和必要时第三电路载体特别地固定在冷却体处并且特别地直接与冷却体连接。在此，直接连接包括以下情况，在这些情况中，连接材料(例如粘合剂、焊料或烧结材料)和/或用于改进导热性的介质(例如导热膏)位于相应电路载体与冷却体之间。
在这样的实施方式中，公共的冷却体用于两个半导体组件以及用于第二电路载体和第三电路载体。公共的冷却体还能够用于为电路的另外的电路载体和/或半导体组件散热。
根据至少一个实施方式，电路具有夹持装置，以便经由施加到第一电路载体上的力作用将第二电路载体和必要时将第三电路载体按压到冷却体上。
由此实现了在冷却体与第二电路载体之间或在冷却体与第三电路载体之间进而在冷却体与半导体组件之间的改进的机械接触进而还有改进的热接触。
更好的热接触导致改进的散热。改进的机械接触还导致改进的电子电路的可靠性，因为能够更好地补偿在运行期间出现的机械移动或应力。
根据至少一个实施方式，夹持装置包含夹持元件，例如夹板，该夹持元件布置在第一电路载体的背离第一半导体组件和第二半导体组件的上侧上并且例如放置在第一电路载体上。夹持元件与冷却体机械连接。
根据至少一个实施方式，夹持元件被构造作为放置在第一电路载体的上侧上的板。
根据至少一个实施方式，冷却体具有至少一个螺纹，例如内螺纹或底切。夹持装置具有至少一个螺钉和/或至少一个支撑元件。第一电路载体具有至少一个通孔。
例如，夹持装置能够具有至少一个螺钉并且夹持元件同样具有至少一个通孔。至少一个螺钉被引导穿过夹持元件的至少一个通孔。
例如，夹持装置能够具有至少一个支撑元件并且至少一个支撑元件与夹持元件连接。
至少一个螺钉或至少一个支撑元件被引导穿过第一电路载体的至少一个通孔并且借助冷却体的至少一个螺纹与冷却体机械连接。
通过夹持装置，夹持元件能够借助螺钉或支撑元件在第一电路载体上进而在半导体组件上施加力，使得半导体组件和第二电路载体以及必要时第三电路载体被按压到冷却体上。
根据至少一个实施方式，第一半导体组件被设计为功率电子的开关元件。
根据至少一个实施方式，第二半导体组件被设计为功率电子的开关元件。
功率电子开关元件能够包含例如功率晶体管，例如宽带隙晶体管、IGBT、双极型功率晶体管或功率MOSFET。
宽带隙功率晶体管特别是基于氮化镓或碳化硅的功率晶体管。
根据至少一个实施方式，第一半导体组件和第二半导体组件借助第一电路载体，特别是借助第一印制导线和第二印制导线以及必要时借助第三印制导线连接成半桥电路或者连接成其他桥接电路的一部分，例如连接成全桥电路。
半桥电路特别具有第一直流电压接口和第二直流电压接口以及交流电压接口。第一印制导线例如与第一直流电压接口电连接。第二印制导线例如与交流电压接口电连接。第三印制导线例如与第二直流电压接口电连接。
根据至少一个实施方式，第二电路载体具有形成第二电路载体的上侧的第一导电层，特别是金属层。第二电路载体还具有布置在第一导电层的背离第一电路载体的一侧上的电绝缘层，特别是陶瓷层或陶瓷体。
特别地，第三电路载体能够被设计为与第二电路载体相同或类似。
通过电绝缘层的使用实现了半导体组件相对于冷却体的电绝缘。通过使用陶瓷层，同时能够确保良好的热传导。这种布置的特征还在于对温度循环的良好耐久性。
根据至少一个实施方式，陶瓷层包含氧化铝、氮化铝或氮化硅或由所提及的化合物之一组成。
根据至少一个实施方式，第二电路载体具有布置在电绝缘层的背离第一导电层的一侧上的第二导电层，特别是金属层。
通过“导电层-绝缘层-导电层”的布置特别能够实现相对于第二电路载体的热变形的提高的鲁棒性。这特别适用于当第一导电层和第二导电层由相同材料制成并且第二导电层具有比第一导电层更大或至少相同大的体积。
例如，第二电路载体能够被构造作为DBC基板或DCB基板。在此，DBC代表“直接接合铜(direct bonded copper)”，DCB代表“直接铜接合(direct copper bonded)”。
根据至少一个实施方式，第一导电层和/或第二导电层由铜或铜合金构成。
根据改进概念的另一个独立方面提出了一种变流器，该变流器具有根据改进概念的电子电路。
在此，电子电路特别被设计为，使得第一半导体组件和第二半导体组件借助第一电路载体互连以形成半桥电路或其他桥接电路的一部分。
变流器(英文“power converter”)能够理解为用于将第一类型的电能转换为第二类型的电能的装置。
变流器特别能够被设计作为变频器、逆变器，特别是多电平逆变器、整流器或直流电压变流器。
在此，变频器能够被理解为将第一交流电压转换成特别是具有其他频率和/或相位的第二交流电压的变流器。逆变器能够理解为将直流电压转换为交流电压的变流器。整流器能够理解为将交流电压转换为直流电压的变流器。直流电压变流器能够理解为将第一直流电压转换成第二直流电压的变流器。
根据至少一个实施方式，变流器具有公共的电路载体和两个或多个电子电路，其中，根据改进的概念设计电子电路中的每个电子电路。在此，公共电路载体为电子电路中的每个电子电路形成相应的第一电路载体。换言之，电子电路中的每个电子电路的第一电路载体由变流器的公共电路载体提供。
通过根据改进概念的变流器能够省去接合引线或其他引线连接或插接连接。特别是不需要设置功率模块来构建变流器。由根据改进概念的电子电路的上述优点得出相应的优点。
根据变流器的至少一个实施方式，电子电路分别设计成，使得电子电路具有相应的冷却体，在该冷却体上布置有第二电路载体和必要时布置有第三电路载体。
根据至少一个实施方式，变流器具有公共的冷却体。在此，公共的冷却体为电子电路中的每个电子电路形成相应的冷却体。换句话说，电子电路中的每个电子电路的冷却体由变流器的公共的冷却体提供。
根据至少一个实施方式，变流器具有公共的夹持装置或多个夹持装置。在此，如上所述，公共的夹持装置为电子电路中的每个电子电路形成相应的夹持装置，或者多个夹持装置形成电子电路的相应的夹持装置。
根据改进概念的另一个独立方面提出了一种用于制造电子电路、特别是根据改进概念的电子电路的方法。在此，提供第一电路载体和第二电路载体。功率电子的第一半导体组件借助芯片接合固定在第二电路载体上。第一连接元件被安装到第一电路载体或第二电路载体上。第一连接元件材料配合地与第一电路载体和第二电路载体连接，使得第一连接元件经由第一电路载体的第二通孔与第一电路载体的第二印制导线电连接。第一半导体组件和第二半导体组件借助芯片接合固定在第一电路载体上，使得第一半导体组件的上侧经由第一电路载体的第一通孔与第一电路载体的第一印制导线连接，并且第二半导体组件的上侧与第二印制导线电连接。
该方法的步骤的可能顺序对本领域技术人员是显而易见的。特别地，该方法的步骤不一定必须按照它们在此处描述的顺序来实施。
根据用于制造电子电路的方法的至少一个实施方式，第二半导体组件借助芯片接合固定在第一电路载体上，使得第二半导体组件的上侧经由第一电路载体的第三通孔与第二印制导线电连接。
根据至少一个实施方式，第二半导体组件借助于芯片接合固定在第三电路载体上。
根据至少一个实施方式，在第一电路载体或第三电路载体上安装第二连接元件。第二连接元件材料配合地与第一电路载体和第三电路载体连接，使得第二连接元件经由第一电路载体的第四通孔与第一电路载体的第三印制导线或与第一印制导线电连接。
根据至少一个实施方式，冷却体与第二电路载体并且必要时与第三电路载体机械地连接。
特别地，在第一连接元件与第一电路载体和第二电路载体材料配合地连接之后，或者如适用的话，在第二连接元件与第一电路载体和第三电路载体材料配合地连接之后，实现冷却体与第二电路载体必要时和第三电路载体的连接。
特别地，第一电路载体和第二电路载体以及如适用的话第三电路载体在一个或多个连接元件与相应电路载体的材料配合的连接和冷却体与相应电路载体的连接之间冷却。
由此，实现了第二电路载体和如适用的话第三电路载体朝向冷却体的凸曲率，这改进了电路载体到冷却体的热连接。
根据改进概念的方法的另外的设计方案直接源自根据改进概念的电子电路或变流器的各种设计方式，反之亦然。
由根据改进概念的用于制造电子电路的方法的设计方式得出根据改进概念的用于制造变流器的方法的直接的相应的实施方式。
附图说明
下面参照具体的实施例和相关联的示意图更详细地解释本发明。相同的或功能相同的元件在图中能够设有相同的附图标记。相同或功能相同的元件的描述必要时不必针对不同的图重复。
图中示出：
图1示出了功率模块的示意性截面图；
图2示出了根据改进概念的电子电路的示例性实施方式的示意性截面图；
图3示出了根据改进概念的电子电路的另一示例性实施方式的示意性截面图；
图4示出了根据改进概念的电子电路的另一示例性实施方式的示意性截面图；
图5示出了根据改进概念的电子电路的另一示例性实施方式的示意性截面图；
图6示出了根据改进概念的电子电路的另一示例性实施方式的示意性截面图；
图7示出了根据改进概念的方法的示例性实施方式的示意图；
图8示出了根据改进概念的变流器的示例性实施方式的示意图；
图9示出了图8中变流器的替代图；和
图10示出了根据改进概念的电子电路的另一示例性实施方式的示意性截面图。
具体实施方式
图1示出了功率模块1，在功率模块中多个功率电子开关元件2借助接合引线3与金属连接元件4电连接。功率模块1借助连接元件4与电路板5连接。
图2示出了根据改进概念的电子电路7的示例性实施方式的截面图。
电子电路7具有第一电路载体6，该电路载体例如被构造为多层电路板。电路7还具有第二电路载体8和第三电路载体17，它们例如分别被设计为DCB基板。DCB基板具有例如第一铜层25，25'、陶瓷体或陶瓷层26，26'和第二铜层27，27'。在此，陶瓷层26、26'分别布置在铜层25，25'，27，27'之间。在其他实施方案中，能够使用其他金属层来代替铜层25，25'，27，27'。
电路7具有第一功率晶体管9，该第一功率晶体管借助芯片接合与第二电路载体8的第一铜层25连接并且同样借助芯片接合与第一电路载体6的外层33，即外置导体层连接。
特别地，连接材料30，例如粘合剂层或焊料或烧结材料能够位于第一功率晶体管9与第一铜层25之间或第一功率晶体管9与外层33之间，该材料用于芯片接合。
电路7还具有第二功率晶体管10，第二功率晶体管通过芯片接合并且必要时使用相应的连接材料30'与第一电路载体6，特别是外层33，以及第三电路载体17的第一铜层25'连接。
在这里和下面选择功率晶体管9，10始终仅是示例性的。在其他实施方案中，能够使用其他的功率电子半导体组件代替功率晶体管9、10中的一个功率晶体管或代替两个功率晶体管9，10。
为了清楚起见，功率晶体管9，10的三个相应接口中仅两个接口被示出作为被接触的。在这方面也参考图3。
功率晶体管9，10例如以功率晶体管的相应的栅极侧面向第二电路载体8或第三电路载体17。
该电路具有第一连接元件14和第二连接元件20。连接元件14，20例如由焊料或烧结材料形成。连接元件14，20在第一铜层25，25'与外层33之间分别建立材料配合的连接。连接元件14，20也能够以不同层的形式或作为复合物被构造成多个部分。
第一电路载体6例如在外层33的背离功率晶体管9，10的一侧上具有第一绝缘层29。在绝缘层29的背离外层33的一侧上例如布置有电路载体6的导电内层15。例如，在内层15的背离绝缘层29的一侧上布置有第一电路载体6的另外的绝缘层29'，并且在另外的绝缘层29'的背离内层15的一侧上布置有第一电路载体6的另外的外层12。
第一电路载体6的第一通孔11穿过绝缘层29，29'和内层15并将外层33与外层12连接，特别是将第一功率晶体管9与外层12的印制导线连接。
第一电路载体6的第二通孔13穿过绝缘层29并将外层33与内层15连接，特别是将连接元件14与内层15的印制导线连接。第三通孔16同样穿过绝缘层29并且将外层33，特别是将第二功率晶体管10与内层15的印制导线连接。
第四通孔18穿过绝缘层29、内层15和另外的绝缘层29'并且将外层33与外层12连接，特别是将第二连接元件20与另外的外层12的印制导线连接或与另外的外层12的另外的印制导线连接。
电路7能够具有浇注材料34，第一功率晶体管9和第一连接元件14嵌入该浇注材料中并且该浇注材料例如借助底部填充物制造。相应地，电路7能够包含另外的浇注材料34'，另外的功率晶体管10和第二连接元件20嵌入另外的浇注材料中并且另外的浇注材料例如同样能够借助底部填充物制造。
第二电路载体和第三电路载体8，17的绝缘体例如能够全面地包围重叠相应的导电结构和特别是承载半导体芯片的结构，例如重叠0.5mm或更多。
图2示出了功率晶体管9，10的串联电路。在替代实施方案中，功率晶体管9，10或相应的其他功率电子组件能够并联连接。
图3示出了根据改进概念的电子电路7的另一示例性实施方式的另一截面图。图3中的电路7类似于图2中的电路，因此这里仅更详细地讨论不同之处。为清楚起见，第三电路载体17、第二功率晶体管10、第二连接元件20和相应的通孔16，18未在图3中示出。
图3的电路7具有二极管9'，该二极管特别与第一功率晶体管9反并联连接。
在图3的电路7中，通孔11，13两者都与在另外的外层12上的相应的印制导线连接。此外，电路7具有第三连接元件37，第三连接元件经由第五通孔35将第一铜层25与另外的外层12连接。关于第三连接元件37，上述关于第一连接元件14的实施方案类似地适用。如今还经由第三连接元件37和第五通孔35示出了功率晶体管9的第三接触部。在图2的电路7中也能够设置相应的接触部。
通孔11，13和35特别能够在不同的或相同的外层或内层上被引导。
此外，电路7具有另外的电子组件32，该电子组件例如能够被设计作为表面安装的组件并且特别地能够布置在第一电路载体6的背离功率晶体管9的一侧上，例如与外层12电连接。
在图3的电路7中，还在各个位置处示出了阻焊剂结构19。例如，阻焊剂结构能够用于定位功率晶体管9、二极管9'和/或电子组件32和/或用于避免焊膏不受控制的润湿或分布。
图4示出了根据改进概念的电路7的另一示例性实施方式的截面图。该实施方式基于图2和图3的实施方式，因此仅更详细地讨论不同之处。这里同样为了清楚起见，未示出第三电路载体17和第二功率晶体管10等。与图2一样，为清楚起见，图4中未示出功率晶体管9的第三接触元件的接触部。
与图2不同，在图4中，第一通孔11将功率晶体管9与内层15连接。
图5示出了根据改进概念的电子电路7的另一示例性实施方式的另一截面图。图5的电路7基于图4的电路。
与图2、图3和图4不同，图5中的第二电路载体8被设计为仅具有一个铜层25。特别地，这里的第二电路载体8仅具有第一铜层25和陶瓷层26，而没有第二铜层27。
图6示出了根据改进概念的电子电路7的另一示例性实施方式的截面图。图6的实施方式基于图4的实施方式。
与图4不同，另外的电子组件32被构造为用于穿插安装的组件。
此外，相比较于图4，第二电路载体8被修改。在图4中铜层25，27和陶瓷层26分别是彼此平行取向的平面层，而在图6中情况并非如此。与图4相比，第二铜层27没有变化。然而，在侧视图中，陶瓷层26具有锯齿状或锅状轮廓。铜层25以近似均匀的厚度成型，使得铜层匹配于陶瓷层26的轮廓并且同时具有锯齿状或锅状轮廓。
由此形成了空腔，在该空腔内部至少部分地布置了第一功率晶体管9。因此，假设在相同的功率晶体管9的情况下，在第一铜层25与第一电路载体6之间的间距小于图4的实施方式中的间距。相应地，连接元件14的尺寸，特别是连接元件14为了桥接在铜层25与外层33之间的间距所需的高度能够变小，这能够提供制造技术上的优点。例如，在锅形轮廓的相应设计方案的情况中，在外层33与功率晶体管9之间的连接材料30能够在工艺步骤中与连接元件14同时制造，特别是如果相应的层厚度能够被选择成相同的。
图7中示意性地示出了根据改进概念的用于制造电子电路的方法的流程图。
在该方法的步骤a)中，提供第一电路载体6和第二电路载体8。在步骤b)中，例如，功率晶体管9和另外的半导体组件9'借助芯片接合被固定在第二电路载体8上。在步骤c)中，将连接元件14，37以焊料或焊膏的形式施加到第二电路载体8连同连接材料30一起，以用于接触第一功率晶体管9和半导体组件9'。例如，连接元件14，37的材料与在半导体组件9和9'上的连接材料30相同。在步骤d)中，连接元件14，37材料配合地与第一电路载体6连接，并且半导体组件9'和功率晶体管9同样借助连接材料30与第一电路载体6连接。第三电路载体17和第二功率晶体管10的过程类似。
图10示出了根据改进概念的电路7的另一示例性实施方式的另一截面图。
图10的实施方式基于图2的实施方式，因此仅更详细地讨论不同之处。
图10中的电路7具有夹板22和公共的冷却体21。第二电路载体和第三电路载体8，17布置在冷却体21上，并且夹板22直接或间接地，例如绝缘地放置在第一电路载体6上。冷却体21具有带内螺纹的钻孔24，24'，钻孔布置成与穿过第一电路载体6和穿过夹板22的贯通开口对齐。借助于穿过贯通开口以及夹板22还有第一电路载体6并啮合在钻孔24，24'中的螺钉23，23'，第一电路载体6、第二电路载体和第三电路载体8，17以及相应的功率晶体管9，10被夹在或压在冷却体21与夹板22之间。由此，实现了特别良好的热接触和机械接触。
替代地，代替两个钻孔24，24'和两个螺钉23，23'，夹板22能够仅包含一个钻孔和一个螺钉，该螺钉接合在冷却体21的相应螺纹中。
替代地，代替一个或多个螺钉，夹板22也能够利用支撑元件固定，其中，该支撑元件接合在冷却体21中的底切中。
图8示出了根据改进概念的变流器28(例如变频器)的一部分的示例性实施方式的示意图。变流器28的相同部分在图9中示出，其中，未示出第一电路载体6。
在第一电路载体6的一侧上布置有电子电路7和另外的电子电路7'，它们分别根据改进的概念设计。各种电子组件32布置在第一电路载体6的相对置的一侧上。
电路7和7'不必强制地分开设计。在替代实施方式中，它们也能够部分并联，例如当经由直流接口(DC接口)和不同相位输出端(AC接口)使用相同的中间电路时。
如图8和图9所示，根据改进概念的变流器28不需要功率模块。
利用改进的概念，提出了一种用于提供具有功率电子组件和变流器的电子电路的灵活手段，这使得通过省去接合引线来让整个系统具有特别低的电感成为可能。通过在第一电路载体上直接构建第二电路载体和第三电路载体，例如在SMT(表面安装技术)过程中，能够实现无模块、准理想集成，并由此提供一种经济的方式来充分利用快速开关的功率半导体的电性能。
除了各个电路载体相互电连接外，平面的连接元件还能够具有良好的导热性，使得通过提高功率半导体或连接元件的热容量，进一步改进散热或缓冲效果。
改进后的概念特别允许变流器的制造商实现平面的构造技术，并且无需使用经典功率模块构造所需的特殊技术，例如引线接合。

Claims (13)

1.一种电子电路，具有：
第一电路载体和第二电路载体(6，8)；
功率电子的第一半导体组件(9)，具有抵靠在所述第一电路载体(6)的下侧处的上侧，以及具有抵靠在所述第二电路载体(8)的上侧处的下侧；
以及第二半导体组件(10)；
其特征在于，所述第一电路载体(6)具有第一通孔(11)，所述第一通孔将所述第一半导体组件(9)的上侧与所述第一电路载体(6)的第一印制导线电连接；
所述第一电路载体(6)具有第二通孔(13)，所述第二通孔将布置在所述第一电路载体(6)的下侧与所述第二电路载体(8)的上侧之间的第一连接元件(14)与所述第一电路载体(6)的第二印制导线电连接；
经由所述第一连接元件(14)，材料配合的连接在所述第二电路载体(8)的上侧与所述第一电路载体(6)的下侧之间建立；
所述第二半导体组件(10)的上侧抵靠在所述第一电路载体(6)的下侧处并且与所述第一印制导线或与所述第二印制导线电连接；
所述电路(7)具有第三电路载体(17)；
所述第二半导体组件(10)的下侧抵靠在所述第三电路载体(17)的上侧处；并且所述第一电路载体(6)的横向热膨胀系数大于或等于所述第二电路载体(8)的横向热膨胀系数且大于或等于所述第三电路载体(17)的横向热膨胀系数。
2.根据权利要求1所述的电子电路，
其特征在于，所述第一电路载体(6)具有第三通孔(16)，所述第三通孔将所述第二半导体组件(10)的上侧与所述第二印制导线电连接。
3.根据权利要求1或2之一所述的电子电路，
其特征在于，所述第一电路载体(6)具有第四通孔(18)，所述第四通孔将布置在所述第一电路载体(6)的下侧与所述第三电路载体(17)的上侧之间的第二连接元件(20)与所述第一电路载体(6)的所述第一印制导线或第三印制导线电连接；以及
经由所述第二连接元件(20)，材料配合的连接在所述第三电路载体(17)的上侧与所述第一电路载体(6)的下侧之间建立。
4.根据权利要求1至3中任一项所述的电子电路，
其特征在于，所述电路(7)具有冷却体(21)，所述第二电路载体(8)布置在所述冷却体上。
5.根据权利要求4所述的电子电路，
其特征在于，所述电路(7)具有夹持装置(22，23，23')，以便经由在所述第一电路载体(6)上的力作用将所述第二电路载体(8)按压到所述冷却体(21)上。
6.根据权利要求1至5中任一项所述的电子电路，
其特征在于，所述第一半导体组件(9)和/或所述第二半导体组件(10)被设计为功率电子开关元件。
7.根据权利要求1至6中任一项所述的电子电路，
其特征在于，所述第一半导体组件和第二半导体组件(9，10)借助所述第一电路载体(6)互连成半桥电路或其他的桥接电路的一部分。
8.根据权利要求1至7中任一项所述的电子电路，
其特征在于，所述第二电路载体(8)具有形成所述第二电路载体(8)的上侧的第一导电层(25)、和在所述第一导电层(25)的背离所述第一电路载体(6)的一侧上布置的电绝缘层(26)。
9.根据权利要求8所述的电子电路，
其特征在于，所述第二电路载体(8)具有在所述电绝缘层(26)的背离所述第一导电层(25)的一侧上布置的第二导电层(27)。
10.一种变流器，具有根据权利要求1至9中任一项所述的电子电路(7)。
11.根据权利要求10所述的变流器，
其特征在于，所述变流器(28)具有公共电路载体(6)；
所述变流器(28)具有两个或多个电子电路(7，7')，所述电子电路分别根据权利要求1至9中任一项来设计；
用于所述电子电路(7，7')中的每个电子电路的所述公共电路载体(6)形成相应的所述第一电路载体(6)。
12.根据权利要求11所述的变流器，
其特征在于，所述变流器(28)具有公共冷却体(21)；
所述电子电路(7，7')分别根据权利要求4所述设计；以及
用于所述电子电路(7，7')中的每个电子电路的所述公共冷却体(21)形成相应的冷却体(21)。
13.一种制造电子电路(7)的方法，所述方法包含以下步骤：
提供第一电路载体、第二电路载体和第三电路载体(6，8，17)，其中，所述第一电路载体(6)的横向热膨胀系数大于或等于所述第二电路载体(8)的横向热膨胀系数且大于或等于所述第三电路载体(17)的横向热膨胀系数；
借助芯片接合，将功率电子的第一半导体组件(9)固定在所述第二电路载体(8)上；
借助芯片接合，将所述第二半导体组件(10)固定在所述第三电路载体(17)上；
将第一连接元件(14)安装到所述第一电路载体(6)或所述第二电路载体(8)上；
将所述第一连接元件(14)与所述第一电路载体(6)和所述第二电路载体(8)材料配合地连接，使得所述第一连接元件(14)经由所述第一电路载体(6)的第二通孔(13)与所述第一电路载体(6)的第二印制导线电连接；以及
借助芯片接合，将所述第一半导体组件(9)和所述第二半导体组件(10)固定在所述第一电路载体(6)上，使得所述第一半导体组件(9)的上侧经由所述第一电路载体(6)的第一通孔(11)与所述第一电路载体(6)的所述第一印制导线连接，并且所述第二半导体组件(10)的上侧与所述第二印制导线电连接。
CN202080042998.5A 2019-06-11 2020-06-05 电子电路和用于制造电子电路的方法 Pending CN114008774A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19179441.1 2019-06-11
EP19179441.1A EP3751605A1 (de) 2019-06-11 2019-06-11 Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
PCT/EP2020/065627 WO2020249479A1 (de) 2019-06-11 2020-06-05 Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises

Publications (1)

Publication Number Publication Date
CN114008774A true CN114008774A (zh) 2022-02-01

Family

ID=66821090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080042998.5A Pending CN114008774A (zh) 2019-06-11 2020-06-05 电子电路和用于制造电子电路的方法

Country Status (4)

Country Link
US (1) US11756857B2 (zh)
EP (2) EP3751605A1 (zh)
CN (1) CN114008774A (zh)
WO (1) WO2020249479A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4080559A1 (de) 2021-04-21 2022-10-26 Siemens Aktiengesellschaft Halbleitermodul mit einem substrat und zumindest einem auf dem substrat kontaktierten halbleiterbauelement
DE102021110251A1 (de) * 2021-04-22 2022-10-27 Sma Solar Technology Ag Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung
DE102021115845A1 (de) * 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
DE102021209480A1 (de) * 2021-08-30 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Elektronikanordnung, Elektronikanordnung und Baugruppe
EP4220706A1 (de) 2022-02-01 2023-08-02 Siemens Aktiengesellschaft Anordnung für eine halbleiteranordnung mit mindestens einem passiven bauelement und einem substrat
WO2023160949A1 (de) 2022-02-23 2023-08-31 Siemens Aktiengesellschaft Halbleiteranordnung mit einem ersten halbleiterelement und einem ersten verbindungselement
EP4235771A1 (de) 2022-02-23 2023-08-30 Siemens Aktiengesellschaft Halbleiteranordnung mit zumindest einem halbleiterelement, einer ersten materiallage und einer zweiten materiallage
DE102022113643A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul
EP4297083A1 (de) 2022-06-20 2023-12-27 Siemens Aktiengesellschaft Schaltungsanordnung mit zwei schaltungsträgern und einem halbleiterbauelement
EP4297080A1 (de) 2022-06-20 2023-12-27 Siemens Aktiengesellschaft Schaltungsanordnung mit einem schaltungsträger und einem halbleiterbauelement
EP4300574A1 (de) * 2022-06-30 2024-01-03 Siemens Aktiengesellschaft Bestückbares leistungsmodul
EP4340014A1 (de) 2022-09-15 2024-03-20 Siemens Aktiengesellschaft Anordnung mit mindestens einem passiven bauelement

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
JP2008140924A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 電子機器
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
JP2014199829A (ja) * 2011-07-29 2014-10-23 三洋電機株式会社 半導体モジュール及びそれを搭載したインバータ
CN104170086B (zh) * 2012-03-28 2018-01-16 富士电机株式会社 半导体装置及半导体装置的制造方法
CN104919589B (zh) * 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
JP5826234B2 (ja) * 2013-11-08 2015-12-02 株式会社オクテック 半導体装置及び半導体装置の製造方法
US9519319B2 (en) * 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US10123443B2 (en) * 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
CN106298688B (zh) * 2015-05-28 2018-11-06 台达电子工业股份有限公司 封装型功率电路模块
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
JP2017092094A (ja) * 2015-11-04 2017-05-25 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
JP6623811B2 (ja) * 2016-02-16 2019-12-25 富士電機株式会社 半導体モジュールの製造方法及び半導体モジュール
JP6897056B2 (ja) 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
US10212838B2 (en) * 2017-01-13 2019-02-19 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
DE102017212739A1 (de) * 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
WO2020249479A1 (de) 2020-12-17
EP3751605A1 (de) 2020-12-16
EP3942603A1 (de) 2022-01-26
US20220208643A1 (en) 2022-06-30
US11756857B2 (en) 2023-09-12
EP3942603B1 (de) 2023-11-01

Similar Documents

Publication Publication Date Title
CN114008774A (zh) 电子电路和用于制造电子电路的方法
US7045884B2 (en) Semiconductor device package
KR100430772B1 (ko) 반도체장치
CN107403773B (zh) 功率模块及其制造方法、逆变器和车辆驱动系统
US7232710B2 (en) Method of making cascaded die mountings with springs-loaded contact-bond options
KR20010041692A (ko) 전자 반도체 모듈
US9385107B2 (en) Multichip device including a substrate
JP2023538212A (ja) 少なくとも３つの電力ユニットを備えた電力モジュール
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP2006253516A (ja) パワー半導体装置
US11903132B2 (en) Power electronic assembly having a laminate inlay and method of producing the power electronic assembly
WO2021130110A1 (en) Power module with improved electrical and thermal characteristics
EP3147941A1 (en) Semi-finished product and method for producing a power semiconductor module
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
US6930385B2 (en) Cascaded die mountings with spring-loaded contact-bond options
WO2020229114A1 (en) Semiconductor module
CN114078833A (zh) 具有至少两个在基底上接触的功率半导体布置的功率模块
EP3410481A1 (en) Power semiconductor chip module
US11051432B2 (en) Electronic module, in particular an electronic power module for hybrid vehicles or electric vehicles
CN115642151A (zh) 具有至无源器件的低寄生连接的半导体封装
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
US20230369256A1 (en) Multi-Device Power Module Arrangement
CN117199065B (zh) 一种功率半导体器件模块
US20230369160A1 (en) Semiconductor Device Package Thermally Coupled to Passive Element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination