CN114008751A - 基板处理装置、基座罩及半导体器件的制造方法 - Google Patents

基板处理装置、基座罩及半导体器件的制造方法 Download PDF

Info

Publication number
CN114008751A
CN114008751A CN201980097919.8A CN201980097919A CN114008751A CN 114008751 A CN114008751 A CN 114008751A CN 201980097919 A CN201980097919 A CN 201980097919A CN 114008751 A CN114008751 A CN 114008751A
Authority
CN
China
Prior art keywords
hole
substrate
susceptor
processing apparatus
heating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980097919.8A
Other languages
English (en)
Inventor
保井毅
稻田哲明
坪田康寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN114008751A publication Critical patent/CN114008751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

基板处理装置具有：处理室，其用于收容基板；和基板支承部，其设置于处理室内，具备支承基板的基座和配置于基座的上表面的基座罩，在该基板处理装置中提供如下结构：基座具有发热体和设置于避开发热体的位置的第1贯穿孔，基座罩具有第2贯穿孔，该第2贯穿孔与第1贯穿孔连通，并且具有比第1贯穿孔的直径大的直径。

Description

基板处理装置、基座罩及半导体器件的制造方法
技术领域
本公开涉及基板处理装置、基座罩及半导体器件的制造方法。
背景技术
在形成闪存等半导体器件的电路图案之际，存在作为制造工序的一个工序而实施对基板进行氧化处理、氮化处理等规定处理的工序的情况。例如，在专利文献1中公开有使用等离子体激励后的处理气体对在基板上形成的图案表面进行改性处理的工序。
也如专利文献1所示，在基板处理装置的处理室配置有用于载置基板的基座。在基座设置有加热器，加热所载置的基板。另外，在基座设置有贯穿孔和穿插于该贯穿孔的顶升销，在基板处理结束后，所载置的基板被穿插在贯穿孔中的顶升销顶起，从基座隔开间隔。
另外，也如专利文献2所示，也通过将基座罩覆于基座的上表面、并使基板载置于该基座罩上，从而由加热器加热后的基座所发出的热在基座罩中传导而加热基板。在该情况下，也在基座设置有贯穿孔和顶升销，因此，与该贯穿孔连通的孔贯穿基座罩。
现有技术文献
专利文献
专利文献1：日本特开2014-75579号公报
专利文献2：日本特开2012-216774号公报
发明内容
与基座的贯穿孔连通的基座罩的孔的部分由于不存在基座罩，所以不产生热从基座罩向基板的传导，基板中的位于该孔的部分的上方的部位未被充分地加热，有时在基板面内产生局部的温度降低。
本公开的目的在于抑制载置于基座罩之上的基板中的、位于与基座的贯穿孔连通的基座罩的孔的部分的上方的部位处的局部的温度降低，在基板面内获得所期望的温度分布。
根据本公开的一形态，提供如下技术：一种基板处理装置，其具有：处理室，其用于收容基板；基板支承部，其设置于所述处理室内，具备支承所述基板的基座和配置于所述基座的上表面的基座罩，在该基板处理装置中，所述基座具有发热体和设置于避开所述发热体的位置的第1贯穿孔，所述基座罩具有第2贯穿孔，该第2贯穿孔与所述第1贯穿孔连通，并且具有比所述第1贯穿孔的直径大的直径。
发明效果
根据本公开的技术，能够抑制载置于基座罩之上的基板中的、位于与基座的贯穿孔连通的基座罩的孔的部分的上方的部位处的局部的温度降低，在基板面内获得所期望的温度分布。
附图说明
图1是本公开的第1实施方式的基板处理装置的概略剖视图。
图2是说明本公开的第1实施方式的基板处理装置的等离子体生成原理的示意图。
图3是表示本公开的第1实施方式的基板处理装置的控制部(控制单元)的构成的框图。
图4是表示本公开的第1实施方式的基板处理工序的流程图。
图5是第1贯穿孔与第2贯穿孔是同径的情况的示意图。
图6是表示在第2贯穿孔与第1贯穿孔相比为大径的情况下、在第2贯穿孔的正下方不存在基座加热器的状态的示意图。
图7是表示图6的基座和基座罩的一部分的俯视图。
图8是表示在第2贯穿孔与第1贯穿孔相比为大径的情况下、在第2贯穿孔的正下方存在基座加热器的状态的示意图。
图9是表示图8的基座和基座罩的一部分的俯视图。
图10是表示实施例中的晶片的氧化硅膜的厚度的图表。
具体实施方式
(1)基板处理装置的结构
以下使用图1和图2说明本公开的实施方式的基板处理装置。本实施方式的基板处理装置构成为主要对在基板面上形成的膜进行氧化处理。
(处理室)
基板处理装置100具备对基板200进行等离子体处理的处理炉202。在处理炉202设置有构成处理室201的处理容器203。处理容器203具备作为第1容器的圆顶型的上侧容器210和作为第2容器的碗型的下侧容器211。上侧容器210盖在下侧容器211上，从而形成处理室201。上侧容器210由使电磁波透过的材料、例如石英(SiO2)等非金属材料形成。
下侧容器211由例如铝(Al)形成。另外，在下侧容器211的下部侧壁设置有闸阀244。
处理室201具有：等离子体生成空间201a(参照图2)，在其周围设置有由谐振线圈构成的电磁场产生电极212；和基板处理空间201b(参照图2)，其与等离子体生成空间201a连通，用于处理基板200。等离子体生成空间201a是生成等离子体的空间，是指在处理室内比电磁场产生电极212的下端靠上方、且比电磁场产生电极212的上端靠下方的空间。另一方面，基板处理空间201b是使用等离子体处理基板的空间，是指比电磁场产生电极212的下端靠下方的空间。
(基座)
在处理室201的底侧中央配置有载置基板200的作为基板载置部的基座217。基座217在俯视时呈圆形，由材质相同的上表面部217d和下表面部217e以及介于它们之间的基座加热器217b构成。上表面部217d和下表面部217e由例如氮化铝(AlN)、陶瓷、石英等非金属材料形成。在本实施方式中，作为从后述的基座加热器217b放射的放射光的红外线成分能够透过的材料，上表面部217d和下表面部217e由透明石英形成。
于在处理室201内处理基板200的基座217的内部，构成为放射红外线以对收容于处理室201内的基板200进行加热的作为加热机构110的基座加热器217b一体地埋入设置于上表面部217d与下表面部217e之间。具体而言，基座加热器217b插入至在上表面部217d的下表面设置的槽中，并从该基座加热器217b的下侧利用下表面部217e进行覆盖。基座加热器217b构成为，若被供给电力，则能够将基板200表面加热到例如25℃～800℃左右。此外，基座加热器217b由例如碳化硅(SiC)、碳及钼中的某一种形成，尤其期望的是由SiC形成。
基座加热器217b主要放射具有红外线区域的波长(约0.7～1000μm)的光。尤其是在由SiC形成的基座加热器217b的情况下，通过被供给电流，从而放射例如波长是1～20μm左右、更期望的是1～15μm左右的红外线。该情况下的红外线的峰值波长是例如5μm左右。为了使充分量的红外线放射，期望使基座加热器217b升温到500℃以上，优选升温到1000℃以上。此外，本说明书中的“1～20μm”这样的数值范围的表述意味着下限值和上限值包含于该范围。例如“1～20μm”意味着“1μm以上且20μm以下”。对于其他数值范围也是同样的。
在基座217设置有基座升降机构268，该基座升降机构268具备使基座217升降的驱动机构。另外，在基座217设置有俯视呈圆形的作为贯穿孔的第1贯穿孔217a，并且，在下侧容器211的底面设置有基板顶升销266。
基座217的上表面由基座罩300覆盖。基座罩300在俯视时呈比基座217小一圈的圆形，由与上表面部217d和下表面部217e不同的材质、例如SiC形成。在基座罩300设置有与基座217的第1贯穿孔217a连通的第2贯穿孔300a。第2贯穿孔300a是俯视呈圆形的贯穿孔，其内径比第1贯穿孔217a的内径大。
第1贯穿孔217a、第2贯穿孔300a以及基板顶升销266在彼此相对的位置各设置有至少3处。构成为在利用基座升降机构268使基座217下降了时，基板顶升销266贯穿第1贯穿孔217a和第2贯穿孔300a。
本实施方式的基板支承部400主要由基座217和基座罩300构成。
(处理气体供给部)
向处理容器203内供给处理气体的处理气体供给部120如以下这样构成。
在处理室201的上方、即上侧容器210的上部设置有气体供给头236。气体供给头236具备盖状的盖体233、气体导入口234、缓冲室237、开口238、遮蔽板240以及气体吹出口239，构成为能够向处理室201内供给反应气体。
供给作为含氧气体的氧气(O2 gas)的含氧气体供给管232a、供给作为含氢气体的氢气(H2 gas)的含氢气体供给管232b、供给作为非活性气体的氩气(Ar gas)的非活性气体供给管232c以合流的方式连接于气体导入口234。在含氧气体供给管232a设置有O2气体供给源250a、作为流量控制装置的MFC(质量流量控制器)252a、作为开闭阀的阀253a。在含氢气体供给管232b设置有H2气体供给源250b、MFC252b、阀253b。在非活性气体供给管232c设置有Ar气体供给源250c、MFC252c、阀253c。在含氧气体供给管232a、含氢气体供给管232b以及非活性气体供给管232c合流后的供给管232的下游侧设置有阀243a，并与气体导入口234连接。
本实施方式的处理气体供给部120(气体供给系统)主要由气体供给头236、含氧气体供给管232a、含氢气体供给管232b、非活性气体供给管232c、MFC252a、252b、252c、阀253a、253b、253c、243a构成。
(排气部)
在下侧容器211的侧壁设置有对处理室201内的环境气体进行排气的气体排气口235。在气体排气口235连接有气体排气管231的上游端。在气体排气管231设置有作为压力调整器(压力调整部)的APC(自动压力控制器：Auto Pressure Controller)242、作为开闭阀的阀243b、作为真空排气装置的真空泵246。
本实施方式的排气部主要由气体排气口235、气体排气管231、APC242、阀243b构成。此外，也可以将真空泵246包含于排气部。
(等离子体生成部)
在处理室201的外周部、即上侧容器210的侧壁的外侧，以包围处理室201的方式设置有由螺旋状的谐振线圈构成的电磁场产生电极212。在电磁场产生电极212连接有RF传感器272、高频电源273、以及进行高频电源273的阻抗和输出频率的匹配的匹配器274。电磁场产生电极212构成为以与处理容器203的外周面隔开间隔的方式沿该外周面配置，通过被供给高频电力(RF电力)而在处理容器203内产生电磁场。即，本实施方式的电磁场产生电极212是电感耦合等离子体(Inductively Coupled Plasma：ICP)方式的电极。
高频电源273用于向电磁场产生电极212供给RF电力。RF传感器272设置于高频电源273的输出侧，用于监控所供给的高频的行进波、反射波的信息。由RF传感器272监控的反射波电力输入至匹配器274，匹配器274基于从RF传感器272输入的反射波的信息，以使反射波成为最小的方式控制高频电源273的阻抗、所输出的RF电力的频率。
作为电磁场产生电极212的谐振线圈为了形成规定波长的驻波，以在恒定的波长谐振的方式设定卷径、绕组节距、匝数。即，该谐振线圈的电气长度设定成相当于从高频电源273供给的高频电力的规定频率下的1波长的整数倍的长度。
作为电磁场产生电极212的谐振线圈的两端电接地，其中的至少一端经由可动分接头213接地。谐振线圈的另一端经由固定接地线214而设置。另外，为了微调谐振线圈的阻抗，在谐振线圈的接地的两端之间，由可动分接头215构成供电部。
屏蔽板223是为了屏蔽作为电磁场产生电极212的谐振线圈的外侧的电场而设置的。
本实施方式的等离子体生成部主要由电磁场产生电极212、RF传感器272、匹配器274构成。此外，作为等离子体生成部，也可以包括高频电源273。
在此，使用图2对本实施方式的装置的等离子体生成原理和所生成的等离子体的性质进行说明。
在由电磁场产生电极212构成的等离子体产生电路中，在产生了等离子体的情况下，根据谐振线圈的电压部与等离子体之间的电容耦合的变动、等离子体生成空间201a与等离子体之间的电感耦合的变动、等离子体的激励状态等，实际的谐振频率虽然微小但会产生变动。
因此，在本实施方式中，匹配器274基于在RF传感器272中检测出的、来自产生等离子体之际的电磁场产生电极212的反射波电力，而使高频电源273的阻抗或输出频率增加或减少，以使反射波电力成为最小。
根据该构成，在本实施方式的电磁场产生电极212中，如图2所示，供给基于包括等离子体在内的该谐振线圈的实际的谐振频率产生的高频电力，因此，形成相位电压与相反相位电压始终相互抵消的状态的驻波。在作为电磁场产生电极212的谐振线圈的电气长度与高频电力的波长相同的情况下，在线圈的中性点(电压为零的节点)产生最高的相位电流。因而，在中性点的附近，与处理室壁或基座217之间的电容耦合几乎没有，形成电势极低的环状的电感等离子体。
(控制部)
作为控制部的控制器291构成为，经由信号线A控制APC242、阀243b以及真空泵246，经由信号线B控制基座升降机构268，经由信号线C控制加热器电力调整机构276，经由信号线D控制闸阀244，经由信号线E控制RF传感器272、高频电源273以及匹配器274，经由信号线F控制MFC252a～252c和阀253a～253c、243a。
如图3所示，作为控制部(控制单元)的控制器291构成为具备CPU(中央处理单元：Central Processing Unit)291a、RAM(随机存取存储器：Random Access Memory)291b、存储装置291c、I/O接口291d的计算机。RAM291b、存储装置291c、I/O接口291d以能够经由内部总线291e与CPU291a进行数据交换的方式构成。在控制器291连接有构成为例如触摸面板或显示器等的输入输出装置292。
存储装置291c由例如闪存、HDD(硬盘驱动器：Hard Disk Drive)等构成。在存储装置291c内以可读出的方式储存有控制基板处理装置的动作的控制程序、记载有后述的基板处理的步骤、条件等的程序制程(配方)等。工艺制程是以能够使控制器291执行后述的基板处理工序中的各步骤并获得规定结果的方式组合而成的，作为程序发挥功能。以下，也统称该程序制程、控制程序等而简称为程序。
I/O接口291d与上述的MFC252a～252c、阀253a～253c、243a、243b、闸阀244、APC242、真空泵246、RF传感器272、高频电源273、匹配器274、基座升降机构268、加热器电力调整机构276等连接。
CPU291a构成为，从存储装置291c读出并执行控制程序，并且根据来自输入输出装置292的操作指令的输入等从存储装置291c读出工艺制程。并且，CPU291a构成为，以遵照所读出的工艺制程的内容的方式，经由I/O接口291d和信号线A控制APC242的开度调整动作、阀243b的开闭动作、以及真空泵246的起动和停止，经由信号线B控制基座升降机构268的升降动作，经由信号线C控制由加热器电力调整机构276进行的向基座加热器217b的供给电力量调整动作(温度调整动作)，经由信号线D控制闸阀244的开闭动作，经由信号线E控制RF传感器272、匹配器274以及高频电源273的动作，经由信号线F控制由MFC252a～252c进行的各种气体的流量调整动作、以及阀253a～253c、243a的开闭动作等。
控制器291能够通过将储存于外部存储装置293的上述的程序安装于计算机而构成。存储装置291c、外部存储装置293构成为计算机可读记录介质。以下，也统称这些而简称为记录介质。
(2)基板处理工序
接着，主要使用图4对本实施方式的基板处理工序进行说明。图4是表示本实施方式的基板处理工序的流程图。本实施方式的基板处理工序作为例如闪存等半导体器件的制造工序(半导体器件的制造方法)的一个工序而由上述的基板处理装置100实施。在以下的说明中，构成基板处理装置100的各部分的动作由控制器291控制。
此外，于在本实施方式的基板处理工序中要处理的基板200的表面预先形成有硅层。在本实施方式中，对该硅层进行氧化处理作为使用了等离子体的处理。
(基板送入工序S110)
首先，基座升降机构268使基座217下降到基板200的输送位置而使基板顶升销266贯穿基座217的第1贯穿孔217a和基座罩300的第2贯穿孔300a。接下来，打开闸阀244，使用基板输送机构(未图示)从与处理室201相邻的真空输送室向处理室201内送入基板200。所送入的基板200以水平姿势支承于从基座罩300的表面突出的基板顶升销266上。然后，基座升降机构268使基座217上升，从而基板200支承于基座罩300的上表面。
(升温·真空排气工序S120)
接下来，进行送入到处理室201内的基板200的升温。在此，基座加热器217b被预先升温到例如500～1000℃的范围内的规定值，利用从基座加热器217b产生的热将保持于基座217上的基板200加热到规定的温度。其中，以使基板200的温度成为例如700℃的方式进行加热。另外，在进行基板200的升温的期间内，利用真空泵246经由气体排气管231对处理室201内进行真空排气，将处理室201内的压力设为规定的值。使真空泵246至少工作到后述的基板送出工序S160结束为止。
(反应气体供给工序S130)
接着，作为反应气体，开始作为含氧气体的O2气体和作为含氢气体的H2气体的供给。具体而言，打开阀253a和253b，一边利用MFC252a和252b进行流量控制，一边开始O2气体和H2气体向处理室201内的供给。
另外，调整APC242的开度而控制处理室201内的排气，以使处理室201内的压力成为规定的值。如此对处理室201内进行适度排气且持续O2气体和H2气体的供给直到后述的等离子体处理工序S140的结束时为止。
(等离子体处理工序S140)
在处理室201内的压力稳定后，从高频电源273对电磁场产生电极212开始施加高频电力。由此，在被供给着O2气体和H2气体的等离子体生成空间201a内形成高频电场，通过该电场，在等离子体生成空间的与电磁场产生电极212的中性点相当的高度位置，具有最高的等离子体密度的环状的电感等离子体被激励。含有等离子体状的O2气体和H2气体的处理气体被等离子体激励而离解，生成含有氧的氧自由基(氧活性种)、氧离子、含有氢的氢自由基(氢活性种)、氢离子等反应种。
对于在基板处理空间201b中保持于基座217上的基板200，向基板200的表面均匀地供给由电感等离子体生成的自由基和未加速的状态的离子。所供给的自由基和离子与表面的硅层均匀地反应，将硅层改性成阶梯覆盖率良好的硅氧化层。
之后，在经过规定的处理时间、例如10～1000秒后，停止电力从高频电源273的输出而停止处理室201内的等离子体放电。另外，关闭阀253a和253b而停止O2气体和H2气体向处理室201内的供给。通过以上步骤，等离子体处理工序S140结束。
(真空排气工序S150)
在停止O2气体和H2气体的供给后，经由气体排气管231对处理室201内进行真空排气。由此，将处理室201内的气体向处理室201外排出。之后，调整APC242的开度，将处理室201内的压力调整成同与处理室201相邻的真空输送室的压力相同的压力。
(基板送出工序S160)
在处理室201内成为规定的压力后，使基座217下降到基板200的输送位置，使基板200支承于基板顶升销266上。然后，打开闸阀244，使用基板输送机构向处理室201外送出基板200。通过以上步骤，本实施方式的基板处理工序结束。
＜基座罩＞
如所述这样，本公开的实施方式的基板处理装置100具有：处理室201，其用于收容基板200；和基板支承部400，其设置于处理室201内，并且具备支承基板200的基座217和配置于基座217的上表面的基座罩300。基座217是对基板200进行加热的发热体，具有由加热线构成的基座加热器217b和在避开基座加热器217b的位置设有多处的作为贯穿孔的第1贯穿孔217a。基座罩300具有多个第2贯穿孔300a，该多个第2贯穿孔300a与第1贯穿孔217a连通，并且，具有比第1贯穿孔217a的直径大的直径。
换言之，基座罩300在具有用于收容基板200的处理室201的基板处理装置100中配置于设置在处理室201内的基板支承部400所具备的、支承基板200的基座217的上表面。另外，具有多个第2贯穿孔300a，该多个第2贯穿孔300a与具有对基板200进行加热的作为发热体的基座加热器217b和在避开该基座加热器217b的位置设置有多处的作为贯穿孔的第1贯穿孔217a的基座217的该第1贯穿孔217a连通，并且具有比第1贯穿孔217a的直径大的直径。
在此，在如图5所示那样第1贯穿孔217a的直径与第2贯穿孔300a的直径相同的情况下，从基座加热器217b产生的放射光(以下，称为“直接放射光”。在图中以实线箭头表示。)未以辐射的方式作为热向基板200中的位于第2贯穿孔300a正上方的部分(在图中由虚线包围的部分A)传递。另外，来自由基座加热器217b加热后的基座217的放射光(以下，称为“间接放射光”。)也未以辐射的方式作为热向该部分A传递。因此，该部分A与其他部分相比加热不充分，有时在基板200的面内产生局部的温度降低。因而，在进行例如成膜处理的情况下在该部分A的上表面形成的膜厚局部变小等，基板200的面内的处理的均匀性有时降低。
另一方面，如图1所示，第2贯穿孔300a的直径比第1贯穿孔217a的直径大，因此，基座217的表面的一部分从第2贯穿孔300a向上方露出。来自基座217的放射光从该露出的部分到达基板200中的位于第2贯穿孔300a正上方的部分，从而该部分也通过辐射而被充分地加热。即，在由于基板顶升销266的配置等而需要将第1贯穿孔217a和第2贯穿孔300a分别设置于基座217和基座罩300的情况下，能够在要加热的基板200的面内抑制第2贯穿孔300a周围的温度局部降低，调整基板200的面内的温度分布。尤其是，能够使基板200的面内温度均匀性提高。
更具体而言，以从加热后的基座加热器217b放射的直接放射光和从基座217放射的间接放射光中的至少某一个直接照射基板200的方式，设定第1贯穿孔217a和第2贯穿孔300a的直径，由此能够抑制第2贯穿孔300a周围的局部的基板200的面内温度的降低。
另外，通过改变基座罩300的形状(尤其是第2贯穿孔300a的直径)，不改变基座217内的基座加热器217b的配置图案，就能够调整面内温度分布的均匀性。换言之，即使使用相同的基座217，通过改变基座罩300的形状，也能够调整面内温度分布的均匀性。
在此，在本实施方式中，以来自由加热后的基座加热器217b加热后的基座217的放射光即间接放射光经由第2贯穿孔300a向基板200照射的方式配置基座217、第1贯穿孔217a以及第2贯穿孔300a。
即，如图6和图7所示，在第2贯穿孔300a与第1贯穿孔217a相比为大径的情况下，即使是在第2贯穿孔300a的正下方不存在基座加热器217b的情况下，来自由基座加热器217b加热后的基座217的间接放射光(以图中的虚线箭头表示。)也到达基板200中的位于第2贯穿孔300a正上方的部分A，由此该部分A也被充分地加热。另外，在从基座加热器217b放射的直接放射光倾斜地向从第2贯穿孔300a露出的基座217的表面(界面)入射的情况下，也有时该直接放射光的一部分未被反射、穿过第2贯穿孔300a而到达部分A，从而有助于加热。第2贯穿孔300a与基座加热器217b的俯视下的距离越小，这样的直接放射光的量越多；该距离越大，这样的直接放射光的量越少。尤其是，若该距离变大、向从第2贯穿孔300a露出的基座217的表面(界面)入射的入射角超过临界角，则这样的直接放射光实质上未到达部分A，无助于加热。
在此，如图7所示，基座加热器217b为了确保用于设置供基板顶升销266升降的第1贯穿孔217a的空间而形成为避开第1贯穿孔217a这样的图案。另外，在图7所示的例子中，尤其是，基座加热器217b以避开第2贯穿孔300a的铅垂下方的区域的方式在该区域的近前处折回而配置。根据该结构，来自基座加热器217b的直接放射光未照射基板200而是间接地照射基板200，由此能够抑制局部的过度的加热。
另外，在本实施方式中，也可以以来自加热后的基座加热器217b的放射光即直接放射光经由第2贯穿孔300a向基板200照射的方式配置基座加热器217b和第2贯穿孔300a。
即，如图8和图9所示，在第2贯穿孔300a与第1贯穿孔217a相比为大径的情况下，在第2贯穿孔300a的正下方存在基座加热器217b的情况下，除了来自由基座加热器217b加热后的基座217的间接放射光(以图中的虚线箭头表示。)之外，来自基座加热器217b的直接放射光(以图中的直线箭头表示。)也到达基板200中的位于第2贯穿孔300a正上方的部分A，由此该部分A被充分地加热。
在此，如图9所示，基座加热器217b以至少一部分与第2贯穿孔300a的铅垂下方的区域重叠的方式配置。根据该结构，来自基座加热器217b的直接放射光照射基板200，因此，能够促进基于辐射进行的局部加热。此外，如图9所示，基座加热器217b在其折回的外侧具有以包围第1贯穿孔217a的方式形成的凹曲部217c，凹曲部217c以与第2贯穿孔300a的铅垂下方的区域重叠的方式配置。
另外，本实施方式的基板处理装置100还具备使基板200在基板支承部400的上方升降的基板升降机构，第1贯穿孔217a和第2贯穿孔300a以构成基板升降机构的基板顶升销266能够穿插于第1贯穿孔217a和第2贯穿孔300a的内侧而上下移动的方式形成。
即，基板升降机构由基座升降机构268和基板顶升销266构成，随着基于基座升降机构268实现的基座217的上下移动，利用贯穿第1贯穿孔217a和第2贯穿孔300a的基板顶升销266使基板200相对于基座217相对地升降。在使用这样的基板升降机构的情况下，需要在基座217和基座罩300设置用于使基板顶升销266贯穿的孔，通过如本实施方式这样构成第1贯穿孔217a和第2贯穿孔300a，能够缓和由这些贯穿孔引起的基板200的面内温度的局部降低，获得所期望的面内温度分布。此外，在本实施方式中，第1贯穿孔217a和第2贯穿孔300a以轴心相同的方式配置。
另外，在本实施方式的基板处理装置100中，如图7和图9所示，在俯视时基座217的上表面经由第2贯穿孔300a而露出。根据该结构，从露出的基座217的上表面放射的间接放射光能够经由第2贯穿孔300a向基板200照射。
在此，如图1、图6以及图8所示，基座加热器217b自身配置于由两个构件构成的基座217的内部，因此，利用经由基座217的导热和热放射来加热基板200。此外，基座加热器217b也可以以与由1个构件构成的基座217的下表面接触的方式设置。在该情况下，也利用经由基座217的导热和热放射来加热基板200。在任一情况下，基座加热器217b都设置于从该基座加热器217b放射的直接放射光经由基座217向基座罩300和基板200中的至少某一个照射这样的位置。
在本实施方式中，基座217的材质与基座罩300的材质不同。在基座217由上表面部217d和下表面部217e这两个构件构成的情况下，至少上表面部217d的材质与基座罩300的材质不同。另外，期望的是，基座罩300的材质是将来自由加热后的基座加热器217b加热后的基座217的放射光即间接放射光和来自加热后的基座加热器217b的放射光即直接放射光均遮蔽的材质。在此所谓的间接放射光和直接放射光的遮蔽是指，均实质上阻断由来自基座加热器217b的直接辐射和来自加热后的基座217的间接辐射进行的加热。因而，从基座加热器217b和基座217放射的直接放射光和间接放射光对基板200的加热仅由经由第2贯穿孔300a的辐射产生。“实质上”是指，容许不带来基板形成所需程度的加热的程度的微量的间接放射光和直接放射光的透过。
具体而言，针对从基座加热器217b放射的放射光的波长中的、透过基座217的材质的波长而言，基座罩300的材质的透过率比基座217的材质低。另外，期望的是，基座罩300的材质的导热系数比基座217的材质高。在本实施方式中，基座217的材质是透明石英，基座罩300的材质是SiC。
第2贯穿孔300a的直径设定成基板200的面内温度分布成为所期望的分布的大小。或者，第2贯穿孔300a的直径设定成基板200的面内温度分布最均匀的大小。或者，第2贯穿孔300a的直径根据从基座加热器217b放射的直接放射光的量而设定。或者，第2贯穿孔300a的直径根据基板200的处理时的基座加热器217b的温度而设定。其原因在于，根据基座加热器217b的温度，直接放射光的量和光谱发生变化。或者，第2贯穿孔300a的直径根据基板200所吸收的光的波长的特性(光谱)而设定。
＜本公开的其他实施方式＞
在上述的实施方式中，说明了使用等离子体对基板表面进行氧化处理、氮化处理的例子，并不限于这些处理，本公开技术能够适用于对载置于具备基座和基座罩的基板支承部上的基板实施热处理的技术。例如，能够适用于在基板表面形成膜的成膜处理、针对在基板表面形成的膜进行的改性处理、掺杂处理、氧化膜的还原处理、对该膜进行的蚀刻处理、抗蚀剂的灰化处理等。
实施例
在实施例中，使用了基座罩300，该基座罩300是由俯视呈圆形(直径316mm)的SiC制造的，在边缘附近均等地配置有3处第2贯穿孔300a。另外，在实施例的基座罩300中，第2贯穿孔300a的直径设为了12mm、15mm以及20mm。
在上述实施方式所记载的处理室201内，将该基座罩300以使第2贯穿孔300a的轴心与第1贯穿孔217a的轴心一致的方式安装固定到了在相对应的3处均等地配置有直径6.5mm的第1贯穿孔217a的基座217的上表面。基座217使用了由透明石英制的上表面部217d和下表面部217e这两个构件夹持SiC制的基座加热器217b而成的构件。将直径300mm、厚度1mm的单晶硅制的晶片作为基板200载置到了该基座罩300之上。在该状态下，以下述的氧化条件在晶片上形成了氧化硅膜(SiO2膜)。
·晶片温度：700℃
·处理气体流量：O2/H2＝1900sccm/100sccm
·处理室内压力：150Pa
·处理时间：600秒
在上述氧化条件的处理后，针对晶片面内的各部位测定了在晶片上形成的SiO2膜的厚度。在此，温度越高，晶片上的SiO2膜的厚度越增加。因而，意味着SiO2膜越厚，该部位所达到的温度越高。
将实施例中的晶片的SiO2膜的厚度表示在图10的图表中。其中，图表的纵轴表示SiO2膜的厚度(单位：
Figure BDA0003435093690000161
)。另外，图表的横轴表示从某个第2贯穿孔300a附近起在周向上通过其他两个第2贯穿孔300a并返回到原来的第2贯穿孔300a附近为止的、1周的测定点。在该图表中，以箭头表示的3点分别是相当于第2贯穿孔300a的中心的点。在该图表中，以左侧的箭头表示的点相当于直径15mm的第2贯穿孔300a的中心，以正中的箭头表示的点相当于直径20mm的第2贯穿孔300a的中心，以右侧的箭头表示的点相当于直径12mm的第2贯穿孔300a的中心。
在此，在该图10的图表中，在假设作为基板200的晶片中的与各第2贯穿孔300a相对应的部位的温度比其周围低的情况下，在这些点处呈现极小值。不过，根据实施例中的该图10的图表可知：与各第2贯穿孔300a相对应的SiO2膜的厚度均未呈现极小值。即，可知：在实施例的与各第2贯穿孔300a相对应的部位，均未引起局部的温度降低。具体而言，可知：与直径12mm的第2贯穿孔300a的位置相对应的SiO2膜的厚度呈现出了与周边位置的膜厚相同程度的大小。另外，可知：与直径15mm和直径20mm的第2贯穿孔300a的位置相对应的SiO2膜的厚度均相对于周边位置的膜厚呈现出了极大值。即，可知：在作为基板200的晶片中的与第2贯穿孔300a相对应的部位，SiO2膜与其周围相比，以相同程度的厚度或更大的厚度形成。如此确认到：通过使第2贯穿孔300a的直径比第1贯穿孔217a的直径大，获得提高相对应的部位处的温度而缓和局部的温度降低的效果。
另外，根据该图表也可知：尤其是，第2贯穿孔300a的直径越大，作为基板200的晶片中的与第2贯穿孔300a相对应的部位的温度越高。即，确认到：能够以通过扩大第2贯穿孔300a的直径来提高相对应的部位的温度的方式进行调整。
在本实施方式的情况下，在第2贯穿孔300a的直径是15mm和20mm时，对应的部位的温度与周边位置的温度相比局部变高的结果显著。因此，推测出：出于使基板200的面内的温度均匀性提高这样的观点考虑，第2贯穿孔300a的直径相对于第1贯穿孔217a的直径处于约1.5倍(即，直径12mm的情况)以上且不足约2倍(即，直径15mm的情况)的范围内是妥当的。
工业实用性
根据本公开的技术，能够抑制载置于基座罩之上的基板中的、位于与基座的贯穿孔连通的基座罩的孔的部分的上方的部位处的局部的温度降低，在基板面内获得所期望的温度分布。

Claims (11)

1.一种基板处理装置，其具有：
处理室，其用于收容基板；和
基板支承部，其设置于所述处理室内，具备支承所述基板的基座和配置于所述基座的上表面的基座罩，
在该基板处理装置中，
所述基座具有发热体和设置于避开所述发热体的位置的第1贯穿孔，
所述基座罩具有第2贯穿孔，该第2贯穿孔与所述第1贯穿孔连通，并且具有比所述第1贯穿孔的直径大的直径。
2.根据权利要求1所述的基板处理装置，其中，
以来自由所述发热体加热后的所述基座的放射光即间接放射光经由所述第2贯穿孔向所述基板照射的方式配置所述第1贯穿孔和所述第2贯穿孔。
3.根据权利要求1或2所述的基板处理装置，其中，
以来自所述发热体的放射光即直接放射光经由所述第2贯穿孔向所述基板照射的方式配置所述发热体和所述第2贯穿孔。
4.根据权利要求1～3中任一项所述的基板处理装置，其中，
还具备基板升降机构，该基板升降机构使所述基板在所述基板支承部的上方升降，
所述第1贯穿孔和所述第2贯穿孔以构成所述基板升降机构的基板顶升销能够穿插于所述第1贯穿孔和所述第2贯穿孔的内侧而上下移动的方式形成。
5.根据权利要求1～4中任一项所述的基板处理装置，其中，
在俯视时所述基座的上表面的一部分经由所述第2贯穿孔而露出。
6.根据权利要求2所述的基板处理装置，其中，
所述发热体以避开所述第2贯穿孔的铅垂下方的区域的方式配置。
7.根据权利要求3所述的基板处理装置，其中，
所述发热体以至少一部分与所述第2贯穿孔的铅垂下方的区域重叠的方式配置。
8.根据权利要求1～7中任一项所述的基板处理装置，其中，
所述基座的材质使来自所述发热体的放射光即直接放射光透过。
9.根据权利要求1～8中任一项所述的基板处理装置，其中，
所述基座罩的材质将来自由所述发热体加热后的所述基座的放射光即间接放射光和来自所述发热体的放射光即直接放射光均遮蔽。
10.一种基座罩，其在具有用于收容基板的处理室的基板处理装置中，配置于设置在所述处理室内的基板支承部所具备的支承所述基板的基座的上表面，其中，
该基座罩配置于具有发热体和设置于避开该发热体的位置的第1贯穿孔的所述基座的上表面，
该基座罩具有第2贯穿孔，该第2贯穿孔与所述第1贯穿孔连通，并且具有比所述第1贯穿孔的直径大的直径。
11.一种半导体器件的制造方法，其是使用了基板处理装置的半导体器件的制造方法，该基板处理装置具有：处理室，其用于收容基板；和基板支承部，其设置于所述处理室内，具备支承所述基板的基座和配置于所述基座的上表面的基座罩，并且，所述基座具有发热体和设置于避开所述发热体的位置的第1贯穿孔，所述基座罩具有第2贯穿孔，该第2贯穿孔与所述第1贯穿孔连通，并且具有比所述第1贯穿孔的直径大的直径，
该半导体器件的制造方法包括如下工序：
将所述基板载置于所述基座罩上的工序；
向所述发热体供给电力的工序；以及
利用从所述发热体产生的热加热所述基板的工序。
CN201980097919.8A 2019-09-17 2019-09-17 基板处理装置、基座罩及半导体器件的制造方法 Pending CN114008751A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/036404 WO2021053724A1 (ja) 2019-09-17 2019-09-17 基板処理装置、サセプタカバー及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114008751A true CN114008751A (zh) 2022-02-01

Family

ID=74884028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980097919.8A Pending CN114008751A (zh) 2019-09-17 2019-09-17 基板处理装置、基座罩及半导体器件的制造方法

Country Status (6)

Country Link
US (1) US20220139760A1 (zh)
JP (1) JP7270049B2 (zh)
KR (1) KR20220024735A (zh)
CN (1) CN114008751A (zh)
TW (1) TWI761913B (zh)
WO (1) WO2021053724A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955322B2 (en) * 2021-06-25 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Device for adjusting position of chamber and plasma process chamber including the same for semiconductor manufacturing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446824A (en) * 1991-10-11 1995-08-29 Texas Instruments Lamp-heated chuck for uniform wafer processing
JPH1050716A (ja) * 1996-07-30 1998-02-20 Dainippon Screen Mfg Co Ltd 基板の枚葉式熱処理装置
JP2002334820A (ja) 2001-02-16 2002-11-22 Ibiden Co Ltd 半導体ウエハまたは液晶基板加熱用セラミックヒータ
JP4837189B2 (ja) * 2001-06-14 2011-12-14 キヤノンアネルバ株式会社 基板保持機構及び基板処理装置
JP4601301B2 (ja) 2003-01-30 2010-12-22 日本写真印刷株式会社 加熱装置
JP2006128205A (ja) 2004-10-26 2006-05-18 Kyocera Corp ウェハ支持部材
JP2011077147A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 熱処理装置
JP5869899B2 (ja) 2011-04-01 2016-02-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
JP6257071B2 (ja) * 2012-09-12 2018-01-10 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
TWI552262B (zh) * 2014-08-27 2016-10-01 Els System Technology Co Ltd Bearing device
WO2016056338A1 (ja) * 2014-10-06 2016-04-14 株式会社日立国際電気 基板処理装置、基板載置台および半導体装置の製造方法
CN108834429B (zh) * 2016-03-11 2023-04-18 株式会社国际电气 半导体装置的制造方法、记录介质以及基板处理装置
JP6521475B2 (ja) * 2016-03-25 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板支持台、基板処理装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20220024735A (ko) 2022-03-03
WO2021053724A1 (ja) 2021-03-25
JPWO2021053724A1 (zh) 2021-03-25
TWI761913B (zh) 2022-04-21
TW202114498A (zh) 2021-04-01
JP7270049B2 (ja) 2023-05-09
US20220139760A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
KR100960424B1 (ko) 마이크로파 플라즈마 처리 장치
CN109075071B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
US20100227478A1 (en) Substrate processing apparatus and method of manufacturing semiconductor
CN111952219A (zh) 基板处理装置、半导体装置的制造方法和存储介质
US20220005678A1 (en) Substrate processing apparatus, reflector and method of manufacturing semiconductor device
US20210183645A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
KR102501660B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램
US20220139760A1 (en) Substrate processing apparatus, susceptor cover, method of manufacturing semiconductor device and substrate processing method
CN216161684U (zh) 基座盖以及基板处理装置
WO2016056338A1 (ja) 基板処理装置、基板載置台および半導体装置の製造方法
TWI749506B (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP5171584B2 (ja) 基板処理装置の基板載置台、基板処理装置及び半導体デバイスの製造方法
JP7297149B2 (ja) 基板処理装置、基板載置台カバー、半導体装置の製造方法及びプログラム
JP2009010144A (ja) 基板処理装置
JP7241961B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN117711899A (zh) 基板处理装置、半导体装置的制造方法以及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination