CN114006811B - 一种强实时性的cpci千兆以太网板卡及数据通讯方法 - Google Patents

一种强实时性的cpci千兆以太网板卡及数据通讯方法 Download PDF

Info

Publication number
CN114006811B
CN114006811B CN202111277490.6A CN202111277490A CN114006811B CN 114006811 B CN114006811 B CN 114006811B CN 202111277490 A CN202111277490 A CN 202111277490A CN 114006811 B CN114006811 B CN 114006811B
Authority
CN
China
Prior art keywords
data
ethernet
real
communication
speed memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111277490.6A
Other languages
English (en)
Other versions
CN114006811A (zh
Inventor
王晓洁
张坤
程杰
马元元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202111277490.6A priority Critical patent/CN114006811B/zh
Publication of CN114006811A publication Critical patent/CN114006811A/zh
Application granted granted Critical
Publication of CN114006811B publication Critical patent/CN114006811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种强实时性的CPCI千兆以太网板卡及数据通讯方法，包括PCI总线控制器、可编程片上系统、光电转换模块、高速存储器；所述高速存储器与可编程片上系统连接，所述高速存储器用于存储以太网实时通讯中的过程数据；所述可编程片上系统为以太网板卡的控制中心。本发明中ARM控制器自定义以太网通讯的数据协议，可实现数据的定周期可靠传输，解决传统TCP/IP协议的超时重传机制带来的数据传输延时问题。同时板卡上的高速存储器与以太网通讯之间建立直接数据存储通道，解放了ARM处理器对大量数据处理的工作，提高数据传输效率，可实现以太网的高速大量实时数据通信。

Description

一种强实时性的CPCI千兆以太网板卡及数据通讯方法
技术领域
本发明属于计算机应用技术领域，具体属于一种强实时性的CPCI千兆以太网板卡及数据通讯方法。
背景技术
以太网是目前使用最广泛的局域网通讯技术，随着以太网应用领域的不断拓展，在航空航天及军事中的应用也越来越广泛。随着产品性能的不断升级，通讯速率及实时性要求越来越高。传统TCP/IP协议的超时重传机制会带来传输延时问题，无法满足航空航天及军事中的强实时性要求。
发明内容
为了解决现有技术中存在的问题，本发明提供一种强实时性的CPCI千兆以太网板卡及数据通讯方法，解决目前以太网板的数据传输实时性差的问题。
为实现上述目的，本发明提供如下技术方案：一种强实时性的CPCI千兆以太网板卡，包括PCI总线控制器、可编程片上系统、光电转换模块、高速存储器；
所述高速存储器与可编程片上系统连接，所述高速存储器用于存储以太网实时通讯中的过程数据；
所述光电转换模块与可编程片上系统连接，所述光电转换模块用于实现以太网物理层的光电转换；
所述PCI总线控制器与可编程片上系统连接，所述PCI总线控制器用于实现PCI总线与可编程片上系统之间的命令及数据传输；
所述可编程片上系统为以太网板卡的控制中心。
进一步的，可编程片上系统包括可编程逻辑块和处理单元，所述可编程逻辑块和处理单元之间通过高速总线连接；
所述可编程逻辑块包括逻辑控制模块、双端口存储器、直接存储访问通道、以太网媒体访问控制层和以太网物理层；所述处理单元为ARM处理器；
所述逻辑控制模块的一端与PCI总线控制器连接，逻辑控制模块的另一端与双端口存储器连接，所述逻辑控制模块用于实现PCI总线控制器与双端口存储器的数据读写时序匹配；
所述双端口存储器还与ARM处理器连接，所述双端口存储器用于实现PCI总线与ARM处理器之间的数据通道的缓存；
所述直接存储访问通道一端和ARM处理器连接，所述直接存储访问通道另一端和以太网媒体访问控制层连接，所述直接存储访问通道用于实现以太网媒体访问控制层和高速存储器之间的高速数据传输通道；
所述以太网媒体访问控制层一端和直接存储访问通道互连，所述以太网媒体访问控制层另一端和以太网物理层连接，所述以太网物理层和光电转换模块互连，所述以太网媒体访问控制层和以太网物理层用于实现以太网通讯的数据链路层及物理层。
进一步的，所述ARM处理器配置以太网传输的数据格式；
所述数据格式为：目标以太网媒体访问控制层地址、源以太网媒体访问控制层地址、数据长度、有效数据、校验和；所述有效数据长度不超过1500字节，所述有效数据可自主定制协议。
进一步的，所述高速存储器分为加载区和上传区；
所述加载区用于存放以太网通讯发送的数据；
所述上传区用于存放以太网通讯接收的数据。
进一步的，所述以太网媒体访问控制层以及以太网物理层由IP核实现，所述IP核为AXIEtheren Subsystem IP，IP核设置为1000BASE-X接口标准。
本发明还提供一种强实时性的CPCI千兆以太网板卡的数据通讯方法，可编程片上系统包括逻辑控制模块、双端口存储器、直接存储访问通道、以太网媒体访问控制层和以太网物理层以及ARM处理器；所述高速存储器分为加载区和上传区；包括以下步骤：
配置实时通讯过程中传输数据的长度、实时通讯的周期；
按照配置好的数据长度和通讯周期启动以太网数据的发送和接收；
ARM处理器按照实时通讯周期读取高速存储器加载区的数据并通过以太网发送，同时接收以太网实时通讯中的过程数据，并将以太网实时通讯中的过程数据存储在高速存储器的上传区中；
通讯周期结束后，将高速存储器中的过程数据搬移至PCI总线并供主板读取，完成以太网板卡的实时通讯数据读取。
进一步的，ARM处理器按照通讯周期读取高速存储器的数据并通过以太网发送，同时接收以太网实时通讯中的过程数据，并将以太网实时通讯中的过程数据存储在高速存储器的步骤中以太网和高速存储器之间通过快速数据传输通道进行数据传输；
所述快速数据传输通道通过以下步骤建立：
通过ARM处理器建立高速存储器与以太网媒体访问控制层之间的直接存储访问通道，得到快速数据传输通道。
进一步的，所述的实时通讯的周期通过ARM处理器内的定时器完成。
与现有技术相比，本发明至少具有以下有益效果：
本发明提供一种强实时性的CPCI千兆以太网板卡，板卡具有集成度高、易于实现、可灵活插拔等显著优点。板卡为智能板卡，通过可编程片上系统内的ARM处理器自定义以太网通讯的数据协议，可实现数据的定周期可靠传输，解决传统TCP/IP协议的超时重传机制带来的数据传输延时问题。同时板卡上设置高速存储器，用于存储以太网实时通讯中的过程数据，满足以太网通讯中大数据量的实时传输要求。
进一步的，在可编程逻辑块内部实现了以太网物理层PHY功能，节省外部使用PHY器件，减少了整个以太网板卡的尺寸。
进一步的，高速存储器与以太网媒体访问控制层之间通过直接存储访问通道进行数据传输。
进一步的，直接存储访问(DMA)通道为Scatter-gather DMA。Scatter-gather DMA内部建立有BD块，通过BD块可完成存储空间不连续地址的数据传输。所述的Scatter-gather DMA可将ARM处理器从数据搬移中解放出来，提高传输效率。
附图说明
图1为本发明的以太网板卡的结构示意图；
图2为本发明的逻辑控制模块接口示意图；
图3为以太网传输通道的结构示意图；
附图中：1-PCI总线控制器，2-光模块，3-以太网媒体访问控制层，4-直接存储访问通道，5-上传区，6-加载区，7-高速存储器，8-ARM处理器，9-双端口存储器，10-逻辑控制模块。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步的说明。
如图1所示，本发明提供了一种强实时性的CPCI千兆以太网板卡，包括PCI总线控制器1、可编程片上系统、光模块2，所述光模块为光电转换模块、高速存储器7。高速存储器7与可编程片上系统连接，用来存储以太网实时通讯中的过程数据。光电转换模块与可编程片上系统连接，用来实现以太网物理层PHY的光电转换。PCI总线控制器1与可编程片上系统连接，用来实现PCI总线与可编程片上系统之间的命令和数据传输。
具体的，可编程片上系统由可编程逻辑块和处理单元组成。可编程逻辑块内部包含逻辑控制模块10、双端口存储器9、直接存储访问通道4(DMA)、以太网媒体访问控制层3(MAC)以及以太网物理层(PHY)；所述处理单元为ARM处理器8。
其中，逻辑控制模块10一端与PCI总线控制器1连接，另一端与双端口存储器9的B端口连接，用来实现PCI总线控制器1与双端口存储器9之间的数据读写时序匹配；
双端口存储器9的A端口与ARM处理器8连接，用来实现PCI总线与ARM处理器8之间的数据通道的缓存。
直接存储访问通道4(DMA)用来实现以太网媒体访问控制层3(MAC)和高速存储器7之间的高速数据传输通道。
以太网媒体访问控制层3(MAC)以及以太网物理层(PHY)用来实现以太网通讯的数据链路层及物理层。
具体的，高速存储器7包括加载区6和上传区5，加载区6存放以太网通讯发送的数据。所述上传区5存放以太网板卡实时通讯过程中接收的数据。
进一步的，加载区6实现数据加载的过程如下：将PCI总线发送的数据缓存在双端口存储器9内，ARM处理器8将缓存在双端口存储器9内的数据搬移到高速存储器7的加载区6；上传区5实现数据上传的过程如下：由ARM处理器8将高速存储器7中上传区5的数据缓存在双端口存储器9内，PCI总线控制器1将双端口存储器9的数据搬移到PCI总线上，供主板读取。
具体的，MAC、PHY连接光模块2生成以太网板卡千兆网口。
参见图2，PCI总线控制器1与逻辑控制模块10通过局部总线连接，逻辑控制模块10主要用来完成局部总线与双端口存储器9之间接口时序的同步以及数据读写的控制，同时具有中断信号，以避免A端口和B端口对双端口存储器9发生读写冲突。
参见图3，太网媒体访问控制层3(MAC)以及以太网物理层(PHY)由IP核来实现，IP核为AXI Etheren Subsystem IP，兼容IEEE标准，支持10M/100M/1000Mb/s传输速率。通过MAC对要发送的数据进行标准以太网数据帧封装，并接收以太网数据，AXI EtherenSubsystemIP设置为1000BASE-X接口标准，可直接实现PHY功能，节省外部使用PHY器件，外部通过光模块即可实现千兆以太网光接口功能。
以太网传输的数据格式可由ARM处理器8配置，数据格式为：目标以太网媒体访问控制层(MAC)地址、源以太网媒体访问控制层(MAC)地址、数据长度、有效数据、校验和。所述的有效数据长度不超过1500字节。所述的有效数据部分可自主定制协议；其中，ARM处理器自定义的数据协议可完成实时通讯周期内实时数据的传输，数据传输可靠性高，解决传统TCP/IP协议的超时重传机制带来传输延时问题。
本发明的另一实施例中还提供一种强实时性的CPCI千兆以太网板卡的数据通讯方法，包括以下步骤：数据加载、格式配置、启动通讯、数据传输、停止通讯、数据上传。
所述数据加载指ARM处理器8将PCI总线控制器1缓存在双端口存储器9的数据取出，并存放在高速存储器7内。
所述的格式配置用来配置实时通讯过程中传输数据的长度、实时通讯的周期。所述的实时通讯的周期由ARM处理器8中的定时器完成。
所述的启动通讯为按照配置好的数据长度和通讯周期启动以太网数据的发送和接收。
所述的数据传输为ARM处理器8按照通讯周期读取高速存储器7中加载区6的数据并通过以太网发送，同时接收以太网的数据，将其存储在高速存储器7的上传区5。
所述停止通讯为实时通讯停止。
所述数据上传为实时通讯停止后将高速存储器7中上传区5的数据通过双端口存储器9搬移到PCI总线供主板读取。
数据传输过程中以太网通讯与高速存储器7之间的快速数据传输通道通过以下方法实现：通过ARM控制器建立高速存储器与以太网媒体访问控制层(MAC)之间的直接存储访问(DMA)通道。
其中，实时传输指通过以太网通讯与外部设备进行数据实时通讯的过程，如图1，太网传输通道由DDR-DMA-MAC模块互连构成，DDR为高速存储器，如图3，DMA与DDR通过AXI_HP接口互连，DMA与MAC通过AXI-Stream总线互连。实时传输在数据加载完成后开启，传输过程由ARM处理器8的定时器中断触发，每个定时周期内由DMA通过高速接口AXI-HP从DDR加载区中取一定长数据再通过高速传输通道AXI-Stream搬运到MAC中，数据通过MAC封装发送出去，同时等待接收以太网应答数据，并由DMA通过AXI-HP高速接口将数据搬移到DDR上传区中，直至DDR存储器所有数据发送完成，关闭定时器，通讯结束。
参见图2，逻辑模块的读写控制方法：片选信号cs到来时，enb置1使能B端口，B端口地址addrb等待来自地址总线la的地址，ld的数据方向默认为输入，此时wr为1表示写状态，数据进入dinb，同时web全置1使能写双端口存储器，读状态时，ld的数据方向为输出，此时rd为1表示读状态，同时web全置0，使能读双端口存储器，数据从doutb输出到ld。
如图3，实现的以太网传输通道，主要包括AXI Etheren Subsystem IP，AXI DMAIP，AXI Interconnect IP、ARM控制器和高速存储器。
AXI Etheren Subsystem IP实现以太网通讯的MAC层，接口设置为1000BASE-X标准，实现内部PHY功能，外部通过SFP接口与光模块连接，AXI DMA组成的互联矩阵包含两个数据转换通路S2MM和MM2S，上述两个数据转换通道为高速存储器与AXI4-Stream的外设(AXI Etheren SubsystemIP)之间提供高带宽的直接存储访问，AXI Interconnect将ARM控制器的64位高性能接口AXI_HP端口转换为32位与AXI DMA互联，从而实现以太网MAC层与高速存储器之间的直接存储访问数据通道。CPU通过32位AXI4-Lite接口对AXI-DMA进行配置。
本发明定制的一种以太网数据帧中有效数据部分数据包格式为：
命令数据包格式：
FLAG 帧长 CO CP CRC
应答数据包格式：
FLAG 帧长 ST SP CRC
其中：
FLAG：同步帧开始/结束标志；帧长：1字节，指数据包内除CRC外其余数据所包含的字节数；CO：命令控制码，是主站给从站的控制命令；ST：应答状态码，是从站回送给主站的应答状态；CP：是主站给从站的控制参数；SP：是从站回送给主站的应答参数；CRC：循环冗余校验码。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求所述的保护范围为准。

Claims (5)

1.一种强实时性的CPCI千兆以太网板卡，其特征在于，包括PCI总线控制器(1)、可编程片上系统、光电转换模块、高速存储器(7)；
所述高速存储器(7)与可编程片上系统连接，所述高速存储器(7)用于存储以太网实时通讯中的过程数据；
所述光电转换模块与可编程片上系统连接，所述光电转换模块用于实现以太网物理层的光电转换；
所述PCI总线控制器(1)与可编程片上系统连接，所述PCI总线控制器(1)用于实现PCI总线与可编程片上系统之间的命令及数据传输；
所述可编程片上系统为以太网板卡的控制中心；
可编程片上系统包括可编程逻辑块和处理单元，所述可编程逻辑块和处理单元之间通过高速总线连接；
所述可编程逻辑块包括逻辑控制模块(10)、双端口存储器(9)、直接存储访问通道(4)、以太网媒体访问控制层(3)和以太网物理层；所述处理单元为ARM处理器(8)；
所述逻辑控制模块(10)的一端与PCI总线控制器(1)连接，逻辑控制模块(10)的另一端与双端口存储器(9)连接，所述逻辑控制模块(10)用于实现PCI总线控制器(1)与双端口存储器(9)的数据读写时序匹配；
所述双端口存储器(9)还与ARM处理器(8)连接，所述双端口存储器(9)用于实现PCI总线与ARM处理器(8)之间的数据通道的缓存；
所述直接存储访问通道(4)一端和ARM处理器(8)连接，所述直接存储访问通道(4)另一端和以太网媒体访问控制层(3)连接，所述直接存储访问通道(4)用于实现以太网媒体访问控制层(3)和高速存储器(7)之间的高速数据传输通道；
所述以太网媒体访问控制层(3)一端和直接存储访问通道(4)互连，所述以太网媒体访问控制层(3)另一端和以太网物理层连接，所述以太网物理层和光电转换模块互连，所述以太网媒体访问控制层(3)和以太网物理层用于实现以太网通讯的数据链路层及物理层；
所述ARM处理器(8)配置以太网传输的数据格式；
所述数据格式为：目标以太网媒体访问控制层地址、源以太网媒体访问控制层地址、数据长度、有效数据、校验和；所述有效数据长度不超过1500字节，所述有效数据可自主定制协议；
所述高速存储器(7)分为加载区(6)和上传区(5)；
所述加载区(6)用于存放以太网通讯发送的数据；
所述上传区(5)用于存放以太网通讯接收的数据；
加载区(6)实现数据加载的过程如下：将PCI总线发送的数据缓存在双端口存储器(9)内，ARM处理器(8)将缓存在双端口存储器(9)内的数据搬移到高速存储器(7)的加载区(6)；上传区(5)实现数据上传的过程如下：由ARM处理器(8)将高速存储器(7)中上传区(5)的数据缓存在双端口存储器(9)内，PCI总线控制器(1)将双端口存储器(9)的数据搬移到PCI总线上，供主板读取。
2.根据权利要求1所述的一种强实时性的CPCI千兆以太网板卡，其特征在于，所述以太网媒体访问控制层(3)以及以太网物理层由IP核实现，所述IP核为AXI Etheren SubsystemIP，IP核设置为1000BASE-X接口标准。
3.根据权利要求1-2任意一项所述的一种强实时性的CPCI千兆以太网板卡的数据通讯方法，其特征在于，可编程片上系统包括逻辑控制模块(10)、双端口存储器(9)、直接存储访问通道(4)、以太网媒体访问控制层(3)和以太网物理层以及ARM处理器(8)；所述高速存储器(7)分为加载区(6)和上传区(5)；包括以下步骤：
配置实时通讯过程中传输数据的长度、实时通讯的周期；
按照配置好的数据长度和通讯周期启动以太网数据的发送和接收；
ARM处理器(8)按照实时通讯周期读取高速存储器(7)加载区(6)的数据并通过以太网发送，同时接收以太网实时通讯中的过程数据，并将以太网实时通讯中的过程数据存储在高速存储器(7)的上传区(5)中；
通讯周期结束后，将高速存储器(7)中的过程数据搬移至PCI总线并供主板读取，完成以太网板卡的实时通讯数据读取。
4.根据权利要求3所述的一种强实时性的CPCI千兆以太网板卡的数据通讯方法，其特征在于，ARM处理器(8)按照通讯周期读取高速存储器(7)的数据并通过以太网发送，同时接收以太网实时通讯中的过程数据，并将以太网实时通讯中的过程数据存储在高速存储器(7)的步骤中以太网和高速存储器(7)之间通过快速数据传输通道进行数据传输；
所述快速数据传输通道通过以下步骤建立：
通过ARM处理器(8)建立高速存储器(7)与以太网媒体访问控制层(3)之间的直接存储访问通道，得到快速数据传输通道。
5.根据权利要求3所述的一种强实时性的CPCI千兆以太网板卡的数据通讯方法，其特征在于，所述的实时通讯的周期通过ARM处理器(8)内的定时器完成。
CN202111277490.6A 2021-10-29 2021-10-29 一种强实时性的cpci千兆以太网板卡及数据通讯方法 Active CN114006811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111277490.6A CN114006811B (zh) 2021-10-29 2021-10-29 一种强实时性的cpci千兆以太网板卡及数据通讯方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111277490.6A CN114006811B (zh) 2021-10-29 2021-10-29 一种强实时性的cpci千兆以太网板卡及数据通讯方法

Publications (2)

Publication Number Publication Date
CN114006811A CN114006811A (zh) 2022-02-01
CN114006811B true CN114006811B (zh) 2023-04-28

Family

ID=79925680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111277490.6A Active CN114006811B (zh) 2021-10-29 2021-10-29 一种强实时性的cpci千兆以太网板卡及数据通讯方法

Country Status (1)

Country Link
CN (1) CN114006811B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426015A (zh) * 2008-12-12 2009-05-06 北京航空航天大学 面向多媒体传输的IEEE1394/GbE变换器及数据采集系统
CN103001827A (zh) * 2012-11-30 2013-03-27 无锡众志和达存储技术股份有限公司 基于万兆网卡的以太网包检验和fpga硬件校验方法
CN105099828A (zh) * 2015-08-25 2015-11-25 南京理工大学 一种高性能网络测试仪及其实现方法
WO2016178183A1 (en) * 2015-05-06 2016-11-10 Marvell World Trade Ltd. Apparatus and method for remotely testing memory-mapped devices of a system-on-chip via an ethernet interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6601126B1 (en) * 2000-01-20 2003-07-29 Palmchip Corporation Chip-core framework for systems-on-a-chip
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
CN102508808B (zh) * 2011-11-14 2014-07-16 北京北大众志微系统科技有限责任公司 一种实现主芯片与扩展芯片通信的系统及方法
CN102638306A (zh) * 2012-03-31 2012-08-15 北京航空航天大学 一种1394b光总线的总线监视器及其监视方法
CN103676739B (zh) * 2013-12-05 2016-06-01 上海交通大学 一种基于嵌入式运动控制板卡的dma数据传输系统及其传输方法
CN104598420B (zh) * 2014-12-09 2017-11-24 中国航空工业集团公司第六三一研究所 一种1394总线SoC芯片架构
CN104991880B (zh) * 2015-06-03 2018-02-27 北京浩正泰吉科技有限公司 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN106961338A (zh) * 2017-03-24 2017-07-18 中国南方电网有限责任公司电网技术研究中心 一种rtds仿真仪与千兆网卡快速交换数据的方法
CN109634881A (zh) * 2018-11-16 2019-04-16 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的千兆以太网dma数据传输设计装置
CN110471872B (zh) * 2019-07-12 2024-04-30 卡斯柯信号有限公司 一种基于zynq芯片实现m-lvds总线数据交互系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426015A (zh) * 2008-12-12 2009-05-06 北京航空航天大学 面向多媒体传输的IEEE1394/GbE变换器及数据采集系统
CN103001827A (zh) * 2012-11-30 2013-03-27 无锡众志和达存储技术股份有限公司 基于万兆网卡的以太网包检验和fpga硬件校验方法
WO2016178183A1 (en) * 2015-05-06 2016-11-10 Marvell World Trade Ltd. Apparatus and method for remotely testing memory-mapped devices of a system-on-chip via an ethernet interface
CN105099828A (zh) * 2015-08-25 2015-11-25 南京理工大学 一种高性能网络测试仪及其实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐端全 ; 庞宝川 ; .基于FIC8120的嵌入式DVR系统设计.微计算机信息.2009,(第14期),全文. *

Also Published As

Publication number Publication date
CN114006811A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN101788972B (zh) 一种数据传输的系统与方法
CN108132897B (zh) 一种基于zynq平台软核的srio控制器
US20230092000A1 (en) Serial interface for semiconductor package
CN110471872A (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN103905281A (zh) 可互换实现网络控制器与网络终端功能的fc-ae-1553总线节点卡
US9503309B2 (en) Ethernet communication system and method based on MMC/SD interface
CN112395230A (zh) 一种基于可编程逻辑器件的uart接口扩展电路
CN114168520A (zh) 光纤通信总线装置、设备和系统
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN104767697A (zh) 一种航空全双工交换式以太网控制器及其控制方法
CN114006811B (zh) 一种强实时性的cpci千兆以太网板卡及数据通讯方法
CN110069429B (zh) 基于zynq的实时高性能srio控制器及控制方法
US9722702B2 (en) SATA host bus adapter using optical signal and method for connecting SATA storage using the same
CN107231319A (zh) 一种基于amba‑ahb总线的千兆网络控制电路
CN101534259B (zh) 异步通信控制器及其控制方法
CN104954072A (zh) 基于协议处理fpga的光纤总线系统及低延迟通信方法
CN111930649B (zh) 一种多通道can通讯板卡及通讯方法
CN108829622A (zh) 基于FPGA实现的上位机与InterBus模块的通讯结构及通讯方法
CN207652460U (zh) 一种基于pcie结构的双网口数据聚合接收装置
CN113490080A (zh) 一种多端口fc交换主机及交换方法
CN115543908B (zh) 基于FPGA的Aurora总线数据交互系统
CN110519137A (zh) 转接装置
CN101261615B (zh) 计算机点对点直接内存通信方法及其网卡
CN108199934A (zh) 一种基于pcie结构的双网口数据聚合接收装置
CN111258936A (zh) 一种dma数据传输系统及数据传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant