CN114005934A - 一种多端平面型神经形态忆阻器及其制备方法 - Google Patents

一种多端平面型神经形态忆阻器及其制备方法 Download PDF

Info

Publication number
CN114005934A
CN114005934A CN202111270370.3A CN202111270370A CN114005934A CN 114005934 A CN114005934 A CN 114005934A CN 202111270370 A CN202111270370 A CN 202111270370A CN 114005934 A CN114005934 A CN 114005934A
Authority
CN
China
Prior art keywords
electrodes
electrode
memristor
metal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111270370.3A
Other languages
English (en)
Inventor
王天宇
孟佳琳
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202111270370.3A priority Critical patent/CN114005934A/zh
Publication of CN114005934A publication Critical patent/CN114005934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本发明公开一种多端平面型忆阻器及其制备方法。该多端平面型忆阻器包括：衬底；功能层，其为二维材料，形成在所述衬底上；多个金属电极，彼此无接触，呈发射状分布在所述功能层表面，其中一个电极作为后端电极，其余电极作为前端电极，用连续的电学脉冲时序向多个所述前端电极进行输入，对所述后端电极电导状态进行采集，实现多元的神经形态协同计算功能。

Description

一种多端平面型神经形态忆阻器及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种多端平面型神经形态忆阻器及其制备方法。
背景技术
为了实现高效智能计算，传统晶体管电路被设计以模拟人脑的神经元功能实现神经形态计算。然而，这种基于传统CMOS电路元器件实现神经形态计算的方式需要耗费大量的硬件资源以及功耗，需要开发新型神经形态硬件单元实现单个器件水平的神经形态计算功能，打破现存的硬件瓶颈问题。
类脑神经形态器件是指具有神经突触可塑性功能的电子器件，目前被广泛研究用作神经形态计算的物理硬件。然而，现存的神经形态器件多基于两端器件，仅能通过单个突触前端调节对应的单个突触后端权重，模拟基础的两端神经突触功能，难以实现真实的多元神经形态类脑计算。
另一方面，二维材料具有原子尺度厚度、平面结构、优异柔韧性等优势，在尺寸微缩的集成电路领域中扮演着重要角色。因此，研究基于二维材料的神经形态类脑器件对于未来高密度集成的半导体器件发展具有重要的实用价值。
发明内容
本发明提供一种多端平面型神经形态忆阻器件，利用多端结构与多元神经突触的相似性，借助多端的电激励输入，模拟多元的神经突触协同功能，用于构建多功能的高效神经计算体系。
该多端平面型神经形态忆阻器件包括衬底；功能层，其为二维材料，形成在所述衬底上；多个金属电极，彼此无接触，呈发射状分布在所述功能层表面，其中一个电极作为后端电极，其余电极作为前端电极，用连续的电学脉冲时序向多个所述前端电极进行输入，对所述后端电极电导状态进行采集，实现多元的神经形态协同计算功能。
本发明的多端平面型忆阻器中，优选为，所述二维材料为BN，MoS2，WS2或MoTe2。
本发明的多端平面型忆阻器中，优选为，所述金属电极为Ag，Cu，Au或Ti。
本发明的多端平面型忆阻器中，优选为，向所述多个前端电极施加正向电压，所述后端电极做接地处理，使所述前端电极部分氧化产生金属离子，并在正向电压的刺激下向后端电极移动；当可移动的金属离子到达后端电极时，会在后端电极还原为金属原子并不断向正极积累，当金属原子在前端电极和后端电极间连接时，形成多条导电通道，从而使得后端电极采集到的电导呈现非线性增强的变化，这一过程模拟生物体系中的多元神经突触的活动，由多个突触前端对同一个突触后端进行调节，使得突触权重得以非线性更迭，完成多元的神经形态计算。
本发明的多端平面型忆阻器中，优选为，所述金属电极的数目为4个～10个。
本发明还公开一种多端平面型忆阻器制备方法，包括以下步骤：在衬底上形成二维材料作为功能层；在所述功能层表面形成多个金属电极，彼此无接触，呈发射状分布，其中一个电极作为后端电极，其余电极作为前端电极，用连续的电学脉冲时序向多个所述前端电极进行输入，对所述后端电极电导状态进行采集，实现多元的神经形态协同计算功能。
本发明的多端平面型忆阻器制备方法中，优选为，所述二维材料为BN，MoS2，WS2或MoTe2。
本发明的多端平面型忆阻器制备方法中，优选为，所述金属电极为Ag，Cu，Au或Ti。
本发明的多端平面型忆阻器制备方法中，优选为，向所述多个前端电极施加正向电压，所述后端电极接地处理，使所述前端电极部分氧化产生金属离子，并在正向电压的刺激下向后端电极移动；当可移动的金属离子到达后端电极时，会在后端电极还原为金属原子并不断向正极积累，当金属原子在前端电极和后端电极间连接时，会形成多条导电通道，从而使得后端电极采集到的电导呈现非线性增强的变化；这一过程模拟生物体系中的多元神经突触的活动，由多个突触前端对同一个突触后端进行调节，使得突触权重得以非线性更迭，完成多元的神经形态计算。
本发明的多端平面型忆阻器制备方法中，优选为，所述金属电极的数目为4个～10个。
有益效果：
(1)基于二维材料构建忆阻器，将器件尺寸微缩至亚纳米级别时仍不漏电，为未来高密度集成的微缩型半导体器件提供了更多可能。
(2)设计了平面型忆阻器，打破传统忆阻器的垂直工作模式，为器件的机理研究提供便利，适合于对忆阻器的宏观电流变化提供更直观的微观解释。
(3)多端型神经形态忆阻器打破传统两端型忆阻器的结构限制，提供了多端输入的电导调制模式。多端型忆阻器可借助不同输入端的激励在电导调控时具有更高的效率，与多元的神经突触体系具有天然相似性，为高协同性的神经形态计算体系的发展奠定了基础。
附图说明
图1是多端平面型神经形态忆阻器制备方法流程图。
图2是形成功能层后的器件结构示意图。
图3是形成光刻胶后的器件结构示意图。
图4是形成多端电极后的器件结构示意图。
图5是多端平面型神经形态忆阻器工作原理示意图。
图6是多个前端电极与后端电极间形成多条导电通道的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是多端平面型神经形态忆阻器制备方法流程图。如图1所示，包括以下步骤：
步骤S1，准备1.5×1.5cm的氧化硅标记片作为制备多端平面型忆阻器件的衬底，其结构为氧化硅层101/硅片100，其中，上层氧化硅101的厚度优选为100nm～300nm。然后，利用机械剥离法在标记片衬底上形成10nm厚的BN二维材料作为功能层102，所得结构如图2所示。其中，功能层材料还可以是MoS2，WS2，MoTe2等；厚度优选为0.5nm～20nm。
步骤S2，在衬底上旋涂PMMA光刻胶(AR-P 679)共计两步，第一步预匀胶转速为400转/s-600转/s，预匀胶时长5s-15s。第二步甩胶转速为3000转/s-5000转/s，甩胶时长40s-90s。随后利用热板在120℃～190℃下烘烤2分钟～5分钟成膜200，所得结构如图3所示。紧接着利用电子束光刻在功能层102上获得特定的电极掩膜。之后，利用磁控溅射法生长50nm厚的Ag，并利用丙酮去除无用的金属部分，形成6个电极。该6个电极，彼此无接触，呈发射状分布在所述功能层表面，其中1个电极作为后端电极，其余5个电极作为前端电极，分别是前端1，前端2，前端3，前端4和前端5，所得结构如图4所示。电极的材料优选为Ag，还可以是Cu，Au，Ti等；厚度优选为50nm，范围可取30nm～100nm。本实施例中电极数目优选为6个，但是本发明不限定于此，例如可以是4个～10个。
步骤S3，如图5所示，利用连续的电学脉冲时序向忆阻器的5个前端电极进行输入，并对后端电极电导状态进行采集，实现多元的神经形态协同计算功能。
借助银离子的电化学迁移效应，向5个不同的前端电极施加正电压，对后端电极做接地处理，可以使得前端的Ag电极部分被氧化为Ag+，并且在正向电压的刺激下向后端电极移动。当可移动的Ag+到达后端电极时，会在后端电极还原为Ag原子并不断向正极积累、当Ag原子在前端电极和后端电极间连接时，会形成五条导电通道，如图6所示，从而使得后端电极采集到的电导呈现非线性增强的变化。这一过程类似于生物体系中的多元神经突触的活动，由多个突触前端对同一个突触后端进行调节，使得突触权重得以非线性更迭，完成多元的神经形态计算。多端型神经形态忆阻器打破传统两端型忆阻器的结构限制，提供了多端输入的电导调制模式。多端型忆阻器可借助不同输入端的激励在电导调控时具有更高的效率，与多元的神经突触体系具有天然相似性，为高协同性的神经形态计算体系的发展奠定了基础。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种多端平面型忆阻器，其特征在于，
包括：
衬底；
功能层，其为二维材料，形成在所述衬底上；
多个金属电极，彼此无接触，呈发射状分布在所述功能层表面，其中一个电极作为后端电极，其余电极作为前端电极，
用连续的电学脉冲时序向多个所述前端电极进行输入，对所述后端电极电导状态进行采集，实现多元的神经形态协同计算功能。
2.根据权利要求1所述的多端平面型忆阻器，其特征在于，
所述二维材料为BN，MoS2，WS2或MoTe2。
3.根据权利要求1所述的多端平面型忆阻器，其特征在于，
所述金属电极为Ag，Cu，Au或Ti。
4.根据权利要求1所述的多端平面型忆阻器，其特征在于，
向所述多个前端电极施加正向电压，所述后端电极做接地处理，使所述前端电极部分氧化产生金属离子，并在正向电压的刺激下向后端电极移动，
当可移动的金属离子到达后端电极时，会在后端电极还原为金属原子并不断向正极积累，当金属原子在前端电极和后端电极间连接时，形成多条导电通道，从而使得后端电极采集到的电导呈现非线性增强的变化，
这一过程模拟生物体系中的多元神经突触的活动，由多个突触前端对同一个突触后端进行调节，使得突触权重得以非线性更迭，完成多元的神经形态计算。
5.根据权利要求1所述的多端平面型忆阻器，其特征在于，
所述金属电极的数目为4个～10个。
6.一种多端平面型忆阻器制备方法，其特征在于，
包括以下步骤：
在衬底上形成二维材料作为功能层；
在所述功能层表面形成多个金属电极，彼此无接触，呈发射状分布，其中一个电极作为后端电极，其余电极作为前端电极，
用连续的电学脉冲时序向多个所述前端电极进行输入，对所述后端电极电导状态进行采集，实现多元的神经形态协同计算功能。
7.根据权利要求6所述的多端平面型忆阻器制备方法，其特征在于，
所述二维材料为BN，MoS2，WS2或MoTe2。
8.根据权利要求6所述的多端平面型忆阻器制备方法，其特征在于，
所述金属电极为Ag，Cu，Au或Ti。
9.根据权利要求6所述的多端平面型忆阻器制备方法，其特征在于，
向所述多个前端电极施加正向电压，所述后端电极接地处理，使所述前端电极部分氧化产生金属离子，并在正向电压的刺激下向后端电极移动，
当可移动的金属离子到达后端电极时，会在后端电极还原为金属原子并不断向正极积累，当金属原子在前端电极和后端电极间连接时，会形成多条导电通道，从而使得后端电极采集到的电导呈现非线性增强的变化，
这一过程模拟生物体系中的多元神经突触的活动，由多个突触前端对同一个突触后端进行调节，使得突触权重得以非线性更迭，完成多元的神经形态计算。
10.根据权利要求6所述的多端平面型忆阻器制备方法，其特征在于，
所述金属电极的数目为4个～10个。
CN202111270370.3A 2021-10-29 2021-10-29 一种多端平面型神经形态忆阻器及其制备方法 Pending CN114005934A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111270370.3A CN114005934A (zh) 2021-10-29 2021-10-29 一种多端平面型神经形态忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111270370.3A CN114005934A (zh) 2021-10-29 2021-10-29 一种多端平面型神经形态忆阻器及其制备方法

Publications (1)

Publication Number Publication Date
CN114005934A true CN114005934A (zh) 2022-02-01

Family

ID=79925507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111270370.3A Pending CN114005934A (zh) 2021-10-29 2021-10-29 一种多端平面型神经形态忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN114005934A (zh)

Similar Documents

Publication Publication Date Title
Jang et al. Polymer analog memristive synapse with atomic-scale conductive filament for flexible neuromorphic computing system
Seo et al. Artificial optic-neural synapse for colored and color-mixed pattern recognition
Meng et al. Flexible boron nitride-based memristor for in situ digital and analogue neuromorphic computing applications
Mikhaylov et al. One-board design and simulation of double-layer perceptron based on metal-oxide memristive nanostructures
Shen et al. Analog neuromorphic module based on carbon nanotube synapses
CN110739393B (zh) 一种仿生突触器件及其制作方法及其应用
JP6921961B2 (ja) メモリスティブ・デバイスおよびその形成方法
Kumar et al. Flexible Solution‐Processable Black‐Phosphorus‐Based Optoelectronic Memristive Synapses for Neuromorphic Computing and Artificial Visual Perception Applications
Wang et al. Room-temperature developed flexible biomemristor with ultralow switching voltage for array learning
CN106098932A (zh) 一种线性缓变忆阻器及其制备方法
CN109460819B (zh) 一种用于模拟生物体光突触的方法及器件
Ye et al. Self-powered perception system based on triboelectric nanogenerator and artificial neuron for fast-speed multilevel feature recognition
CN106462799A (zh) 基于莫脱绝缘体的单部件人工神经元、人工神经元网络以及相应的制造方法
Ye et al. Overview of memristor-based neural network design and applications
CN113497063A (zh) 一种基于二维铁电半导体的异源突触电子器件及其制备方法
He et al. CMOS back-end compatible memristors for in situ digital and neuromorphic computing applications
Zhou et al. The characteristics of binary spike-time-dependent plasticity in HfO 2-based RRAM and applications for pattern recognition
Oh et al. Preventing Vanishing Gradient Problem of Hardware Neuromorphic System by Implementing Imidazole‐Based Memristive ReLU Activation Neuron
Tian et al. Coplanar-gate synaptic transistor array with organic electrolyte using lithographic process
Fang et al. In-materio reservoir computing based on nanowire networks: fundamental, progress, and perspective
Chen et al. Direct laser writing of graphene oxide for ultra-low power consumption memristors in reservoir computing for digital recognition
CN112349788B (zh) 一种二维/零维混合结构的人工异质突触器件及制备方法
Guo et al. Broadband optoelectronic synapse enables compact monolithic neuromorphic machine vision for information processing
CN114005934A (zh) 一种多端平面型神经形态忆阻器及其制备方法
CN109585650B (zh) 一种类胶质细胞神经形态器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination