CN114002519A - 电子装置和监测驱动器的输出信号的方法 - Google Patents

电子装置和监测驱动器的输出信号的方法 Download PDF

Info

Publication number
CN114002519A
CN114002519A CN202010965598.3A CN202010965598A CN114002519A CN 114002519 A CN114002519 A CN 114002519A CN 202010965598 A CN202010965598 A CN 202010965598A CN 114002519 A CN114002519 A CN 114002519A
Authority
CN
China
Prior art keywords
voltage
output
electronic device
output signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010965598.3A
Other languages
English (en)
Inventor
南炫锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114002519A publication Critical patent/CN114002519A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56—Testing of electric apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了电子装置和监测驱动器的输出信号的方法。所述电子装置包括：驱动器，与引脚连接，接收输入信号，并且响应于输入信号将输出信号输出到引脚；核心电路，将输入信号传送到驱动器；以及监测电路，接收输入信号和输出信号，并且基于输入信号和输出信号检测输出信号的停滞电压状态。监测电路包括：第一检测电路，当输入信号和输出信号在逻辑上不正确时检测停滞电压状态；第二检测电路，当输入信号和输出信号在逻辑上正确时且当输出信号处于低电平时检测停滞电压状态；以及第三检测电路，当输入信号和输出信号在逻辑上正确时且当输出信号处于高电平时检测停滞电压状态。

Description

电子装置和监测驱动器的输出信号的方法
本申请要求于2020年7月27日在韩国知识产权局提交的第10-2020-0093284号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
在这里描述的发明构思的实施例涉及一种电子装置，更具体地，涉及一种检测输出驱动器的停滞电压状态的电子装置，并且涉及一种监测停滞电压状态的方法。
背景技术
诸如半导体芯片(或封装件)的电子装置被配置为与外部装置通信。电子装置可以包括信号线，以从外部装置接收信号并将信号发送到外部装置。这些信号线中的一条或多条的电压电平会由于制造电子装置时的错误或由于电子装置的渐进的缺陷而停滞(stuck)或冻结。在这里，“停滞电压状态(stuck voltage state)”表示给定信号线的电压电平因与电源电压VDD或地电压VSS耦合而被不适当地固定的情况。
发明内容
根据一个示例性实施例，电子装置包括：驱动器，与引脚连接，接收输入信号，并且响应于输入信号将输出信号输出到引脚；核心电路，将输入信号传送到驱动器；以及监测电路，接收输入信号和输出信号，并且基于输入信号和输出信号检测输出信号的停滞电压状态。监测电路包括：第一检测电路，当输入信号和输出信号在逻辑上不正确时检测停滞电压状态；第二检测电路，当输入信号和输出信号在逻辑上正确时且当输出信号处于低电平时检测停滞电压状态；以及第三检测电路，当输入信号和输出信号在逻辑上正确时且当输出信号处于高电平时检测停滞电压状态。
根据一个示例性实施例，电子装置包括：电源管理集成电路，从自外部接收的第一电压生成第二电压，并且输出第二电压；以及处理器，从电源管理集成电路接收第二电压，并且通过通用输入/输出访问电源管理集成电路。电源管理集成电路包括：驱动器，与通用输入/输出相关联，并且响应于输入信号而输出输出信号；以及监测电路，接收输入信号和输出信号，并且基于输入信号和输出信号检测输出信号的停滞电压状态。
根据一个示例性实施例，一种监测驱动器的输出信号的方法包括：将驱动器的输入信号和输出信号进行比较，并且响应于输入信号和输出信号在逻辑上不正确而检测到停滞电压状态；以及当输入信号和输出信号在逻辑上正确时调节输出节点的电压，并且响应于输出节点的电压不变化而检测到停滞电压状态。
附图说明
通过下面参照附图的详细描述，发明构思的以上和其他目的和特征将变得清楚。
图1示出了根据发明构思的实施例的包括电子装置的系统的示例。
图2是在描述根据发明构思的实施例的电子装置的操作方法的示例时用于参考的流程图。
图3是在描述执行逻辑检查的示例时用于参考的流程图。
图4示出了根据发明构思的实施例的包括用于执行逻辑检查的组件的系统。
图5是在描述执行输出信号的变化检查的示例时用于参考的流程图。
图6是在描述执行输出信号的逻辑低检查的示例时用于参考的流程图。
图7示出了根据发明构思的实施例的包括用于执行输出信号的逻辑低检查的组件的系统。
图8示出了参考电压生成器的示例。
图9是示出图7的监测电路的信号的示例的时序图。
图10示出了第一参考电压的范围的示例。
图11是在描述执行输出信号的逻辑高检查的示例时用于参考的流程图。
图12示出了根据发明构思的实施例的包括用于执行输出信号的逻辑高检查的组件的系统。
图13是示出图12的监测电路的信号的示例的时序图。
图14示出了第二参考电压的范围的示例。
图15示出了根据发明构思的实施例的包括用于执行逻辑检查以及输出信号的逻辑低检查和逻辑高检查的组件的系统。
图16示出了参考电压生成器的示例。
图17示出了多个比较器用于输出信号的变化检查的示例。
图18示出了根据发明构思的实施例的包括用于执行逻辑检查的组件的系统。
图19示出了根据发明构思的实施例的包括用于执行输出信号的逻辑低检查的组件的系统。
图20是示出图19的监测电路的信号的示例的时序图。
图21示出了根据发明构思的实施例的包括用于执行输出信号的逻辑高检查的组件的系统。
图22是示出图21的监测电路的信号的示例的时序图。
图23示出了根据发明构思的实施例的包括用于执行逻辑检查以及输出信号的逻辑低检查和逻辑高检查的组件的系统。
图24示出了根据发明构思的实施例的包括执行DC到DC转换的电子装置的电子设备。
具体实施方式
图1示出了根据发明构思的实施例的包括电子装置110和120的系统100的示例。参照图1，第一电子装置110和第二电子装置120可以交换信号。
第一电子装置110可以包括核心电路111、驱动器112、监测电路113、第一引脚114、接收器115和第二引脚116。核心电路111可以执行根据设计所预期的操作，并且可以与第二电子装置120交换信号。
驱动器112可以从核心电路111接收输入信号IN。驱动器112可以从输入信号IN生成输出信号OUT。驱动器112可以通过第一引脚114将输出信号OUT发送到第二电子装置120。
监测电路113可以接收输入信号IN和输出信号OUT。监测电路113可以基于输入信号IN和输出信号OUT检测输出信号OUT的停滞电压状态。停滞电压状态可以表示输出信号OUT由于输出信号OUT的输出节点与电源节点的连接而被固定到电源电压VDD或由于输出信号OUT的输出节点与地节点的连接而被固定到地电压VSS。当检测到停滞电压状态时，监测电路113可以激活检查信号CHK。响应于检查信号CHK的激活，核心电路111可以确定是否检测到停滞电压状态。
接收器115可以通过第二引脚116从第二电子装置120接收发送信号TS。接收器115可以将接收到的发送信号TS提供到核心电路111。
第二电子装置120可以包括核心电路121、驱动器122、监测电路123、第一引脚124、接收器125和第二引脚126。第二电子装置120的组件的操作可以与第一电子装置110的组件的操作相同。因此，附加描述将被省略以避免冗余。
常规电子装置的引脚测试通过使用专用测试设备(例如，自动测试设备(ATE))来执行，或者通过使用内建自测试(built-in self-test，BIST)逻辑来执行。使用ATE或BIST逻辑的测试的限制在于引脚测试在系统被激活之前或仅在初始化操作中被执行。
根据发明构思的实施例的监测电路113可以在第一电子装置110或第二电子装置120操作的同时在暂停第一电子装置110或第二电子装置120的操作的状态下执行引脚测试。在引脚测试被完成之后，第一电子装置110和第二电子装置120的操作可以被恢复。
在引脚测试被执行的同时，引脚的逻辑电平(例如，逻辑低或逻辑高)被保持而无需修改。因此，第一电子装置110和第二电子装置120的引脚可以被测试，而不影响第一电子装置110和第二电子装置120的操作。
例如，第一电子装置110和第二电子装置120中的一个可以是电源管理集成电路(PMIC)，第一电子装置110和第二电子装置120中的另一个可以是应用处理器(AP)。驱动器112和122以及接收器115和125可以是通用输入/输出(GPIO)。
包括第一电子装置110和第二电子装置120的系统100可以是车载信息娱乐系统。监测电路113和123可以符合汽车安全完整性等级(automotive safety integrity level，ASIL)或ISO26262。
虽然第一引脚114和124以及第二引脚116和126的术语可以被使用，但第一电子装置110和第二电子装置120中的每个与外部交换信号所通过的组件可以通过诸如引脚、垫(pad，或称为“焊盘”或“焊垫”)和焊球的各种组件中的一者来修改或应用。
此外，虽然在图1中将示例示出为第一电子装置110或第二电子装置120的驱动器112或122及接收器115或125与不同的引脚连接，但第一电子装置110或第二电子装置120的驱动器112或122及接收器115或125可以共享一个引脚。
图2示出了根据发明构思的实施例的第一电子装置110或第二电子装置120的操作方法的示例，例如，监测驱动器的输出信号的方法。参照图1和图2，在操作S110中，第一电子装置110或第二电子装置120可以执行逻辑检查。逻辑检查可以检查输入信号IN的逻辑电平和输出信号OUT的逻辑电平在逻辑上是否正确。当输入信号IN的逻辑电平和输出信号OUT的逻辑电平在逻辑上正确时，操作S130被执行。
在操作S130中，第一电子装置110或第二电子装置120可以执行输出信号OUT的变化检查。输出信号OUT的变化检查可以在按照测试过程使输出信号OUT的电平变化的情况下检测输出信号OUT的电平实际上是否变化。当输出信号OUT变化时，在操作S150中，第一电子装置110或第二电子装置120可以确定未发生停滞电压状态，并且可以完成以上监测处理。
当在操作S120中确定输入信号IN的逻辑电平和输出信号OUT的逻辑电平在逻辑上不正确时或当在操作S140中确定输出信号OUT不变化时，操作S160被执行。在操作S160中，第一电子装置110或第二电子装置120可以确定发生停滞电压状态，并且可以执行计划在发生停滞电压状态时执行的操作。
例如，响应于停滞电压状态的发生，第一电子装置110或第二电子装置120可以执行断电。可选地，响应于停滞电压状态的发生，第一电子装置110或第二电子装置120可以通知外部装置发生了停滞电压状态，或者可以进入睡眠模式。为了支持停滞电压状态的重新检查，在断电状态下或在进入睡眠模式的状态下，第一电子装置110或第二电子装置120可以在外部装置的控制下上电或被唤醒，并且可以再次执行监测处理。
例如，图2的监测方法可以在第一电子装置110或第二电子装置120的初始化或启动时被执行。第一电子装置110或第二电子装置120可以将输入信号IN设置为逻辑低和/或逻辑高，并且可以执行逻辑检查和输出信号OUT的变化检查。
图2的监测方法可以在第一电子装置110或第二电子装置120的运行时被执行。第一电子装置110或第二电子装置120可以将输入信号IN设置为逻辑低和/或逻辑高，并且可以执行逻辑检查和输出信号OUT的变化检查。可选地，第一电子装置110或第二电子装置120可以对当前的输入信号IN执行逻辑检查和输出信号OUT的变化检查。
例如，第一电子装置110或第二电子装置120可以具有正常模式和测试模式。在正常模式下，第一电子装置110或第二电子装置120可以根据设计目的执行正常操作。在测试模式下，第一电子装置110或第二电子装置120可以通过使用监测电路113或123来监测第一引脚114或124的停滞电压状态。
图3示出了执行逻辑检查的示例。参照图1和图3，在操作S210中，监测电路113或123可以接收输入信号IN和输出信号OUT。在操作S220中，监测电路113或123可以确定输入信号IN的逻辑电平和输出信号OUT的逻辑电平是否不同。
响应于输入信号IN的逻辑电平和输出信号OUT的逻辑电平不同，在操作S230中，监测电路113或123可以完成逻辑检查。响应于输入信号IN的逻辑电平和输出信号OUT的逻辑电平相同，在操作S240中，监测电路113或123可以激活检查信号CHK以报告停滞电压状态。
例如，驱动器112和122可以以反转驱动方案操作。例如，驱动器112和122中的每个可以反转输入信号IN的逻辑电平，以输出输出信号OUT。当驱动器112和122以非反转方案操作时(例如，当驱动器112和122中的每个将输入信号IN的逻辑电平输出为输出信号OUT的逻辑电平时)，操作S220中的条件可以被修改为确定输入信号IN的逻辑电平和输出信号OUT的逻辑电平是否相同。
图4示出了包括用于执行逻辑检查的组件的系统200。参照图1和图4，系统200可以包括第一电子装置210和第二电子装置220。第一电子装置210的第一引脚214可以与第二电子装置220的第二引脚226连接。第一电子装置210和第二电子装置220可以分别与图1的第一电子装置110和第二电子装置120对应。
驱动器212可以包括第一驱动晶体管DT1。输入信号IN可以施加到第一驱动晶体管DT1的栅极。响应于输入信号IN，第一驱动晶体管DT1可以将从其输出输出信号OUT的输出节点与施加有地电压VSS的地节点连接。
输出信号OUT的输出节点可以通过第一电阻器R1与供应有电源电压VDD的电源节点连接。将电源电压VDD供应到输出节点的第一电阻器R1可以设置在第一电子装置210内的第一位置201、第一电子装置210与第二电子装置220之间的第二位置202和第二电子装置220内的第三位置203中的一个处。示例被示出为第一电阻器R1设置在第一位置201处。
当输入信号IN被设置为逻辑低(例如，地电压VSS)时，第一驱动晶体管DT1可以截止。因此，输出信号OUT可以被设置为电源电压VDD(即，逻辑高)。当输入信号IN被设置为逻辑高(例如，电源电压VDD)时，第一驱动晶体管DT1可以导通。因此，输出信号OUT可以被设置为地电压VSS(即，逻辑低)。驱动器212可以以开漏方案(open drain schema)操作。开漏方案的驱动器212可以在第一电子装置210的电源电压VDD和第二电子装置220的电源电压VDD不同时被使用。
监测电路213可以包括控制器230和第一检测器240。第一检测器240可以对输入信号IN和输出信号OUT执行异或(XOR)运算。当输入信号IN和输出信号OUT相同时，第一检测器240可以将第一检查信号CHK1激活为低电平。控制器230可以响应于第一检查信号CHK1的激活而激活检查信号CHK。
例如，第一检测器240可以被称为“第一检测电路”，其检查输入信号IN和输出信号OUT的逻辑正确性以输出第一检查信号CHK1。例如，控制器230可以在测试模式下激活第一检测器240，并且可以在正常模式下将第一检测器240去激活。
图5示出了执行输出信号OUT的变化检查的示例。参照图1和图5，在操作S310中，监测电路113或123可以执行输出信号OUT的逻辑低检查。然后，监测电路113或123可以使输出信号OUT的电平变化(例如，升高)。
当在操作S320中确定输出信号OUT变化时，操作S330可以被执行。在操作S330中，监测电路113或123可以执行输出信号OUT的逻辑高检查。监测电路113或123可以将输入信号IN设置为使得输出信号OUT转换为逻辑高(例如，可以将输入信号IN设置为逻辑低)。然后，监测电路113或123可以使输出信号OUT的电平变化(例如，降低)。
当在操作S340中确定输出信号OUT变化时，操作S350可以被执行。在操作S350中，监测电路113或123可以完成输出信号OUT的变化检查。
当在操作S320中确定输出信号OUT不变化时或当在操作S340中确定输出信号OUT不变化时，在操作S360中，监测电路113或123可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。
图6示出了执行输出信号OUT的逻辑低检查的示例。参照图1和图6，在操作S410中，监测电路113或123可以将输入信号IN设置为使得输出信号OUT转换为逻辑低(例如，可以将输入信号IN设置为逻辑高)。
在操作S420中，监测电路113或123可以使输出信号OUT斜升。例如，监测电路113或123可以在输出信号OUT的逻辑电平不改变的范围内使输出信号OUT斜升。
在操作S430中，监测电路113或123可以确定输出信号OUT是否变化。响应于输出信号OUT变化，在操作S440中，监测电路113或123可以完成输出信号OUT的逻辑低检查。
响应于输出信号OUT不变化，在操作S450中，监测电路113或123可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。例如，监测电路113或123可以响应于输出信号OUT在给定时间期间(例如，在检查时间期间)不变化而激活检查信号CHK。
图7示出了包括用于执行输出信号OUT的逻辑低检查的组件的系统300。参照图1和图7，系统300可以包括第一电子装置310和第二电子装置320。第一电子装置310的第一引脚314可以与第二电子装置320的第二引脚326连接。第一电子装置310和第二电子装置320可以分别与图1的第一电子装置110和第二电子装置120对应。
第一电阻器R1可以设置在第一电子装置310内的第一位置301、第一电子装置310与第二电子装置320之间的第二位置302和第二电子装置320内的第三位置303中的一个处。示例被示出为第一电阻器R1设置在第一位置301处。
驱动器312可以包括第一驱动晶体管DT1。第二信号S2可以施加到第一驱动晶体管DT1的栅极。响应于第二信号S2，第一驱动晶体管DT1可以选择性地将从其输出输出信号OUT的输出节点与施加有地电压VSS的地节点连接。
监测电路313可以包括控制器330、第二检测器340、参考电压生成器350和比较器360。第二检测器340、参考电压生成器350和比较器360可以被称为“第二检测电路”，其执行输出信号OUT的逻辑低检查以输出第二检查信号CHK2。
第二检测器340可以包括第一门G1、第二门G2、第三门G3、第四门G4、第一晶体管T1、第二晶体管T2、第一反相器IV1、第二反相器IV2、第一延迟单元D1、第二延迟单元D2和第三延迟单元D3。
第一延迟单元D1可以接收第一测试信号Tm1。第一延迟单元D1可以延迟并输出第一测试信号Tm1。第二延迟单元D2可以延迟第一延迟单元D1的输出，并且将延迟的输出输出到第一反相器IV1。第一反相器IV1可以将第二延迟单元D2的输出反相并输出。第一门G1可以对第二检查信号CHK2和输入信号IN执行与(AND)运算。
第三延迟单元D3可以将第一门G1的输出延迟并输出。第二反相器IV2可以将第三延迟单元D3的输出反相并输出。第二门G2可以对输入信号IN和第一反相器IV1的输出执行与运算。第三门G3可以对第一门G1的输出和第二门G2的输出执行或(OR)运算。第三门G3的输出可以作为第二信号S2提供到第一驱动晶体管DT1的栅极。
第四门G4可以对第一延迟单元D1的输出和第二反相器IV2的输出执行与运算。第四门G4的输出可以作为第一信号S1提供到第一晶体管T1的栅极。第一晶体管T1和第二晶体管T2可以串联连接在输出信号OUT的输出节点与地电压VSS的地节点之间。来自控制器330的栅极电压Vt可以提供到第二晶体管T2的栅极。
参考电压生成器350可以生成第一参考电压Vref1。比较器360可以将第一参考电压Vref1和输出信号OUT进行比较。当输出信号OUT的电压大于第一参考电压Vref1时，比较器360可以将第二检查信号CHK2激活为高电平。例如，参考电压生成器350或比较器360可以在测试模式下被激活，并且可以在正常模式下被去激活。
在测试模式下，控制器330可以将栅极电压Vt施加到第二晶体管T2，并且可以激活第一测试信号Tm1。当第二检查信号CHK2在测试时间期间转换为高电平时，控制器330可以确定未检测到停滞电压状态。当第二检查信号CHK2在测试时间期间未转换为高电平时，控制器330可以确定检测到停滞电压状态。响应于第二检查信号CHK2在测试时间期间未被激活，控制器330可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。
图8示出了参考电压生成器350的示例。参照图1、图7和图8，参考电压生成器350可以包括串联连接在电源电压VDD的电源节点与地电压VSS的地节点之间的第一参考电阻器Rref1和第一参考电流源Iref1。第一参考电阻器Rref1与第一参考电流源Iref1之间的节点的电压可以用作第一参考电压Vref1。
当第一电阻器R1如图7中所示设置在第一电子装置310内的第一位置301处时，参考电压生成器350可以具有图8中示出的配置。第一电阻器R1和第一参考电阻器Rref1可以通过同一工艺制造。第一参考电阻器Rref1的过程变量可以抵消施加到第一电阻器R1的过程变量。因此，第一参考电压Vref1可以不受过程变量影响。
例如，当第一电阻器R1设置在第一电子装置310外部的第二位置302处时，带隙参考电压生成器可以用作参考电压生成器350。第一参考电压Vref1可以是带隙参考电压或从带隙参考电压生成(例如，从带隙参考电压递增或递减)的电压。
例如，在正常模式下将参考电压生成器350去激活以降低功耗的开关可以被添加。开关可以设置在电源节点与第一参考电阻器Rref1之间、第一参考电阻器Rref1与第一参考电流源Iref1之间或第一参考电流源Iref1与地节点之间。开关可以通过第一测试信号Tm1来控制。
图9是示出图7的监测电路313的信号的时序图。参照图1、图7和图9，在第一阶段P1，控制器330可以进入作为测试模式的第一模式M1。控制器330可以将第一测试信号Tm1激活为高电平。为了输出信号OUT的逻辑低检查，输入信号IN可以被设置为高电平。控制器330可以在第一模式M1的早期阶段将栅极电压Vt控制为导通电平。该导通电平可以是足以导通第二晶体管T2的电平。
在第一模式M1的早期阶段，输入信号IN可以处于高电平，第二检查信号CHK2可以处于低电平。因此，第一门G1的输出可以处于低电平，第二反相器IV2的输出可以处于高电平。随着第一测试信号Tm1转换为高电平，第一延迟单元D1的输出可以在第一延迟单元D1的延迟之后被设置为高电平。因此，在第二阶段P2中，随着第四门G4的所有输入被设置为高电平，第一信号S1可以被设置为高电平。
第一晶体管T1被第一信号S1导通，第二晶体管T2被栅极电压Vt导通。因此，输出信号OUT的输出节点可以通过第一晶体管T1和第二晶体管T2与地节点连接，输出信号OUT保持地电平。
在第一延迟单元D1的输出转换为高电平且第二延迟单元D2的延迟过去之后，第二延迟单元D2的输出可以转换为高电平。第一反相器IV1的输出被设置为低电平，第二门G2的输出被设置为低电平。因为第一门G1的输出和第二门G2的输出被设置为低电平，所以在第三阶段P3中，作为第三门G3的输出的第二信号S2被设置为低电平。因此，第一驱动晶体管DT1截止。
从第一阶段P1到第三阶段P3，控制器330可以在第一驱动晶体管DT1的截止之前执行第一晶体管T1和第二晶体管T2的导通，因此防止了输出信号OUT的逻辑电平改变。出于检查输出信号OUT的目的，控制器330可以使第一驱动晶体管DT1截止，并且可以将第一晶体管T1和第二晶体管T2与输出节点连接。
在第一驱动晶体管DT1截止之后，控制器330可以逐渐降低栅极电压Vt的电平。随着栅极电压Vt减小，在第四阶段P4中，第一电流I1的量可以减小。随着第一电流I1的量减小，输出信号OUT的电平可以由于施加到与第一电阻器R1连接的电源节点的电源电压VDD而升高。
当输出信号OUT的电压达到第一参考电压Vref1时，在第五阶段P5中，比较器360可以将第二检查信号CHK2激活为高电平。随着第二检查信号CHK2转换为高电平，第一门G1的输出可以被设置为高电平，作为第三门G3的输出的第二信号S2转换为高电平。因此，第一驱动晶体管DT1导通，输出信号OUT的电平降低到地电压VSS。
当第二检查信号CHK2转换为高电平时，控制器330可以将第一测试信号Tm1设置为低电平。在第一测试信号Tm1被设置为低电平且第一延迟单元D1的延迟过去之后，在第六阶段P6中，作为第四门G4的输出的第一信号S1转换为低电平。可选地，在第一门G1的输出转换为高电平且第三延迟单元D3的延迟过去后，在第六阶段P6中，作为第四门G4的输出的第一信号S1转换为低电平。因此，第一晶体管T1截止。
在输出信号OUT停滞到地节点的情况下，即使第一电流I1的量在第四阶段P4和第五阶段P5中减小，输出信号OUT的电平也不会升高，而是可以保持在地电压VSS。当第二检查信号CHK2在第一检查时间tCHK1期间未转换为高电平时，控制器330可以激活检查信号CHK以报告停滞电压状态。
在第一检查时间tCHK1过去之后，在第七阶段P7中，控制器330可以完成输出信号OUT的逻辑低检查。例如，响应于第二检查信号CHK2被设置为高电平，控制器330可以提早完成第六阶段P6的逻辑低检查。
控制器330还可以执行任何其他检查，或者可以进入作为正常模式的第二模式M2。在作为正常模式的第二模式M2下，输入信号IN可以在高电平与低电平之间切换。因为第一测试信号Tm1处于低电平，所以第一反相器IV1的输出可以处于高电平。当输入信号IN处于高电平时，第二门G2的输出可以处于高电平；当输入信号IN处于低电平时，第二门G2的输出可以处于低电平。
同样地，当第二门G2的输出处于高电平时，第二信号S2可以处于高电平；当第二门G2的输出处于低电平时，第二信号S2可以处于低电平。在第二模式M2下，第二信号S2可以跟随输入信号IN。因此，第一驱动晶体管DT1可以响应于输入信号IN而操作。
图10示出了第一参考电压Vref1的范围RVref1的示例。在图10中，横轴代表时间“T”，纵轴代表电压“V”。参照图1、图7和图10，低电压VL可以是第一电子装置110或第二电子装置120的接收器115或125识别为低电平的最高电平。当发送信号TS的电压等于或小于低电压VL时，接收器115或125可以确定发送信号TS处于低电平。
高电压VH可以是接收器115或125识别为高电平的最低电平。当发送信号TS的电压等于或大于高电压VH时，接收器115或125可以确定发送信号TS处于高电平。
第一参考电压Vref1可以被限定在从地电压VSS至低电压VL的范围内。因此，即使第一电子装置110或第二电子装置120中的一个的监测电路113或123在使输出信号OUT变化的同时执行检查，另一电子装置120或110的接收器125或115也不感测发送信号TS的变化。也就是说，根据发明构思的实施例，输出信号OUT的监测不影响第一电子装置110与第二电子装置120之间的通信。
图11示出了执行输出信号OUT的逻辑高检查的示例。参照图1和图11，在操作S510中，监测电路113或123可以将输入信号IN设置为使得输出信号OUT转换为逻辑高(例如，可以将输入信号IN设置为逻辑低)。
在操作S520中，监测电路113或123可以使输出信号OUT斜降。例如，监测电路113或123可以在输出信号OUT的逻辑电平不改变的范围内使输出信号OUT斜降。
在操作S530中，监测电路113或123可以确定输出信号OUT是否变化。响应于输出信号OUT变化，在操作S540中，监测电路113或123可以完成输出信号OUT的逻辑高检查。
响应于输出信号OUT不变化，在操作S550中，监测电路113或123可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。例如，监测电路113或123可以响应于输出信号OUT在给定时间期间(例如，在检查时间期间)不变化而激活检查信号CHK。
图12示出了包括用于执行输出信号OUT的逻辑高检查的组件的系统400。参照图1和图12，系统400可以包括第一电子装置410和第二电子装置420。第一电子装置410的第一引脚414可以与第二电子装置420的第二引脚426连接。第一电子装置410和第二电子装置420可以分别与图1的第一电子装置110和第二电子装置120对应。
第一电阻器R1可以设置在第一电子装置410内的第一位置401、第一电子装置410与第二电子装置420之间的第二位置402和第二电子装置420内的第三位置403中的一个处。示例被示出为第一电阻器R1设置在第一位置401处。
驱动器412可以包括第一驱动晶体管DT1。输入信号IN可以施加到第一驱动晶体管DT1的栅极。响应于输入信号IN，第一驱动晶体管DT1可以选择性地将从其输出输出信号OUT的输出节点与施加有地电压VSS的地节点连接。
监测电路413可以包括控制器430、第三检测器440、参考电压生成器450和比较器460。第三检测器440、参考电压生成器450和比较器460可以被称为“第三检测电路”，其执行输出信号OUT的逻辑高检查以输出第三检查信号CHK3。
第三检测器440可以包括串联连接在输出信号OUT的输出节点与地电压VSS的地节点之间的第一电流源ID1和第三晶体管T3。来自控制器430的第二测试信号Tm2可以施加到第三晶体管T3的栅极。第一电流源ID1可以是在控制器430的控制下使电流量变化的可变电流源。
参考电压生成器450可以生成第二参考电压Vref2。参考电压生成器450可以被实现为具有参照图8描述的配置。例如，参考电压生成器450可以通过使用第二参考电阻器Rref2和第二参考电流源Iref2而不是第一参考电阻器Rref1和第一参考电流源Iref1来生成第二参考电压Vref2。
比较器460可以将第二参考电压Vref2和输出信号OUT进行比较。当输出信号OUT的电压小于第二参考电压Vref2时，比较器460可以将第三检查信号CHK3激活为高电平。例如，参考电压生成器450或比较器460可以在测试模式下被激活，并且可以在正常模式下被去激活。
控制器430可以在测试模式下激活第二测试信号Tm2。当第三检查信号CHK3在测试时间期间转换为高电平时，控制器430可以确定未检测到停滞电压状态。当第三检查信号CHK3在测试时间期间未转换为高电平时，控制器430可以确定检测到停滞电压状态。响应于第三检查信号CHK3在测试时间期间未被激活，控制器430可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。
图13是示出图12的监测电路413的信号的时序图。参照图1、图12和图13，在第一阶段P1，控制器430可以进入作为测试模式的第三模式M3。控制器430可以将第二测试信号Tm2激活为高电平。为了输出信号OUT的逻辑高检查，输入信号IN可以被设置为低电平。
随着第二测试信号Tm2转换为高电平，第三晶体管T3可以导通。控制器430可以逐渐增大第一电流源ID1的电流量。随着第一电流源ID1的电流量逐渐增大，第二电流I2的量可以逐渐增大。随着第二电流I2的量逐渐增大，输出信号OUT的电平可以逐渐降低。
当输出信号OUT的电压达到第二参考电压Vref2时，在第二阶段P2中，比较器460可以将第一电流源ID1去激活，并且可以将第三检查信号CHK3激活为高电平。当第三检查信号CHK3转换为高电平时，控制器430可以将第二测试信号Tm2去激活为低电平。因此，输出信号OUT的电平可以升高到电源电压VDD。
在输出信号OUT停滞到电源节点的情况下，即使第二电流I2的量在第一阶段P1和第二阶段P2中增大，输出信号OUT的电平也不会减小，并且可以保持在电源电压VDD。当第三检查信号CHK3在第二检查时间tCHK2期间未转换为高电平时，控制器430可以激活检查信号CHK以报告停滞电压状态。
在第二检查时间tCHK2过去之后，在第三阶段P3中，控制器430可以完成输出信号OUT的逻辑高检查。例如，响应于第三检查信号CHK3被设置为高电平，控制器430可以提早完成第二阶段P2的逻辑高检查。
控制器430还可以执行任何其他检查，或者可以进入作为正常模式的第二模式M2。在作为正常模式的第二模式M2下，输入信号IN可以在高电平与低电平之间切换。在第二模式M2下，第一驱动晶体管DT1可以响应于输入信号IN而驱动输出信号OUT。
图14示出了第二参考电压Vref2的范围RVref2的示例。在图14中，横轴代表时间“T”，纵轴代表电压“V”。参照图1、图12和图14，第二参考电压Vref2可以被限定在从电源电压VDD至高电压VH的范围内。因此，即使一个电子装置110或120的监测电路113或123在使输出信号OUT变化的同时执行检查，另一个电子装置120或110的接收器125或115也不感测发送信号TS的变化。也就是说，根据发明构思的实施例，输出信号OUT的监测不影响第一电子装置110与第二电子装置120之间的通信。
图15示出了包括用于执行逻辑检查以及输出信号OUT的逻辑低检查和逻辑高检查的组件的系统500。参照图1和图15，系统500可以包括第一电子装置510和第二电子装置520。第一电子装置510的第一引脚514可以与第二电子装置520的第二引脚526连接。第一电子装置510和第二电子装置520可以分别与图1的第一电子装置110和第二电子装置120对应。
第一电阻器R1可以设置在第一电子装置510内的第一位置501、第一电子装置510与第二电子装置520之间的第二位置502和第二电子装置520内的第三位置503中的一个处。示例被示出为第一电阻器R1设置在第一位置501处。
驱动器512可以包括第一驱动晶体管DT1。来自监测电路513的第二信号S2可以施加到第一驱动晶体管DT1的栅极。响应于第二信号S2，第一驱动晶体管DT1可以选择性地将从其输出输出信号OUT的输出节点与施加有地电压VSS的地节点连接。
监测电路513可以包括执行逻辑检查的第一检测器240、执行输出信号OUT的逻辑低检查的第二检测器340和执行输出信号OUT的逻辑高检查的第三检测器440。
第一检测器240可以对输入信号IN和输出信号OUT执行异或运算。第一检测器240可以将第一检查信号CHK1提供到控制器530。当第一检查信号CHK1处于低电平时，控制器530可以确定输入信号IN和输出信号OUT在逻辑上不正确。
第二检测器340可以接收输入信号IN和第一测试信号Tm1，可以输出第二信号S2，并且可以与输出信号OUT的输出节点连接。第二检测器340的配置和操作与参照图6至图10描述的配置和操作相同。第三检测器440可以接收第二测试信号Tm2，并且可以与输出信号OUT的输出节点连接。第三检测器440的配置和操作与参照图11至图14描述的配置和操作相同。
参考电压生成器550可以输出第一参考电压Vref1和第二参考电压Vref2。第一比较器360可以将第一参考电压Vref1和输出信号OUT进行比较，并且可以输出比较结果作为第二检查信号CHK2。第二比较器460可以将第二参考电压Vref2和输出信号OUT进行比较，并且可以输出比较结果作为第三检查信号CHK3。
控制器530可以基于第一检查信号CHK1、第二检查信号CHK2和第三检查信号CHK3检测停滞电压状态。当检测到停滞电压状态时，控制器530可以激活检查信号CHK，以通知核心电路111或121检测到停滞电压状态。
图16示出了参考电压生成器550的示例。参照图1、图15和图16，参考电压生成器550可以包括串联连接在电源电压VDD的电源节点与地电压VSS的地节点之间的第三参考电阻器Rref3、第四参考电阻器Rref4和第三参考电流源Iref3。
第三参考电阻器Rref3与第四参考电阻器Rref4之间的节点的电压可以用作第二参考电压Vref2。第四参考电阻器Rref4与第三参考电流源Iref3之间的节点的电压可以用作第一参考电压Vref1。
例如，当第一电阻器R1如图7中所示设置在第一电子装置310内的第一位置501处时，参考电压生成器550可以具有图16中示出的配置。第一电阻器R1、第三参考电阻器Rref3和第四参考电阻器Rref4可以通过同一工艺制造。第三参考电阻器Rref3和第四参考电阻器Rref4的过程变量可以抵消施加到第一电阻器R1的过程变量。因此，第一参考电压Vref1和第二参考电压Vref2可以不受过程变量影响。
例如，当第一电阻器R1设置在第一电子装置510外部的第二位置502处时，带隙参考电压生成器可以用作参考电压生成器550。第一参考电压Vref1和第二参考电压Vref2可以是带隙参考电压或从带隙参考电压生成(例如，从带隙参考电压递增或递减)的电压。
例如，在正常模式下将参考电压生成器550去激活以降低功耗的开关可以被添加。开关可以设置在电源节点与第三参考电阻器Rref3之间、第三参考电阻器Rref3与第四参考电阻器Rref4之间、第四参考电阻器Rref4与第三参考电流源Iref3之间或第三参考电流源Iref3与地节点之间。开关可以在测试模式下通过控制器530来激活。
图17示出了将多个比较器360a、360b、460a和460b用于输出信号OUT的变化检查的示例。参考电压生成器550以及比较器360和460可以用图17的电压生成器550a以及比较器360a、360b、460a和460b替换。
参照图1、图15和图17，第1a比较器360a可以将第1a参考电压Vref1a和输出信号OUT进行比较。当输出信号OUT的电压大于第1a参考电压Vref1a时，第1a比较器360a可以将第2a检查信号CHK2a激活为高电平。第1b比较器360b可以将第1b参考电压Vref1b和输出信号OUT进行比较。当输出信号OUT的电压大于第1b参考电压Vref1b时，第1b比较器360b可以将第2b检查信号CHK2b激活为高电平。
第1a比较器360a可以用于执行输出信号OUT的逻辑低检查。当第2a检查信号CHK2a在测试模式下在特定检查时间期间保持在低电平时，控制器530可以检测到停滞电压状态，并且可以将检查信号CHK激活为逻辑高。
第1b比较器360b可以用于确定输出信号OUT的电平。当输出信号OUT在测试模式下处于低电平时，第1b比较器360b可以将输出信号OUT的电平与第1b参考电压Vref1b的电平进行比较。例如，第1b参考电压Vref1b可以小于或大于第1a参考电压Vref1a。两个或更多个比较器以及两个或更多个不同的参考电压可以用于确定输出信号OUT的低电平的电压。
第2a比较器460a可以将第2a参考电压Vref2a和输出信号OUT进行比较。当输出信号OUT的电压小于第2a参考电压Vref2a时，第2a比较器460a可以将第3a检查信号CHK3a激活为高电平。第2b比较器460b可以将第2b参考电压Vref2b和输出信号OUT进行比较。当输出信号OUT的电压小于第2b参考电压Vref2b时，第2b比较器460b可以将第3b检查信号CHK3b激活为高电平。
第2a比较器460a可以用于执行输出信号OUT的逻辑高检查。当第3a检查信号CHK3a在测试模式下在特定检查时间期间保持在低电平时，控制器530可以检测到停滞电压状态，并且可以将检查信号CHK激活为逻辑高。
第2b比较器460b可以用于确定输出信号OUT的电平。当输出信号OUT在测试模式下处于高电平时，第2b比较器460b可以将输出信号OUT的电平与第2b参考电压Vref2b的电平进行比较。例如，第2b参考电压Vref2b可以小于或大于第2a参考电压Vref2a。两个或更多个比较器以及两个或更多个不同的参考电压可以用于确定输出信号OUT的高电平的电压。
如图16中所示，电压生成器550a生成的参考电压的数量可以通过增加参考电阻器的数量来增加。
图18示出了包括用于执行逻辑检查的组件的系统600。参照图1和图18，系统600可以包括第一电子装置610和第二电子装置620。第一电子装置610的第一引脚614可以与第二电子装置620的第二引脚626连接。第一电子装置610和第二电子装置620可以分别与图1的第一电子装置110和第二电子装置120对应。
驱动器612可以包括串联连接在电源电压VDD的电源节点与地电压VSS的地节点之间的第二驱动晶体管DT2和第三驱动晶体管DT3。输入信号IN可以施加到第二驱动晶体管DT2的栅极和第三驱动晶体管DT3的栅极。第二驱动晶体管DT2与第三驱动晶体管DT3之间的节点的电压可以是输出电压。第二驱动晶体管DT2和第三驱动晶体管DT3可以构成反相器。当输入信号IN处于高电平时，驱动器612可以通过使用第三驱动晶体管DT3将输出信号OUT的输出节点与地节点连接。当输入信号IN处于低电平时，驱动器612可以通过使用第二驱动晶体管DT2将输出信号OUT的输出节点与电源节点连接。
监测电路613可以包括控制器630和第四检测器640。第四检测器640可以对输入信号IN和输出信号OUT执行异或运算。当输入信号IN和输出信号OUT相同时，第四检测器640可以将第四检查信号CHK4激活为低电平。控制器630可以响应于第四检查信号CHK4的激活而激活检查信号CHK。
例如，第四检测器640可以被称为“第一检测电路”，其检查输入信号IN和输出信号OUT的逻辑正确性以输出第四检查信号CHK4。例如，控制器630可以在测试模式下激活第四检测器640，并且可以在正常模式下将第四检测器640去激活。
图19示出了包括用于执行输出信号OUT的逻辑低检查的组件的系统700。参照图1和图19，系统700可以包括第一电子装置710和第二电子装置720。第一电子装置710的第一引脚714可以与第二电子装置720的第二引脚726连接。第一电子装置710和第二电子装置720可以分别与图1的第一电子装置110和第二电子装置120对应。
驱动器712可以包括第二驱动晶体管DT2和第三驱动晶体管DT3。输入信号IN可以施加到第二驱动晶体管DT2的栅极，第六门G6的输出可以施加到第三驱动晶体管DT3的栅极。
监测电路713可以包括控制器730、第五检测器740、参考电压生成器750和比较器760。第五检测器740、参考电压生成器750和比较器760可以被称为“第二检测电路”，其执行输出信号OUT的逻辑低检查以输出第五检查信号CHK5。
第五检测器740可以包括第五门G5、第六门G6、第四延迟单元D4、第三反相器IV3、第五晶体管T5、第六晶体管T6、第二电阻器R2和第二电流源ID2。第二电流源ID2可以是在控制器730的控制下使电流量变化的可变电流源。
第五门G5可以计算输入信号IN和来自控制器730的第三测试信号Tm3的与值。第五门G5可以输出计算的结果作为第三信号S3。第三信号S3施加到第六晶体管T6的栅极。第四延迟单元D4可以将第三信号S3延迟并输出。第三反相器IV3可以将第四延迟单元D4的输出反相以输出第四信号S4。
第四信号S4可以施加到第五晶体管T5的栅极。第六门G6可以计算第四信号S4和输入信号IN的与值。第六门G6的输出可以作为第五信号S5提供到第三驱动晶体管DT3的栅极。
第五晶体管T5与第六晶体管T6之间的节点可以连接到输出信号OUT的输出节点。第二电流源ID2可以连接在施加有电源电压VDD的电源节点与第五晶体管T5之间。第二电阻器R2可以连接在第六晶体管T6与地节点之间。
参考电压生成器750可以生成第三参考电压Vref3。比较器760可以将第三参考电压Vref3和输出信号OUT进行比较。当输出信号OUT的电压大于第三参考电压Vref3时，比较器760可以将第五检查信号CHK5激活为高电平。例如，参考电压生成器750或比较器760可以在测试模式下被激活，并且可以在正常模式下被去激活。
控制器730可以在测试模式下激活第三测试信号Tm3。当第五检查信号CHK5在测试时间期间转换为高电平时，控制器730可以确定未检测到停滞电压状态。当第五检查信号CHK5在测试时间期间未转换为高电平时，控制器730可以确定检测到停滞电压状态。响应于第五检查信号CHK5在测试时间期间未被激活，控制器730可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。
图20是示出图19的监测电路713的信号的时序图。参照图1、图19和图20，在第一阶段P1，控制器730可以进入作为测试模式的第四模式M4。控制器730可以将第三测试信号Tm3激活为高电平。为了输出信号OUT的逻辑低检查，输入信号IN可以被设置为高电平。
在第一阶段P1中，输入信号IN可以处于高电平，第三测试信号Tm3可以处于高电平。因此，第五门G5的输出转换为高电平，第六晶体管T6导通。第六晶体管T6可以将输出节点与地节点连接。
在第四延迟单元D4的延迟时间过去之后，在第二阶段P2中，第四信号S4可以转换为低电平。随着第四信号S4转换为低电平，第五晶体管T5可以导通。第五信号S5可以转换到低电平，第三驱动晶体管DT3截止。也就是说，驱动器712被去激活。
控制器730可以逐渐增大第二电流源ID2的电流量。随着第二电流源ID2的电流量逐渐增大，第三电流I3的量可以逐渐增大。随着第三电流I3的量逐渐增大，输出信号OUT的电压可以逐渐增大。
当输出信号OUT的电压达到第三参考电压Vref3时，在第三阶段P3中，比较器760可以将第五检查信号CHK5激活为高电平。当第五检查信号CHK5转换为高电平时，控制器730可以将第三测试信号Tm3设置为低电平。当第三测试信号Tm3被设置为低电平时，控制器730可以将第二电流源ID2去激活。因此，输出信号OUT的输出节点的电压可以通过第六晶体管T6被设置为地电压VSS。第三信号S3转换为低电平，第六晶体管T6截止。
在第四延迟单元D4的延迟之后，在第四阶段P4中，第四信号S4可以转换为高电平。因此，第五晶体管T5截止。第五信号S5转换为高电平，第三驱动晶体管DT3导通。也就是说，驱动器712被激活。
在输出信号OUT停滞到地节点的情况下，即使第三电流I3的量在第二阶段P2和第三阶段P3中增大，输出信号OUT的电平也不会升高，并且可以保持在地电压VSS。当第五检查信号CHK5在第三检查时间tCHK3期间未转换为高电平时，控制器730可以激活检查信号CHK以报告停滞电压状态。
在第三检查时间tCHK3过去之后，在第五阶段P5中，控制器730可以完成输出信号OUT的逻辑低检查。例如，响应于第五检查信号CHK5被设置为高电平，控制器730可以在第四阶段P4中提早完成输出信号OUT的逻辑低检查。
控制器730还可以执行任何其他检查，或者可以进入作为正常模式的第二模式M2。在作为正常模式的第二模式M2下，输入信号IN可以在高电平与低电平之间切换。因为第三测试信号Tm3处于低电平，所以第四信号S4可以处于高电平。当输入信号IN处于高电平时，第五信号S5可以处于高电平；当输入信号IN处于低电平时，第五信号S5可以处于低电平。在第二模式M2下，第五信号S5可以跟随输入信号IN。因此，第二驱动晶体管DT2和第三驱动晶体管DT3可以响应于输入信号IN而操作。
图21示出了包括用于执行输出信号OUT的逻辑高检查的组件的系统800。参照图1和图21，系统800可以包括第一电子装置810和第二电子装置820。第一电子装置810的第一引脚814可以与第二电子装置820的第二引脚826连接。第一电子装置810和第二电子装置820可以分别与图1的第一电子装置110和第二电子装置120对应。
驱动器812可以包括第二驱动晶体管DT2和第三驱动晶体管DT3。作为第七门G7的输出的第七信号S7可以施加到第二驱动晶体管DT2的栅极，输入信号IN可以施加到第三驱动晶体管DT3的栅极。
监测电路813可以包括控制器830、第六检测器840、参考电压生成器850和比较器860。第六检测器840、参考电压生成器850和比较器860可以被称为“第三检测电路”，其执行输出信号OUT的逻辑高检查以输出第六检查信号CHK6。
第六检测器840可以包括第七门G7、第五延迟单元D5、第四反相器IV4、第七晶体管T7、第八晶体管T8、第三电阻器R3和第三电流源ID3。第三电流源ID3可以是在控制器830的控制下使电流量变化的可变电流源。
来自控制器830的第四测试信号Tm4可以施加到第八晶体管T8的栅极。第四反相器IV4可以将来自控制器830的第四测试信号Tm4反相，并且可以将第四测试信号Tm4的反相版本输出到第七晶体管T7的栅极。第七晶体管T7与第八晶体管T8之间的节点可以与输出信号OUT的输出节点连接。
第三电阻器R3可以连接在第七晶体管T7与电源节点之间。第三电流源ID3可以连接在第八晶体管T8与地节点之间。第五延迟单元D5可以延迟第四测试信号Tm4，并且可以输出因此延迟的第四测试信号Tm4作为第六信号S6。第七门G7可以输出作为对输入信号IN和第六信号S6执行或运算的结果的第七信号S7。第七信号S7可以施加到第二驱动晶体管DT2的栅极。
参考电压生成器850可以生成第四参考电压Vref4。比较器860可以将第四参考电压Vref4和输出信号OUT进行比较。当输出信号OUT的电压小于第四参考电压Vref4时，比较器860可以将第六检查信号CHK6激活为高电平。例如，参考电压生成器850或比较器860可以在测试模式下被激活，并且可以在正常模式下被去激活。
控制器830可以在测试模式下激活第四测试信号Tm4。当第六检查信号CHK6在测试时间期间转换为高电平时，控制器830可以确定未检测到停滞电压状态。当第六检查信号CHK6在测试时间期间未转换为高电平时，控制器830可以确定检测到停滞电压状态。响应于第六检查信号CHK6在测试时间期间未被激活，控制器830可以激活检查信号CHK以通知核心电路111或121检测到停滞电压状态。
图22是示出图21的监测电路813的信号的时序图。参照图1、图21和图22，在第一阶段P1，控制器830可以进入作为测试模式的第五模式M5。控制器830可以将第四测试信号Tm4激活为高电平。为了输出信号OUT的逻辑高检查，输入信号IN可以被设置为低电平。
随着第四测试信号Tm4转换为高电平，第七晶体管T7和第八晶体管T8导通。第七晶体管T7可以将电源电压VDD供应到输出信号OUT的输出节点。第八晶体管T8可以将第三电流源ID3与输出节点连接。
在第五延迟单元D5的延迟时间过去之后，在第二阶段P2中，第六信号S6转换为高电平。因此，第七信号S7被设置为高电平。第二驱动晶体管DT2和第三驱动晶体管DT3截止，驱动器812被去激活。控制器830可以逐渐增大第三电流源ID3的电流量。随着第三电流源ID3的电流量逐渐增大，第四电流I4的量可以逐渐增大。随着第四电流I4的量逐渐增大，输出信号OUT的电平可以逐渐降低。
当输出信号OUT的电压达到第四参考电压Vref4时，在第三阶段P3中，比较器860可以将第六检查信号CHK6激活为高电平。当第六检查信号CHK6转换为高电平时，控制器830可以将第三电流源ID3去激活，并且可以将第四测试信号Tm4去激活为低电平。随着第四测试信号Tm4被设置为低电平，第七晶体管T7和第八晶体管T8截止。
在第五延迟单元D5的延迟时间过去之后，在第四阶段P4中，第六信号S6转换为低电平，第七信号S7转换为低电平。随着第七信号S7转换为低电平，第三驱动晶体管DT3导通。也就是说，驱动器812可以被激活。
在输出信号OUT停滞到电源节点的情况下，即使第四电流I4的量在第二阶段P2和第三阶段P3中增大，输出信号OUT的电平也不会降低，并且可以保持在电源电压VDD。当第六检查信号CHK6在第四检查时间tCHK4期间未转换为高电平时，控制器830可以激活检查信号CHK以报告停滞电压状态。
在第四检查时间tCHK4过去之后，在第五阶段P5中，控制器830可以完成输出信号OUT的逻辑高检查。例如，响应于第六检查信号CHK6被设置为高电平，控制器830可以在第四阶段P4中提早完成输出信号OUT的逻辑高检查。
控制器830还可以执行任何其他检查，或者可以进入作为正常模式的第二模式M2。在作为正常模式的第二模式M2下，输入信号IN可以在高电平与低电平之间切换。在第二模式M2下，第七信号S7可以跟随输入信号IN。因此，第二驱动晶体管DT2和第三驱动晶体管DT3可以响应于输入信号IN而驱动输出信号OUT。
图23示出了包括用于执行逻辑检查以及输出信号OUT的逻辑低检查和逻辑高检查的组件的系统900。参照图1和图23，系统900可以包括第一电子装置910和第二电子装置920。第一电子装置910的第一引脚914可以与第二电子装置920的第二引脚926连接。第一电子装置910和第二电子装置920可以分别与图1的第一电子装置110和第二电子装置120对应。
驱动器912可以包括第二驱动晶体管DT2和第三驱动晶体管DT3。作为第五检测器740的输出的第五信号S5可以施加到第三驱动晶体管DT3的栅极，作为第六检测器840的输出的第七信号S7可以施加到第二驱动晶体管DT2的栅极。
监测电路913可以包括执行逻辑检查的第四检测器640、执行输出信号OUT的逻辑低检查的第五检测器740和执行输出信号OUT的逻辑高检查的第六检测器840。
第四检测器640可以对输入信号IN和输出信号OUT执行异或运算。第四检测器640可以将第四检查信号CHK4提供到控制器930。当第四检查信号CHK4处于低电平时，控制器930可以确定输入信号IN和输出信号OUT在逻辑上不正确。
第五检测器740可以接收输入信号IN和第三测试信号Tm3，可以输出第五信号S5，并且可以与输出信号OUT的输出节点连接。第五检测器740的配置和操作与参照图19和图20描述的配置和操作相同。第六检测器840可以接收输入信号IN和第四测试信号Tm4，可以输出第七信号S7，并且可以与输出信号OUT的输出节点连接。第六检测器840的配置和操作与参照图21和图22描述的配置和操作相同。
参考电压生成器950可以输出第三参考电压Vref3和第四参考电压Vref4。第一比较器760可以将第三参考电压Vref3和输出信号OUT进行比较，并且可以输出比较结果作为第五检查信号CHK5。第二比较器860可以将第四参考电压Vref4和输出信号OUT进行比较，并且可以输出比较结果作为第六检查信号CHK6。
控制器930可以基于第四检查信号CHK4、第五检查信号CHK5和第六检查信号CHK6检测停滞电压状态。当检测到停滞电压状态时，控制器930可以激活检查信号CHK，以通知核心电路111或121检测到停滞电压状态。
例如，如参照图17所述，除了停滞电压状态的检测之外，监测电路913还可以被配置为确定输出信号OUT的低电平和/或高电平的电压。
图24是示出根据发明构思的包括执行DC到DC转换的第一电子装置110或第二电子装置120的电子设备1000的框图。参照图24，电子设备1000可以包括主处理器1100、触摸面板1200、触摸驱动器集成电路(TDI)1202、显示面板1300、显示驱动器集成电路(DDI)1302、系统存储器1400、存储装置1500、音频处理器1600、通信块1700、图像处理器1800和用户接口1900。在一个示例性实施例中，电子设备1000可以是诸如个人计算机、膝上型计算机、工作站、便携式通信终端、个人数字助理(PDA)、便携式媒体播放器(PMP)、数码相机、智能电话、平板计算机和可穿戴设备的各种电子设备中的一种。
主处理器1100可以控制电子设备1000的总体操作。主处理器1100可以控制/管理电子设备1000的组件的操作。出于操作电子设备1000的目的，主处理器1100可以处理各种操作。触摸面板1200可以被配置为在触摸驱动器集成电路1202的控制下感测来自用户的触摸输入。显示面板1300可以被配置为在显示驱动器集成电路1302的控制下显示图像信息。
系统存储器1400可以存储用于电子设备1000的操作的数据。例如，系统存储器1400可以包括易失性存储器(诸如，静态随机存取存储器(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM))和/或非易失性存储器(诸如，相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(ReRAM)或铁电RAM(FRAM))。
存储装置1500可以存储数据，而与电力是否被供应无关。例如，存储装置1500可以包括诸如闪存、PRAM、MRAM、ReRAM和FRAM的各种非易失性存储器中的至少一者。例如，存储装置1500可以包括电子设备1000的嵌入式存储器和/或可移除存储器。
音频处理器1600可通过使用音频信号处理器1610来处理音频信号。音频处理器1600可以通过麦克风1620接收音频输入，并且/或者可以通过扬声器1630提供音频输出。通信块1700可以通过天线1710与外部装置/系统交换信号。通信块1700的收发器1720和调制解调器(MODEM)1730可以基于以下各种无线通信协议中的至少一种来处理与外部装置/系统交换的信号：长期演进(LTE)、全球微波接入互操作性(WiMax)、全球移动通信系统(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、无线保真(Wi-Fi)和射频识别(RFID)。
图像处理器1800可以通过透镜1810接收光。包括在图像处理器1800中的图像装置1820和图像信号处理器(ISP)1830可以基于接收的光来生成关于外部对象的图像信息。用户接口1900可以包括除了触摸面板1200、显示面板1300、音频处理器1600和图像处理器1800之外的能够与用户交换信息的接口。用户接口1900可以包括键盘、鼠标、打印机、投影仪、各种传感器、人体通信装置等。
电子设备1000还可以包括电源管理IC(PMIC)1010和电池1020。电源管理IC 1010可以从自电池1020供应的电力生成内部电力，并且可以将内部电力提供到主处理器1100、触摸面板1200、触摸驱动器集成电路(TDI)1202、显示面板1300、显示驱动器集成电路(DDI)1302、系统存储器1400、存储装置1500、音频处理器1600、通信块1700、图像处理器1800和用户接口1900。
电子设备1000的每个组件可以包含安全监测装置SM。此外，安全监测装置SM可以与电子设备1000的组件之间的每个通道连接。出于检测停滞电压状态的目的，安全监测装置SM可以包括根据发明构思的实施例的监测电路113或123。电子设备1000可以以车载信息娱乐系统来实现。安全监测装置SM可以基于ISO26262或ASIL来实现。
在以上实施例中，根据发明构思的组件通过使用术语“第一”、“第二”、“第三”等来描述。然而，术语“第一”、“第二”、“第三”等可以用于将组件彼此区分开，并且不限制发明构思。例如，术语“第一”、“第二”、“第三”等不涉及任何形式的顺序或数字含义。
在以上实施例中，根据发明构思的实施例的组件通过使用块来描述。所述块可以用各种硬件装置(诸如，集成电路、专用IC(ASIC)、现场可编程门阵列(FPGA)和复杂可编程逻辑装置(CPLD))、在硬件装置中驱动的固件、软件(诸如，应用)或者硬件装置和软件的组合来实现。此外，所述块可以包括用集成电路中的半导体元件实现的电路或被注册为知识产权(IP)的电路。
根据发明构思，基于驱动器的输入信号和输出信号来检测输出信号的驱动器的输出是否处于停滞电压状态。因此，提供了用于防止异常操作的电子装置和方法。
尽管已经参照发明构思的示例性实施例描述了发明构思，但对本领域普通技术人员而言将清楚的是，在不脱离如在权利要求中阐述的发明构思的精神和范围的情况下，可以对其做出各种改变和修改。

Claims (20)

1.一种电子装置，包括：
驱动器，与引脚连接，并且被配置为接收输入信号并响应于输入信号将输出信号输出到引脚；
核心电路，被配置为将输入信号传送到驱动器；以及
监测电路，被配置为接收输入信号和输出信号，并且基于输入信号和输出信号检测输出信号的停滞电压状态，
其中，监测电路包括：
第一检测电路，被配置为当输入信号和输出信号在逻辑上不正确时检测停滞电压状态；
第二检测电路，被配置为当输入信号和输出信号在逻辑上正确时且当输出信号处于低电平时检测停滞电压状态；以及
第三检测电路，被配置为当输入信号和输出信号在逻辑上正确时且当输出信号处于高电平时检测停滞电压状态。
2.根据权利要求1所述的电子装置，其中，第一检测电路包括：
异或门，被配置为响应于输入信号的逻辑电平和输出信号的逻辑电平相同而检测到停滞电压状态。
3.根据权利要求1所述的电子装置，其中，
第二检测电路将驱动器去激活并且使电流从驱动器的输出节点流出，
第二检测电路逐步减小从驱动器的输出节点流出的电流的量，并且
响应于输出节点的电压大于参考电压，第二检测电路检测到输出节点未停滞到地电压。
4.根据权利要求3所述的电子装置，其中，响应于输出节点的电压保持在所述参考电压以下，第二检测电路检测到输出节点停滞到地电压。
5.根据权利要求3所述的电子装置，其中，所述参考电压小于与引脚连接的外部装置将输出信号的逻辑电平识别为低电平的最高电压。
6.根据权利要求3所述的电子装置，其中，响应于输出节点的电压大于与所述参考电压不同的第二参考电压，第二检测电路检测输出节点的电压的电平。
7.根据权利要求3所述的电子装置，其中，响应于输出节点的电压大于所述参考电压，第二检测电路激活驱动器，并且第二检测电路被去激活。
8.根据权利要求1所述的电子装置，其中，第三检测电路将驱动器去激活并且使电流从驱动器的输出节点流出，
其中，第三检测电路逐步增大从驱动器的输出节点流出的电流的量，并且
其中，响应于输出节点的电压小于参考电压，第三检测电路检测到输出节点未停滞到电源电压。
9.根据权利要求8所述的电子装置，其中，响应于输出节点的电压保持在所述参考电压以上，第三检测电路检测到输出节点停滞到电源电压。
10.根据权利要求8所述的电子装置，其中，所述参考电压大于与引脚连接的外部装置将输出信号的逻辑电平识别为高电平的最低电压。
11.根据权利要求8所述的电子装置，其中，响应于输出节点的电压小于与所述参考电压不同的第二参考电压，第三检测电路检测输出节点的电压的电平。
12.根据权利要求8所述的电子装置，其中，响应于输出节点的电压小于所述参考电压，第三检测电路激活驱动器，并且第三检测电路被去激活。
13.根据权利要求1所述的电子装置，其中，第二检测电路将驱动器去激活并且将电流供应到驱动器的输出节点，
其中，第二检测电路逐步增大供应到驱动器的输出节点的电流的量，并且
其中，响应于输出节点的电压大于参考电压，第二检测电路检测到输出节点未停滞到地电压。
14.根据权利要求1所述的电子装置，其中，响应于检测到停滞电压状态，执行所述电子装置的断电。
15.根据权利要求1所述的电子装置，其中，核心电路从自外部接收的第一电压生成第二电压，并且执行电源管理而使得第二电压被输出，并且
其中，驱动器与通用输入/输出相关联。
16.一种电子装置，包括：
电源管理集成电路，被配置为从自外部接收的第一电压生成第二电压，并且输出第二电压；以及
处理器，被配置为从电源管理集成电路接收第二电压，并且通过通用输入/输出访问电源管理集成电路，
其中，电源管理集成电路包括：
驱动器，与通用输入/输出相关联，并且被配置为响应于输入信号而输出输出信号；以及
监测电路，被配置为接收输入信号和输出信号，并且基于输入信号和输出信号检测输出信号的停滞电压状态。
17.根据权利要求16所述的电子装置，其中，监测电路支持汽车安全完整性等级。
18.根据权利要求16所述的电子装置，其中，所述电子装置用车载信息娱乐系统来实现。
19.一种监测驱动器的输出信号的方法，包括：
将驱动器的输入信号和输出信号进行比较，并且响应于输入信号和输出信号在逻辑上不正确而检测到停滞电压状态；以及
当输入信号和输出信号在逻辑上正确时调节输出节点的电压，并且响应于输出节点的电压不变化而检测到停滞电压状态。
20.根据权利要求19所述的方法，其中，当输入信号和输出信号在逻辑上正确时调节输出节点的电压并且响应于输出节点的电压不变化而检测到停滞电压状态的步骤包括：
当输出信号处于逻辑低电平时，增大输出节点的电压；以及
当输出信号处于逻辑高电平时，减小输出节点的电压。
CN202010965598.3A 2020-07-27 2020-09-15 电子装置和监测驱动器的输出信号的方法 Pending CN114002519A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200093284A KR20220013828A (ko) 2020-07-27 2020-07-27 스턱을 검출하는 전자 장치 및 스턱을 모니터하는 방법
KR10-2020-0093284 2020-07-27

Publications (1)

Publication Number Publication Date
CN114002519A true CN114002519A (zh) 2022-02-01

Family

ID=79920733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010965598.3A Pending CN114002519A (zh) 2020-07-27 2020-09-15 电子装置和监测驱动器的输出信号的方法

Country Status (3)

Country Link
US (1) US11486913B2 (zh)
KR (1) KR20220013828A (zh)
CN (1) CN114002519A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784635B1 (en) * 2022-08-23 2023-10-10 Nuvoton Technology Corporation Control circuit and operation system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610826A (en) 1991-04-30 1997-03-11 Texas Instruments Incorporated Analog signal monitor circuit and method
US6055659A (en) 1999-02-26 2000-04-25 Texas Instruments Incorporated Boundary scan with latching output buffer and weak input buffer
US6275074B1 (en) * 1998-01-06 2001-08-14 Texas Instruments Incorporated System for propagating a digital signal through a slew-rate limited node and method of operation
US7130340B1 (en) 2000-10-27 2006-10-31 Sun Microsystems, Inc. Noise margin self-diagnostic receiver logic
US6862705B1 (en) 2002-08-21 2005-03-01 Applied Micro Circuits Corporation System and method for testing high pin count electronic devices using a test board with test channels
US7877652B1 (en) 2003-03-31 2011-01-25 Qualcomm Incorporated Detection circuit and method for AC coupled circuitry
US7272764B2 (en) 2004-11-04 2007-09-18 International Business Machines Corporation Method, system, and program product for boundary I/O testing employing a logic built-in self-test of an integrated circuit
US7274203B2 (en) 2005-10-25 2007-09-25 Freescale Semiconductor, Inc. Design-for-test circuit for low pin count devices
US7612574B2 (en) 2007-01-25 2009-11-03 Micron Technology, Inc. Systems and methods for defect testing of externally accessible integrated circuit interconnects
US9081063B2 (en) 2010-11-22 2015-07-14 Texas Instruments Incorporated On-chip IR drop detectors for functional and test mode scenarios, circuits, processes and systems
KR20210118294A (ko) * 2020-03-19 2021-09-30 삼성전자주식회사 내부 에러를 검출하기 위한 전원 관리 회로 및 전자 장치

Also Published As

Publication number Publication date
US20220026476A1 (en) 2022-01-27
KR20220013828A (ko) 2022-02-04
US11486913B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR101911656B1 (ko) 전압 도메인들에 걸친 통신 방법
JP5490928B2 (ja) メモリシステムにおいてワード線パルス幅を適応させること
US7813205B2 (en) Semiconductor memory device
US20060091937A1 (en) Internal voltage generator
US10644866B2 (en) Data communication system, data communication apparatus, and sensor apparatus
US10541019B2 (en) Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory
KR20140060137A (ko) 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법
US11340644B2 (en) Electronic device including low-dropout regulators
KR20180122146A (ko) 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템
CN110634430A (zh) 显示驱动器、电子设备和移动体
WO2016167903A1 (en) Automatic voltage switching circuit for selecting a higher voltage of multiple supply voltages to provide as an output voltage
CN114002519A (zh) 电子装置和监测驱动器的输出信号的方法
JP6341852B2 (ja) 半導体装置及びそれを備えた半導体システム
US20050286309A1 (en) Bit refresh circuit for refreshing register bit values, integrated circuit device having the same, and method of refreshing register bit values
US11496118B2 (en) Semiconductor device
KR20080073846A (ko) 데이터 유지 시간을 늘릴 수 있는 마이크로 컨트롤러 유닛및 방법
JP2010103362A (ja) 半導体装置
JP2008145296A (ja) 半導体記憶装置
JP4726885B2 (ja) 半導体回路装置
GB2456656A (en) Controlling timeouts of an error recovery procedure in a digital circuit
KR20230063710A (ko) 아날로그 빌트인 셀프 테스트를 수행하는 전자 회로 및 이의 동작 방법
KR20100058347A (ko) 서스펜디드 클럭 상태 감지 회로 및 이를 이용한 반도체 장치
KR20060024101A (ko) 플래시 메모리 소자의 블럭 디코더

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination