CN114002496B - 补偿电容调校电路、补偿电容调校方法和纳米孔测序电路 - Google Patents

Abstract

本申请公开了一种补偿电容调校电路、补偿电容调校方法和纳米孔测序电路，其中补偿电容调校电路包括：激励信号模块，用于与待测对象电连接，以向待测对象输出激励信号；可变电容补偿模块，用于与待测对象电连接，提供补偿电容；电压峰值检测模块，用于与待测对象电连接，以检测待测对象的电压峰值；电压比较模块，输入端与电压峰值检测模块及阈值电压模块电连接，用于比较电压峰值检测模块检测的电压值与阈值电压模块的电压值；控制逻辑模块，与电压比较模块的输出端及可变电容补偿模块电连接，用于对电容补偿支路的通断进行控制。根据本申请实施例，能够实现对不同待测对象的寄生电容进行差别化补偿，能够适用于不同待测对象的寄生电容补偿需求。

Description

补偿电容调校电路、补偿电容调校方法和纳米孔测序电路

技术领域

本申请属于集成电路领域，尤其涉及一种补偿电容调校电路、补偿电容调校方法和纳米孔测序电路。

背景技术

在对具有微弱电流信号的对象进行测量时，待测对象不可避免存在寄生电容，寄生电容的存在会影响测量结果的准确性，因此，为了消除寄生电容对测量结果的影响，需要对待测对象的寄生电容进行补偿。不同待测对象的寄生电容值一般存在浮动范围。以纳米孔基因测序为例，纳米孔测序仪通过测量流过薄膜纳米孔的微弱电流信号，来推定通过薄膜纳米孔的基因序列。不同纳米孔的寄生电容值存在浮动范围，同时，由于集成电路制程工艺导致的纳米孔的电容值存在一定程度的不可控误差，补偿电容需要根据当前的纳米孔的寄生电容进行调校并保存调校结果。

而现有的补偿电路无法实现对不同待测对象的寄生电容进行差别化补偿，无法确保不同待测对象测量结果的准确性。

发明内容

本申请实施例提供一种补偿电容调校电路、补偿电容调校方法和纳米孔测序电路，以解决现有的补偿电路无法实现对不同待测对象的寄生电容进行差别化补偿的问题。

第一方面，本申请实施例提供一种补偿电容调校电路，包括：

激励信号模块，用于与待测对象电连接，以向所述待测对象输出激励信号；

可变电容补偿模块，用于与所述待测对象电连接，所述可变电容补偿模块包括N个并联的电容补偿支路、与所述电容补偿支路并联的放大单元以及与所述电容补偿支路并联的基底电容，N为大于1的整数；

电压峰值检测模块，用于与所述待测对象电连接，以检测所述待测对象的电压峰值；

电压比较模块，所述电压比较模块的输入端与所述电压峰值检测模块及阈值电压模块电连接，用于比较所述电压峰值检测模块检测的电压值与所述阈值电压模块的电压值；

控制逻辑模块，与所述电压比较模块的输出端及所述可变电容补偿模块电连接，用于根据所述电压比较模块的输出结果对所述电容补偿支路的通断进行控制。

在本申请的一些实施例中，所述激励信号模块包括第一交流电源、第一电容和第一开关；

所述第一交流电源、所述第一电容和所述第一开关依次串联。

在本申请的一些实施例中，所述电容补偿支路包括串联的补偿电容和控制开关，所述电容补偿支路的控制开关与所述控制逻辑模块电连接，所述控制逻辑模块用于根据所述电压比较模块的输出结果对所述电容补偿支路的控制开关进行控制。

在本申请的一些实施例中，所述放大单元包括第一电阻、第二电阻和运算放大器；

所述运算放大器的同相输入端用于与所述待测对象电连接；

所述电容补偿支路电连接在所述运算放大器的同相输入端与输出端之间；

所述第一电阻的一端与所述运算放大器的反向输入端电连接，另一端接地；

所述第二电阻的一端与所述运算放大器的输出端电连接，另一端和反向输入端电连接。

本申请的一些实施例中，所述可变电容补偿模块还包括：第一电压源、源极跟随电路，所述源极跟随电路包括：第一晶体管、第一恒流源；

所述第一晶体管的控制端与所述待测对象的输出端电连接，所述第一晶体管的第一端与第一电压源电连接，所述第一晶体管的第二端与所述第一恒流源的第一端电连接，所述第一恒流源的第二端接地，所述第一晶体管的第二端与所述运算放大器的同相输入端电连接。

在本申请的一些实施例中，所述放大单元包括第二晶体管、第三晶体管、第二恒流源和第三恒流源；

所述第二晶体管的控制端与所述第三晶体管的第一端电连接，所述第二晶体管的第二端与所述第二恒流源的第一端电连接，所述第二恒流源的第二端接地；

所述第三晶体管的控制端与所述第二晶体管的第一端电连接，所述第三晶体管的第二端与所述第三恒流源的第一端电连接，所述第三恒流源的第二端接地；

所述第二晶体管的第一端和所述第三晶体管的第一端用于与所述待测对象电连接。

在本申请的一些实施例中，所述放大单元包括第二电压源、第四恒流源、第五恒流源、第六恒流源、偏置电压源、第四晶体管和第五晶体管；

所述第四恒流源的第一端与所述第四晶体管的第一端电连接；

所述第五恒流源的第一端与所述第五晶体管的第一端电连接；

所述第四恒流源的第二端及所述第五恒流源的第二端均与第二电压源电连接；

所述第二电压源用于为所述第四晶体管和所述第五晶体管提供电压信号；

所述第四晶体管的第二端与所述第五晶体管的第二端电连接；

所述第六恒流源的第一端与所述第四晶体管的第二端及所述第五晶体管的第二端电连接，所述第六恒流源的第二端接地；

所述第四晶体管的控制端用于与所述待测对象电连接；

所述第五晶体管的控制端与所述偏置电压源的第一端电连接，所述偏置电压源的第二端接地。

在本申请的一些实施例中，所述控制逻辑模块包括控制单元和移位寄存器，所述控制单元与所述移位寄存器电连接，所述控制逻辑模块通过所述控制单元对所述电容补偿支路的通断进行控制；

所述移位寄存器用于保存电压比较结果，所述电压比较结果为所述电压比较模块从电压比较开始至所述待测对象的电压峰值大于阈值电压值时经过的时钟脉冲的个数；

在所述移位寄存器中存储有所述电压比较结果的情况下，所述控制单元根据所述电压比较结果对所述电容补偿支路的导通数量进行控制。

第二方面，本申请实施例提供了一种补偿电容调校方法，包括：

将本申请第一方面的实施例中的任一补偿电容调校电路与待测对象电连接；

控制所述补偿电容调校电路的激励信号模块提供激励信号；

在所述待测对象的电压峰值小于阈值电压的情况下，控制所述可变电容补偿模块中的电容补偿支路依次导通，直至检测到所述待测对象的电压峰值大于所述阈值电压。

第三方面，本申请实施例提供了一种纳米孔测序电路，包括：

所述纳米孔测序电路包括第一方面中的任意一项补偿电容调校电路，所述补偿电容调校电路的激励信号模块、可变电容补偿模块和电压峰值检测模块分别用于与所述纳米孔电连接。

本申请实施例的补偿电容调校电路、补偿电容调校方法和纳米孔测序电路，通过设置激励信号模块、电压峰值检测模块、电压比较模块、控制逻辑模块以及具有多个并联的电容补偿支路的可变电容补偿模块，当需要对待测对象进行测量时，可将该补偿电容调校电路与待测对象电连接，并根据电压比较模块的输出结果对可变电容补偿模块的电容补偿支路的通断进行控制，来对待测对象的寄生电容进行补偿。由于可变电容补偿模块具有多个并联的电容补偿支路，因此，能够实现对不同待测对象的寄生电容进行差别化补偿，能够适用于不同待测对象的寄生电容补偿需求。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个实施例提供的补偿电容调校电路的结构示意图；

图2是本申请一个实施例提供的补偿电容调校电路中的激励信号模块的结构示意图；

图3是本申请一个实施例提供的待测对象的示意图；

图4是本申请一个实施例提供的补偿电容调校电路中电压峰值检测模块的结构示意图；

图5是本申请一个实施例提供的补偿电容调校电路中电压比较模块的结构示意图；

图6是本申请一个实施例提供的补偿电容调校电路中阈值电压模块的结构示意图；

图7是本申请一个实施例提供的补偿电容调校电路中控制逻辑模块的结构示意图；

图8是本申请一个实施例提供的补偿电容调校电路中电容补偿支路和基底电容的结构示意图；

图9是本申请一个实施例提供的补偿电容调校电路中可变电容补偿模块的一种结构示意图；

图10是本申请一个实施例提供的补偿电容调校电路中可变电容补偿模块的另一种结构示意图；

图11是本申请一个实施例提供的补偿电容调校电路中可变电容补偿模块的另一种结构示意图；

图12是本申请一个实施例提供的补偿电容调校电路中可变电容补偿模块的另一种结构示意图；

图13是本申请一个实施例提供的补偿电容调校电路的一种电路结构示意图；

图14是本申请一个实施例提供的补偿电容调校方法的流程示意图；

图15是本申请一个实施例提供的纳米孔测序电路的限流开关单元结构示意图；

图16是本申请一个实施例提供的一种纳米孔测序电路的电路结构示意图；

图17是本申请一个实施例提供的另一种纳米孔测序电路的电路结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了解决现有技术问题，本申请实施例提供了一种补偿电容调校电路、补偿电容调校方法和纳米孔测序电路。下面首先对本申请实施例所提供的补偿电容调校电路的电路结构进行介绍。

图1示出了本申请一个实施例提供的补偿电容调校电路的结构示意图。如图1所示，补偿电容调校电路100包括：

激励信号模块101，用于与待测对象107电连接，以向待测对象107输出激励信号；

可变电容补偿模块102，用于与待测对象107电连接，可变电容补偿模块102包括N个并联的电容补偿支路、与电容补偿支路并联的放大单元以及与电容补偿支路并联的基底电容，N为大于1的整数；

电压峰值检测模块103，用于与待测对象107电连接，以检测待测对象107输出端的电压峰值；

电压比较模块105，电压比较模块105的输入端与电压峰值检测模块103及阈值电压模块104电连接，用于比较电压峰值检测模块103检测的电压值与阈值电压模块104的电压值；

控制逻辑模块106，与电压比较模块105的输出端及可变电容补偿模块102电连接，用于根据电压比较模块105的输出结果对电容补偿支路的通断进行控制。

在本申请的实施例中，激励信号模块101与待测对象107电连接；电压峰值检测模块103与待测对象107并联；电压比较模块105的输入端与电压峰值检测模块103以及阈值电压模块104电连接；电压比较模块105的输出端与控制逻辑模块106电连接；控制逻辑模块106与可变电容补偿模块102电连接；可变电容补偿模块102与待测对象107电连接。

图2示出了本申请的激励信号模块101的一种可能的电路结构，如图2所示：

可选的，激励信号模块包括第一交流电源、第一电容和第一开关；

第一交流电源、第一电容和第一开关依次串联。

激励信号模块101可以包括第一交流电压源V1，第一电容C1，第一模拟开关SW1，第一交流电压源V1的正极、第一电容C1和第一模拟开关SW1串联，第一交流电压源V1的负极接地。

第一交流电压源V1输出交流电压信号，交流电压信号可以采用正弦波，也可以采用方波、三角波、锯齿波等其他形式的交流信号。

第一电容C1用于通过交流电压信号和隔离直流信号。

第一模拟开关SW1用于控制激励信号模块101的开启或关闭，从而控制激励信号模块101向待测对象107输出激励信号。

本申请一些实施例中，激励信号模块101的输出端与待测对象107电连接，用于为待测对象107提供激励信号，激励信号为交流电压信号。

图3示出了本申请的待测对象的一种可能的结构，如图3所示：

在本申请的一些实施例中，待测对象107可以包括等效电阻R1和等效电容C3，其中，等效电阻R1和等效电容C3并联后接地。待测对象107的信号输入端与激励信号模块101的输出端电连接。

示例性的，在本申请的实施例中，待测对象107可以是纳米孔测序电路中的纳米孔，等效电阻R1和等效电容C3为纳米孔的等效电容和等效电阻。纳米孔与激励信号模块101电连接，在进行寄生电容补偿调校时，激励信号模块101向纳米孔提供激励信号。此外，待测对象107也可以是其他测量电路中可能存在寄生电容的电路元件。

在本申请的一些实施例中，可变电容补偿模块102包括N个并联的电容补偿支路、与电容补偿支路电连接的放大单元以及与电容补偿支路并联的基底电容，N为大于1的整数。

可变电容补偿模块102的放大单元的输入端与待测对象107电连接，可变电容补偿模块102的电容补偿支路与控制逻辑模块106的输出端电连接。

放大单元可以是运算放大器组成的放大单元结构，也可以是由晶体管和电源构成的放大单元结构。基底电容构成补偿电容的固定基底值，基底电容可设置为略小于待测对象的估计寄生电容值，示例性的，当不同纳米孔的寄生电容的值在15pF～20pF间随机分布时，可选择设置基底电容值为12pF～13pF。

各电容补偿支路分别包括预设电容以及与预设电容串联的模拟开关，各电容补偿支路的预设电容值大小相等。

可变电容补偿模块102用于根据控制逻辑模块106的控制信号选择导通的电容补偿支路数量，从而对补偿电容的值进行自动调校。

放大单元在基底电容和与基底电容并联导通的电容补偿支路的两端形成电压信号，从而在基底电容和与基底电容并联导通的电容补偿支路上形成补偿电流，补偿电流通过可变电容补偿模块与待测对象的电连接对待测对象的寄生电容的电流进行补偿，从而实现对待测对象的寄生电容的补偿。

在本申请的一些实施例中，电压峰值检测模块103与待测对象107并联，用于获取到待测对象107输出端的电压峰值信号。

如图4所示，电压峰值检测模块103可以包括具有电压峰值检测功能电路结构，示例性的，电压峰值检测电路可以由第二开关SW2、二极管D1和第二电容C2组成，待测对象107的输出端与第二模拟开关SW2串联，二极管D1的阳极和第二开关SW2电连接，二极管D1的阴极与第二电容C2的第一端电连接，第二电容C2的第二端接地，二极管D1的阴极的输出信号作为电压峰值检测模块103的输出信号。本申请实施例中的电压峰值检测电路的结构可以根据电路结构和能耗需求选择，本申请对此不作限制。

本申请的一些实施例中，电压比较模块105的输入端分别与电压峰值检测模块103的输出端以及阈值电压模块104电连接，电压比较模块105用于比较待测对象107的电压峰值信号和阈值电压信号的大小。

如图5所示，电压比较模块105可以是包含电压比较器的电压比较电路，示例性的，可以单独使用电压比较器U1作为电压比较模块。电压比较器U1的第一输入端与电压峰值检测模块103的输出端电连接，电压比较器U1的第二输入端与阈值电压模块104电连接。当检测到待测对象107的电压峰值信号小于阈值电压信号时，电压比较器U1输出第一输出信号；当检测到待测对象107的电压峰值信号大于阈值电压信号时，电压比较器U1输出第二输出信号。

如图6所示，阈值电压模块104可以选择能够输出固定的预设阈值电压Vth的直流电压源，阈值电压Vth可根据补偿电容调校电路的实际需求或经验数值设置。

示例性地，阈值电压Vth作为预先设定的固定阈值电压，与电压比较器的第二输入端相连。固定阈值电压Vth的具体数值，由第一交流电压源V1输出的交流电压信号的峰值，隔直电容C1，以及可变电容补偿电路单元中的电容补偿支路预设电容值，共同决定。通常情况下，固定阈值电压Vth应小于第一交流电压源V1输出的交流电压信号的峰值。

本申请的一些实施例中，控制逻辑模块106与电压比较模块105的输出端电连接，用于根据电压比较模块105的输出结果对可变电容补偿模块102中的电容补偿支路的通断进行控制。

控制逻辑模块106根据电压比较模块105的第一输出信号控制可变电容补偿模块102中的电容补偿支路依次导通，直至接收到电压比较模块105的第二输出信号。

图7示出了本申请的控制逻辑模块的结构，如图7所示：

可选的，控制逻辑模块106包括控制单元1062和移位寄存器1061，控制单元1062与移位寄存器1061电连接，控制逻辑模块106通过控制单元1062对电容补偿支路的通断进行控制；

移位寄存器1061用于保存电压比较结果，电压比较结果为电压比较模块从电压比较开始至待测对象107的电压峰值大于阈值电压值时经过的时钟脉冲的个数；

在移位寄存器1061中存储有电压比较结果的情况下，控制单元根据电压比较结果对电容补偿支路的导通数量进行控制。

在本申请的实施例中，控制逻辑模块106包括控制单元1062和移位寄存器1061。

移位寄存器1061与控制单元1062电连接，控制逻辑模块通过控制单元1062输出控制信号控制电容补偿支路的通断。

在待测对象107的电压峰值信号小于阈值电压时，控制单元1062控制可变电容补偿模块中的电容补偿支路开始依次导通，直到待测对象107的电压峰值信号大于阈值电压。

移位寄存器的时钟信号频率f2应低于交流电压信号源V1的频率f1，以保证电压峰值检测模块103能够正确获取待测对象107上的交流电压峰值，并将其与固定阈值电压Vth进行比较。当电压峰值检测模块103的时间常数τ较大时，移位寄存器的时钟信号频率f2应相应降低。

本申请的补偿电容调校电路，通过设置激励信号模块、电压峰值检测模块、电压比较模块、控制逻辑模块以及具有多个并联的电容补偿支路的可变电容补偿模块，当需要对待测对象进行电容补偿调校时，可将该补偿电容调校电路与待测对象电连接，并根据电压比较模块的输出结果对可变电容补偿模块的电容补偿支路的通断进行控制，来对待测对象的寄生电容进行补偿。由于可变电容补偿模块具有多个并联的电容补偿支路，因此，能够实现对不同待测对象的寄生电容进行差别化补偿，能够适用于不同待测对象的寄生电容补偿需求。

可选的，电容补偿支路包括串联的补偿电容和控制开关，电容补偿支路的控制开关与控制逻辑模块电连接，控制逻辑模块用于根据电压比较模块的输出结果对电容补偿支路的控制开关进行控制。

图8示出了本申请的可变电容补偿模块中的电容补偿支路的电路结构，如图8所示：

在本申请的实施例中，各电容补偿支路分别包括预设电容C5、C6、C7~Cn以及与预设电容串联的模拟开关SW4、SW5、SW6~SWn，各电容补偿支路的预设电容C5、C6、C7~Cn的大小相等，例如，C5、C6～Cn的电容值可均设置为1pF，电容补偿支路与基底电容C4并联。

电容补偿支路的控制开关SW4、SW5、SW6~SWn与控制逻辑模块106的输出端电连接，电容补偿支路的控制开关SW4、SW5、SW6~SWn的闭合和打开可以控制控制开关其所在的电容补偿支路的导通和关断。电容补偿支路的控制开关SW4、SW5、SW6~SWn的导通和关闭由控制逻辑模块106进行控制。

控制逻辑模块106根据电压比较模块105的第一输出信号控制可变电容补偿模块102中的电容补偿支路的控制开关依次闭合，直至接收到电压比较模块105的第二输出信号。

可选的，放大单元包括第一电阻、第二电阻和运算放大器。

图9示出了本申请的可变电容补偿模块的放大单元的一种可能的结构，如图9所示：

本申请的一些实施例中，可变电容补偿模块的放大单元可以是运算放大器U2、第一电阻R3和第二电阻R4组成的运算放大单元。

运算放大器U2的同相输入端用于与待测对象107电连接；

电容补偿支路电连接在运算放大器U2的同相输入端与输出端之间；

第一电阻R3的一端与运算放大器U2的输出端电连接，另一端和反向输入端电连接。

第二电阻R4的一端与运算放大器U2的反向输入端电连接，另一端接地；

第一电阻R3和第二电阻R4用于确定运算放大器U2的放大系数，从而确定电容补偿电路的补偿倍数。

在该实施例中，运算放大器U2将输入电压信号放大生成输出电压信号，输出端与同相输入端的电压在基底电容C4和与基底电容C4并联导通的电容补偿支路形成电流信号，电流信号通过电路电连接输出到待测对象的信号输入端对流经待测对象107寄生电容的电流进行补偿，从而实现对待测对象107的寄生电容的电容补偿。

可选的，可变电容补偿模块还包括：第一电压源、源极跟随电路，源极跟随电路包括:第一晶体管、第一恒流源；

如图10所示，本申请的一些实施例中，第一晶体管M1的控制端与待测对象107的输出端电连接，第一晶体管M1的第一端与第一电压源Vcc1电连接，第一晶体管M1的第二端与第一恒流源A1的第一端电连接，第一恒流源A1的第二端接地，第一晶体管M1的第二端与运算放大器U2的同相输入端电连接。

第一电压源Vcc1为任意可为第一晶体管提供稳定电压信号的电压源。

该实施例中，通过由第一晶体管M1构成的源极跟随结构(sourcefollower)，降低了运算放大器U2的同相输入端电压，从而有利于在低电压设计中实现此电路结构。

可选的，放大单元包括第二晶体管、第三晶体管、第二恒流源和第三恒流源。

图11示出了本申请的可变电容补偿模块的另一种放大单元结构，如图11所示：

在本申请的一些实施例中，本申请的可变电容补偿模块的放大单元包括第二晶体管M2、第三晶体管M3、第二恒流源A2和第三恒流源A3。

第二晶体管M2的控制端与第三晶体管M3的第一端电连接，第二晶体管M2的第二端与第二恒流源A2的第一端电连接，第二恒流源A2的第二端接地；

第三晶体管M3的控制端与第二晶体管M2的第一端电连接，第三晶体管M3的第二端与第三恒流源A3的第一端电连接，第三恒流源A3的第二端接地；

第二晶体管M2的第一端和第三晶体管M3的第一端用于与待测对象107电连接。

示例性的，第二晶体管M2和第三晶体管M3可以是N型晶体管。第二晶体管M2的第一端可以是第二晶体管M2的漏极，第二晶体管M2的第二端可以是第二晶体管M2的源极，第二晶体M2的控制端是第二晶体管M2的栅极，第三晶体管M3同理。此外，第二晶体管M2和第三晶体管M3晶体管也可以是P型晶体管，本申请对此不作限制。

待测对象107电连接在第二晶体管M2的第一端和第三晶体管M3的第一端之间。

在该实施例中，通过第二晶体管M2、第三晶体管M3、第二恒流源A2和第三恒流源A3组成的放大单元为基底电容C4和电容补偿支路提供电压信号，在基底电容C4和与基底电容C4并联导通的电容补偿支路形成电流信号，电流信号通过电路电连接输出到待测对象107对流经待测对象寄生电容的电流进行补偿，从而实现对待测对象107的寄生电容的补偿。

可选的，放大单元包括第二电压源、第四晶体管、第五晶体管、第四恒流源、第五恒流源、第六恒流源和偏置电压源。

图12示出了本申请的可变电容补偿模块的另一种放大单元结构，如图12所示：

在本申请的一些实施例中，放大单元包括第二电压源Vcc2、第四晶体管M4、第五晶体管M5、第四恒流源A4、第五恒流源A5、第六恒流源A6和偏置电压源Vbias。

第四恒流源A4的第一端与第四晶体管M4的第一端电连接；

第五恒流源A5的第一端与第五晶体管M5的第一端电连接；

第四恒流源A4的第二端及第五恒流源A5的第二端均与第二电压源Vcc2电连接；

第四晶体管M4的第二端与第五晶体管M5的第二端电连接；

第六恒流源A6的第一端与第四晶体管M4的第二端及第五晶体管M5的第二端电连接，第六恒流源A6的第二端接地；

第四晶体管M4的控制端用于与待测对象107电连接；

第五晶体管M5的控制端与偏置电压源Vbias的第一端电连接，偏置电压源Vbias的第二端接地。

示例性的，第四晶体管M4和第五晶体管M5可以是N型晶体管。第四晶体管M4的第一端可以是第四晶体管M4的漏极，第四晶体管M4的第二端可以是第四晶体管M4的源极，第四晶体管M4的控制端是第四晶体管M4的栅极，第五晶体管M5同理。此外，第四晶体管M4和第五晶体管M5也可以是P型晶体管，本申请对此不作限制。

第二电压源Vcc2为任意可为第四晶体管和第五晶体管提供稳定电压信号的电压源。

偏置电压源Vbias为第五晶体管M5的栅极提供电压信号，从而使第五晶体管M5导通。

在该实施例中，通过第四晶体管M4、第五晶体管M5、第四恒流源A4、第五恒流源A5和第六恒流源A6组成的放大单元为基底电容C4和电容补偿支路提供电压信号，在基底电容C4和与基底电容C4并联导通的电容补偿支路形成电流信号，电流信号通过电路电连接输出到待测对象107对流经待测对象107寄生电容的电流进行补偿，从而实现对待测对象107的寄生电容的补偿。

可选的，控制逻辑模块106包括控制单元1062和移位寄存器1061，控制单元1062与移位寄存器1061电连接，控制逻辑模块106通过控制单元1062对电容补偿支路的通断进行控制。

在本申请的实施例中，在检测到待测对象的电压峰值信号大于阈值电压时，移位寄存器1061保存电压比较模块从电压比较开始至待测对象的电压峰值大于阈值电压值时经过的时钟脉冲的个数；

在移位寄存器1061中存储有电压比较结果的情况下，控制单元根据移位寄存器1061中存储的电压比较结果对电容补偿支路的导通数量进行控制。

在该实施例中，控制逻辑模块106可以根据电压比较模块105的输出结果控制可变电容补偿模块的电容补偿支路的通断，从而控制补偿电容的大小。在移位寄存器1061中存储有电压比较结果的情况下，控制单元根据移位寄存器1061中存储的电压比较结果对电容补偿支路的通断进行控制，提高电容补偿的效率。

本申请还提供了一个具体的实施例，示例性的，待测对象为纳米孔测序电路的纳米孔。

下面结合图13所示的本申请的一个完整的补偿电容调校电路对本申请补偿电容调校完整过程进行介绍：

步骤一、开关SW1、SW2闭合，V1产生交流电压信号，补偿电容电路开始自动调校。

步骤二、电压峰值检测模块（二极管D1和第二电容C2）采集纳米孔（由R1和C3表示）上的交流电压峰值Vx，并将其与预先设定的固定阈值电压Vth进行比较。

步骤三、若Vx超过阈值电压Vth，则电压比较器U1发生翻转；若Vx未超过阈值电压Vth，则电压比较器U1输出保持不变。

步骤四、电压比较器U1的输出被发送至控制逻辑模块，同时控制逻辑模块根据电压比较的结果，决定模拟开关SW4是否导通。

步骤五、当Vx未超过阈值电压Vth时，控制逻辑模块控制开关SW4导通，可变电容补偿单元输出的补偿电容值增加。

步骤六、当可变电容补偿电路模块输出的补偿电容值增加时，Vx电压值将会随之加大。

步骤七、SW4导通后，纳米孔上的交流电压峰值Vx继续与Vth进行比较，此时的电压比较结果被保存至移位寄存器1061；当可变电容补偿电路模块输出的补偿电容值显著低于纳米孔寄生电容值C3时电压峰值检测模块输出电压值Vx较低，若SW4导通后增大的Vx仍然小于Vth，则表示补偿电容没有增加到位，电压比较器U1输出保持不变，控制逻辑模块控制开关SW5导通，可变电容补偿模块输出的补偿电容值继续增加。

步骤八、以此类推，可变电容补偿电路模块输出的补偿电容值逐渐增加并且逐渐靠近纳米孔寄生电容值C3，Vx电压值将会随之加大。当补偿电容值增加到位时，Vx将会超过预设的阈值电压Vth，电压比较器U1输出翻转，电压比较结果被保存至移位寄存器1061，同时控制逻辑模块不再导通下一个模拟开关，可变电容补偿模块输出的补偿电容值停止增加。

步骤九、补偿电容自动调校完成，V1停止输出交流电压信号，同时模拟开关SW1、SW2关断。

步骤十、自动调校后的电容比较结果保存在移位寄存器1061中，供后续测量过程中使用。

本申请提供了一种补偿电容调校方法，如图14所示，包括

步骤1401，将补偿电容调校电路与待测对象电连接；

步骤1402，控制补偿电容调校电路的激励信号模块提供激励信号；

步骤1403，在待测对象的电压峰值小于阈值电压的情况下，控制可变电容补偿模块中的电容补偿支路依次导通，直至检测到待测对象的电压峰值大于阈值电压。

涉及步骤1401，将待测对象与本申请实施例提供的补偿电容调校电路电连接。

其中，补偿电容调校电路为与图1至图13对应的实施例中的补偿电容调校电路。

涉及步骤1402，控制激励信号模块的模拟控制开关导通，利用激励信号模块为补偿电容调校电路提供激励信号。

涉及步骤1403，在待测对象的电压峰值信号小于阈值电压的情况下，控制逻辑模块控制可变电容补偿模块的电容补偿支路依次导通，直至待测对象的电压峰值信号大于阈值电压。

本申请的补偿电容调校方法，通过设置激励信号模块、电压峰值检测模块、电压比较模块、控制逻辑模块以及具有多个并联的电容补偿支路的可变电容补偿模块，当需要对待测对象进行电容补偿时，可将该补偿电容调校电路与待测对象电连接，并根据待测对象的电压峰值信号与阈值电压的比较结果对可变电容补偿模块的电容补偿支路的通断进行控制，来对待测对象的寄生电容进行补偿。由于可变电容补偿模块具有多个并联的电容补偿支路，因此，能够实现对不同待测对象的寄生电容进行差别化补偿，能够适用于不同待测对象的寄生电容补偿需求。

可选的，在检测到待测对象的电压峰值大于阈值电压值的情况下，移位寄存器保存电压比较模块的电压比较结果，该电压比较结果为从电压比较开始至待测对象的电压峰值大于阈值电压值时经过的时钟脉冲的个数。

在本申请的实施例中，在检测到待测对象的电压峰值信号大于阈值电压时，移位寄存器1061保存电压比较模块的电压比较结果，该电压比较结果为从电压比较开始至待测对象的电压峰值大于阈值电压值时经过的时钟脉冲的个数；

在移位寄存器中存储有电压比较结果的情况下，控制单元根据电压比较结果对电容补偿支路的导通数量进行控制。

在该实施例中，控制逻辑模块106可以根据电压比较模块105的输出结果控制可变电容补偿模块的电容补偿支路的通断，从而控制补偿电容的大小。

在移位寄存器1061中存储有电压比较结果的情况下，控制单元根据电压比较结果对电容补偿支路的通断进行控制，提高电容补偿的效率。

本申请还提供了一种纳米孔测序电路，纳米孔测序电路包含本申请实施例中的任一种补偿电容调校电路，补偿电容调校电路的激励信号模块、可变电容补偿模块和电压峰值检测模块分别用于与纳米孔电连接。

可选的，纳米孔测序电路还包括限流开关模块和第三电压源，限流开关模块的一端用于与待测对象电连接，另一端与第三电压源电连接。

图15示出了本申请的限流开关模块的一种可能的结构，如图15所示：

限流开关模块包括电阻R2和模拟开关SW3，电阻R2与第三电压源电连接，电阻R2和模拟开关SW3串联，限流开关模块用于为测序电路提供激励信号。

第三电压源Vcc3可为纳米孔测序电路提供稳定电压信号的任意电压源。

在该实施例中，电阻R2可以限制SW3在导通闭合瞬间电容的瞬间冲击充电电流，从而减小对相邻电流测量单元的干扰。

可选的，纳米孔测序电路还包括信号处理模块，信号处理模块用于与纳米孔的信号输出端或可变电容补偿电路放大单元的输出端电连接，以对纳米孔的输出信号进行处理。

在本申请的实施例中，纳米孔测序电路还包括信号处理模块，信号处理模块与纳米孔的信号输出端电连接用于对经过电容补偿后的纳米孔测序信号进行缓冲、放大、滤波以及去噪处理，并进行模数转换。

图16示出了本申请的纳米孔测序电路的一种结构示意图，如下：

如图16所示，SW1、SW2、SW3为模拟开关，R1为纳米孔等效并联电阻，C3为纳米孔等效寄生并联电容。R2为采样电阻，其阻值取值范围为几十兆欧姆至若干G欧姆。R2的实现方式可以是普通无源电阻，或者是有源电阻，以及使用液体沟道实现的电阻，在此不做限定。

在进行补偿电容自动调校时，SW3断开，SW1、SW2闭合。电容自动调校过程如前述方法步骤。

在进行纳米孔测序时，SW1、SW2断开，SW3持续闭合。电源电压Vcc3通过R2与纳米孔等效并联电阻R1进行分压，其分压输出电压为Vi；当不同的生物聚合物分子在电势驱动下通过纳米孔时，纳米孔测序电路分压输出Vi将出现相应的变化。可变电容补偿电路单元对分压输出Vi进行电容补偿，并对电压值Vi进行比例放大之后输出至Vo，放大倍数为1+R3/R4。

可选的，纳米孔测序电路还包括信号处理模块，信号处理模块直接与纳米孔的信号输出端相连接，以对纳米孔的输出信号进行处理。

图17示出了本申请的纳米孔测序电路的另一种实施例方案，如下：如图17所示，经过电容补偿以及电压放大之后的输出电压Vo，输入至信号处理模块，由信号处理模块对纳米孔测序信号进行缓冲、放大、滤波以及去噪处理，并进行模数转换。

需要说明的是，本申请的纳米孔测序电路使用了本申请的补偿电容校电路，且能够达到相同的有益效果，为避免重复，对此不作赘述。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (13)

1.一种补偿电容调校电路，其特征在于，包括：

激励信号模块，用于与待测对象电连接，以向所述待测对象输出激励信号；

可变电容补偿模块，用于与所述待测对象电连接，所述可变电容补偿模块包括N个并联的电容补偿支路、与所述电容补偿支路并联的放大单元以及与所述电容补偿支路并联的基底电容，N为大于1的整数；

电压峰值检测模块，用于与所述待测对象电连接，以检测所述待测对象输出端的电压峰值；

阈值电压模块，用于提供固定的阈值电压信号；

电压比较模块，所述电压比较模块的输入端与所述电压峰值检测模块及所述阈值电压模块电连接，用于比较所述电压峰值检测模块检测的电压峰值与所述阈值电压模块的阈值电压值；

控制逻辑模块，与所述电压比较模块的输出端及所述可变电容补偿模块电连接，用于根据所述电压比较模块的输出结果对所述电容补偿支路的通断进行控制；

所述根据所述电压比较模块的输出结果对所述电容补偿支路的通断进行控制，包括：

在所述待测对象的电压峰值小于阈值电压值的情况下，控制所述可变电容补偿模块中的电容补偿支路依次导通，直至检测到所述待测对象的电压峰值大于所述阈值电压值。

2.根据权利要求1所述的补偿电容调校电路，其特征在于，所述激励信号模块包括第一交流电源、第一电容和第一开关；

所述第一交流电源、所述第一电容、所述第一开关依次串联电连接。

3.根据权利要求1所述的补偿电容调校电路，其特征在于，每个所述电容补偿支路分别包括串联的补偿电容和控制开关，所述电容补偿支路的控制开关与所述控制逻辑模块电连接，所述控制逻辑模块用于根据所述电压比较模块的输出结果对所述电容补偿支路的控制开关进行控制。

4.根据权利要求1所述的补偿电容调校电路，其特征在于，所述放大单元包括第一电阻、第二电阻和运算放大器；

所述运算放大器的同相输入端用于与所述待测对象电连接；

所述电容补偿支路电连接在所述运算放大器的同相输入端与输出端之间；

所述第一电阻的一端与所述运算放大器的反向输入端电连接，另一端接地；

所述第二电阻的一端与所述运算放大器的输出端电连接，另一端和反向输入端电连接。

5.根据权利要求4所述的补偿电容调校电路，其特征在于，所述可变电容补偿模块还包括：第一电压源、源极跟随电路，所述源极跟随电路包括:第一晶体管、第一恒流源；

所述第一晶体管的控制端与所述待测对象的输出端电连接，所述第一晶体管的第一端与所述第一电压源电连接，所述第一晶体管的第二端与所述第一恒流源的第一端电连接，所述第一恒流源的第二端接地，所述第一晶体管的第二端与所述运算放大器的同相输入端电连接。

6.根据权利要求1所述的补偿电容调校电路，其特征在于，所述放大单元包括第二晶体管、第三晶体管、第二恒流源和第三恒流源；

所述第二晶体管的控制端与所述第三晶体管的第一端电连接，所述第二晶体管的第二端与所述第二恒流源的第一端电连接，所述第二恒流源的第二端接地；

所述第三晶体管的控制端与所述第二晶体管的第一端电连接，所述第三晶体管的第二端与所述第三恒流源的第一端电连接，所述第三恒流源的第二端接地；

所述第二晶体管的第一端和所述第三晶体管的第一端用于与所述待测对象电连接。

7.根据权利要求1所述的补偿电容调校电路，其特征在于，所述放大单元包括第二电压源、第四恒流源、第五恒流源、第六恒流源、偏置电压源、第四晶体管和第五晶体管；

所述第四恒流源的第一端与所述第四晶体管的第一端电连接；

所述第五恒流源的第一端与所述第五晶体管的第一端电连接；

所述第四恒流源的第二端及所述第五恒流源的第二端均与所述第二电压源电连接；

所述第四晶体管的第二端与所述第五晶体管的第二端电连接；

所述第六恒流源的第一端与所述第四晶体管的第二端及所述第五晶体管的第二端电连接，所述第六恒流源的第二端接地；

所述第四晶体管的控制端用于与所述待测对象电连接；

所述第五晶体管的控制端与所述偏置电压源的第一端电连接，所述偏置电压源的第二端接地。

8.根据权利要求1所述的补偿电容调校电路，其特征在于，所述控制逻辑模块包括控制单元和移位寄存器，所述控制单元与所述移位寄存器电连接，所述控制逻辑模块通过所述控制单元对所述电容补偿支路的通断进行控制；

所述移位寄存器用于保存电压比较结果，所述电压比较结果为所述电压比较模块从电压比较开始至所述待测对象的电压峰值大于阈值电压值时经过的时钟脉冲的个数；

在所述移位寄存器中存储有所述电压比较结果的情况下，所述控制单元根据所述电压比较结果对所述电容补偿支路的导通数量进行控制。

9.一种补偿电容调校方法，其特征在于，包括：

将权利要求1至8中任一项所述的补偿电容调校电路与待测对象电连接；

控制所述补偿电容调校电路的激励信号模块提供激励信号；

在所述待测对象的电压峰值小于阈值电压值的情况下，控制所述可变电容补偿模块中的电容补偿支路依次导通，直至检测到所述待测对象的电压峰值大于所述阈值电压值。

10.根据权利要求9所述的方法，其特征在于，还包括：

在检测到所述待测对象的电压峰值大于所述阈值电压值的情况下，保存所述电压比较模块从电压比较开始至所述待测对象的电压峰值大于阈值电压值时经过的时钟脉冲的个数。

11.一种纳米孔测序电路，其特征在于，包括权利要求1-8中的任意一项所述的补偿电容调校电路，所述补偿电容调校电路的激励信号模块、可变电容补偿模块和电压峰值检测模块分别用于与所述纳米孔电连接。

12.根据权利要求11所述的纳米孔测序电路，其特征在于，所述纳米孔测序电路还包括限流开关模块和第三电压源，所述限流开关模块的一端用于与所述纳米孔电连接，另一端与所述第三电压源电连接。

13.根据权利要求11所述的纳米孔测序电路，其特征在于，所述纳米孔测序电路还包括信号处理模块，所述信号处理模块用于与所述纳米孔的信号输出端或所述可变电容补偿模块的所述放大单元的输出端电连接，以对所述纳米孔的输出信号进行处理。

Images