CN113992872A - 一种cmos图像传感器的像素阵列读出结构 - Google Patents
一种cmos图像传感器的像素阵列读出结构 Download PDFInfo
- Publication number
- CN113992872A CN113992872A CN202111283729.0A CN202111283729A CN113992872A CN 113992872 A CN113992872 A CN 113992872A CN 202111283729 A CN202111283729 A CN 202111283729A CN 113992872 A CN113992872 A CN 113992872A
- Authority
- CN
- China
- Prior art keywords
- image sensor
- cmos image
- pixel array
- circuit
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003491 array Methods 0.000 claims description 21
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Abstract
本发明公开了一种CMOS图像传感器像素阵列的读出结构，包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列；还包括电荷释放电路阵列，所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧，且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。本发明的目的在于提供一种CMOS图像传感器的像素阵列读出结构，通过在CMOS图像传感器像素阵列远离积分器电路阵列的一侧加入电荷释放电路阵列，使得将坏列中像素累积的电荷清除掉，从而使其不影响相邻的列。
Description
技术领域
本发明涉及图像传感器技术领域，具体涉及一种CMOS图像传感器的像素阵列读出结构。
背景技术
现有的CMOS图像传感器的像素阵列读出结构如图1所示，每一列像素只有一条信号线，而这条信号线的长度超过10cm，而其宽度一般只有1um～2um，所以列信号线在像素区域部分很容易出现断线的情况。
列信号线断线会导致部分像素的光生电荷不断积累，如图3所示，图3中三个PN节相邻排列，中间PN结开关断开，在光照下，PN节不断积累光生电荷，PN结阴极的电压不断降低，如果PN结两端的电压大于二极管导通电压，则在衬底和该PN结之间存在电流。左右两侧的PN结在光照下产生的电荷被异常的PN接吸收，导致左右两侧的PN结信号异常。因此，如果是一列像素的信号线断掉，就会产生连续的三列甚至五列连续坏线。
而在图像后期处理中，单独的一条坏线可以通过校准消除，但是连续的多条坏线无法通过校准消除，因此当存在连续的多条坏线时，这个探测器都不能用于成像，只能报废。
发明内容
本发明的目的在于提供一种CMOS图像传感器的像素阵列读出结构，通过在CMOS图像传感器像素阵列远离积分器电路阵列的一侧加入电荷释放电路阵列，使得将坏列中像素累积的电荷清除掉，从而使其不影响相邻的列。
本发明通过下述技术方案实现：
一种CMOS图像传感器像素阵列的读出结构，包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列；还包括电荷释放电路阵列，所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧，且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。
优选地，所述电荷释放电路包括NMOS管、开关管以及单位增益电压缓冲放大器；
所述单位增益电压缓冲放大器的输出端与所述NMOS管的栅极和漏极连接，所述NMOS管的源极与所述开关管的漏极连接，所述开关管的源极与所述列信号线连接。
优选地，所有的所述电荷释放电路共用一个所述单位增益电压缓冲放大器。
优选地，还包括行选通电路阵列，所述行选通电路阵列中的行选通电路分别与所述CMOS图像传感器像素阵列中的每一行行选信号线电连接。
优选地，所述行选通电路包括D触发器和buffer电路，所述D触发器的输出端与所述带buffer电路的输入端连接，所述buffer电路的输出端与所述行选信号线电连接。
优选地，所述行选通电路包括D触发器和带高阻输出模式的buffer电路，所述带高阻输出模式的buffer电路的第一输入端和所述D触发器的输出端电连接，所述带高阻输出模式的buffer电路的第二输入端用于接收高阻模式控制信号，所述带高阻输出模式的buffer电路的输出端与所述行选信号线电连接。
优选地，所述行选通电路阵列由串联的所述行选通电路构成。
优选地，所述行选通电路阵列设置为至少2个。
优选地，当所述行选通电路阵列设置为2个时，所述行选通电路阵列设置于所述CMOS图像传感器像素阵列的两侧，且均与所述行选信号线电连接。
优选地，当所述行选通电路阵列设置为超过2个时，其中两个所述行选通电路阵列设置于所述CMOS图像传感器像素阵列的两边，余下的所述行选通电路阵列间隔设置于所述CMOS图像传感器像素阵列的中间，且所有的所述行选通电路阵列均与所述行选信号线电连接。
本发明与现有技术相比，具有如下的优点和有益效果：
1、在现有的CMOS图像传感器像素阵列的读出结构中加入电荷释放电路，防止列坏线中电荷积累，产生连续坏线的问题；
2、将CMOS图像传感器像素阵列的两侧都设置选通电路阵列，防止出现行坏线的问题；
3、在现有的行选通电路的行选信号buffer中加入高阻输出模式，解决行选通电路内部短路断路导致的图像异常问题。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为现有的CMOS图像传感器像素阵列的读出结构示意图；
图2为像素阵列行坏线、列坏线产生机制的示意图；
图3为像素电荷累积影响周围像素的示意图；
图4为本发明提供的CMOS图像传感器像素阵列的读出结构示意图；
图5为现有的行选通电路结构及其时序关系示意图；
图6为本发明在像素阵列中间增加一个行选通电路阵列的示意图；
图7为本发明提供的行选通电路结构示意图；
图8为不带高阻输出模式的buffer电路结构与带高阻输出模式的buffer电路结构的对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
现有的CMOS图像传感器像素阵列的读出结构如图1所示，在列方向上，每一列像素共用一条信号线，如图1中的DL<1>、DL<2>、...DL<M>，每一条信号线都和积分器运放的反向输入端连接，积分器运放的正向输入端和参考电压VREF连接。每一行像素开关开启后，CMOS图像传感器像素阵列中的光电二极管的光生电荷转移到积分器电容上以电压形式输出，并且将光电二极管的电压复位到VREF。
由于每一列像素只有一条信号线，而这条信号线的长度超过10cm，而其宽度一般只有1um～2um，所以列信号线在像素区域部分很容易出现断线的情况，如果信号线DL<4>在图2中位置2处断开，第四列像素的前两个像素都能正常读出，但是其余的像素和DL<4>断开，像素开关开启后，像素内的电荷不能被正常积分，在图像上表现为一条列坏线。
具体地，列信号线断线会导致部分像素的光生电荷不断积累，如图3所示，图3中三个PN节相邻排列，中间PN结开关断开，在光照下，PN节不断积累光生电荷，PN结阴极的电压不断降低，如果PN结两端的电压大于二极管导通电压，则在衬底和该PN结之间存在电流。左右两侧的PN结在光照下产生的电荷被异常的PN接吸收，导致左右两侧的PN结信号异常。因此，如果是一列像素的信号线断掉，就会产生连续的三列甚至五列连续坏线。而在图像后期处理中，单独的一条列坏线都可以通过校准消除，但是连续的多条坏线无法通过校准消除，因此这个探测器都不能用于成像，只能报废。
基于此，在本申请中，通过在CMOS图像传感器像素阵列远离积分器电路阵列的一侧加入电荷释放电路阵列，使得将坏列中像素累积的电荷清除掉，从而使其不影响相邻的列，因此在图像中只有一条孤立的坏线，后期可以通过校准消除，因此不会影响该探测器的成像。
具体地，本实施例中的电荷释放电路包括一个二极管连接的NMOS管M1、开关管M2以及单位增益缓冲放大器VREF buffer；其中，单位增益缓冲放大器VREF buffer的输出端与NMOS管M1的栅极和漏极连接，NMOS管M1的源极与开关管M2的漏极连接，开关管M2的源极与列信号线连接。其中，作为优选地，为了节约器件成本，所有的电荷释放电路共用一个单位增益缓冲放大器VREF buffer。
具体使用时，单位增益缓冲放大器VREF buffer的输入端输入参考电压VREF，并使得输入的参考电压VREF和积分器电路阵列中的积分器正输入端电压相同，同时开关管M2的栅极接入开关控制信号EN，当EN为高电平时，电荷释放电路正常工作；当EN为低电平时，电荷释放功能不起作用。
以下以DL<1>为例对本方案的原理进行说明：
积分器的正输入端电压为VREF，由于积分器OP的增益很高，在正常积分时，每一列的信号线DL上的电压也基本接近VREF；当DL<1>没有断线时，开关管M2导通，NMOS管M1的栅极、漏级和源级电压都为VREF，此时NMOS管M1不会导通，不会影响DL<1>信号线上的信号积分；当DL<1>在像素区域某个位置出现断线时，则靠近积分器一侧的像素能正常工作，远离积分器的DL被NMOS管M1钳为到VREF-VTH，其中，VTH为NMOS管M1管的阈值电压，行选通开关开启时，和积分器断开连接的像素被复位到VREF-VTH，像素中产生的电荷被释放掉，不会逐步累积，这条列坏线不会影响到相邻列。
除此之外，为了能对每一行的像素进行控制，还设置有行选通电路阵列，本实施例的行选通电路阵列如图5所示，其中，ROWSEL<1>、ROWSEL<2>，...ROWSEL<N>为每一行的像素开关控制信号，行选通电路阵列按照图5所示的时序关系顺序产生这些像素开关控制信号，以控制ROWSEL<1>、ROWSEL<2>…ROWSEL<N>依次开启每一行像素。
具体地，本实施的行选通电路阵列由串联的D触发器构成，且每一个D触发器的输出端连接一个buffer电路，buffer电路的输出端与行选信号线电连接。工作时，RN为D触发器复位信号，STI为起始信号，CLK为时钟信号，在RN为低电平时所有D触发器输出复位到低电平，在CLK时钟的上升沿，行选通输出信号依次输出高电平。
进一步地，考虑到行选信号线与列选信号线一样，长度也超过10cm，宽度一般也只有1um～2um，因此一样容易出现行选信号线断裂产生连续行坏线的问题。
基于此，本实施例在具体实施时，至少设置2个行选通电路阵列，如图4所示。当CMOS图像传感器像素阵列较小时(比如几百个列)，行选通电路阵列设置为2个，且2个行选通电路阵列分别设置于CMOS图像传感器像素阵列的两侧，并与行选信号线电连接；当CMOS图像传感器像素阵列较大时(比如几千个列)，行选通电路阵列设置为多个(至少3个)，且其中两个行选通电路阵列分别设置于CMOS图像传感器像素阵列的两侧，其余的行选通电路阵列设置于CMOS图像传感器像素阵列的中部，并与行选信号线电连接。
其中，值得说明的是，由于当行选通电路阵列设置于CMOS图像传感器像素阵列的中间时，由于该行选通电路阵列会占据一列像素位置，因此在图像上会存在一条固定的列坏线，由于孤立的列坏线可以通过校准消除，连续的列坏线没有办法消除，因此，设置在CMOS图像传感器像素阵列中间的行选通电路阵列需间隔设置，如图6所示。
具体工作时，所有的行选通电路阵列中的同一行同时产生行选通信号以控制每一行的像素开关，如果行选通走线在像素区域断开，则CMOS图像传感器像素阵列中的CMOS图像传感器分别由左右两侧的行选通电路来驱动，因此不会产生连续的行坏线。
进一步地，如图5所示，在上述的行选通电路中，假设第K(K<N)个D触发器的Q输出端和地线短路，则从第K行开始的所有像素开关的栅极都固定为低电平，对应的像素区域都没有信号输出，因此会出现大面积的像素坏区。另外假设第K(K<N)个D触发器的输出和第K+1和D触发器的输入断开，由于第K+1的D触发器的输入悬空，所以从第K+1行开始行选信号可能都是高电平，或者是低电平，也会出现大面积的像素坏区。
基于此，为解决上述问题，本实施例对行选通电路阵列的结构进行了改进，如图7所示，本实施例的行选通电路阵列包括D触发器和带高阻输出模式的buffer电路，带高阻输出模式的buffer电路的第一输入端和D触发器的输出端电连接，带高阻输出模式的buffer电路的第二输入端用于接收高阻模式控制信号，带高阻输出模式的buffer电路的输出端与行选信号线电连接。
其中，带高阻输出模式的buffer电路的结构如图8所示，高阻模式控制信号CTRL传递给带高阻输出模式的buffer电路，当CTRL为低电平时，带高阻输出模式的buffer电路正常工作；当CTRL为高电平，所有带高阻输出模式的buffer电路输出都为高阻态。
具体使用时，如果左侧行选通电路阵列中出现短路或者断路，将行选通电路1的CTRL1信号配置成高电平，左侧的所有行选通电路输出都为高阻态，只用右侧的行选通电路产生行选信号，从而避免出现大面积的图像异常问题；如果右侧行选通2电路中出现短路或者断路，将CTRL2信号配置成高电平，右侧的所有行选通输出都为高阻态，只用左侧的行选通电路产生行选信号，从而避免出现大面积的图像异常问题。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种CMOS图像传感器像素阵列的读出结构，包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列，其特征在于，还包括电荷释放电路阵列，所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧，且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。
2.根据权利要求1所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述电荷释放电路包括NMOS管、开关管以及单位增益电压缓冲放大器；
所述单位增益电压缓冲放大器的输出端与所述NMOS管的栅极和漏极连接，所述NMOS管的源极与所述开关管的漏极连接，所述开关管的源极与所述列信号线连接。
3.根据权利要求2所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所有的所述电荷释放电路共用一个所述单位增益电压缓冲放大器。
4.根据权利要求1所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，还包括行选通电路阵列，所述行选通电路阵列中的行选通电路分别与所述CMOS图像传感器像素阵列中的每一行行选信号线电连接。
5.根据权利要求4所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述行选通电路包括D触发器和buffer电路，所述D触发器的输出端与所述带buffer电路的输入端连接，所述buffer电路的输出端与所述行选信号线电连接。
6.根据权利要求4所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述行选通电路包括D触发器和带高阻输出模式的buffer电路，所述带高阻输出模式的buffer电路的第一输入端和所述D触发器的输出端电连接，所述带高阻输出模式的buffer电路的第二输入端用于接收高阻模式控制信号，所述带高阻输出模式的buffer电路的输出端与所述行选信号线电连接。
7.根据权利要求5或6所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述行选通电路阵列由串联的所述行选通电路构成。
8.根据权利要求7所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述行选通电路阵列设置为至少2个。
9.根据权利要求7所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，当所述行选通电路阵列设置为2个时，所述行选通电路阵列设置于所述CMOS图像传感器像素阵列的两侧，且均与所述行选信号线电连接。
10.根据权利要求7所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，当所述行选通电路阵列设置为超过2个时，其中两个所述行选通电路阵列设置于所述CMOS图像传感器像素阵列的两边，余下的所述行选通电路阵列间隔设置于所述CMOS图像传感器像素阵列的中间，且所有的所述行选通电路阵列均与所述行选信号线电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111283729.0A CN113992872B (zh) | 2021-11-01 | 2021-11-01 | 一种cmos图像传感器的像素阵列读出结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111283729.0A CN113992872B (zh) | 2021-11-01 | 2021-11-01 | 一种cmos图像传感器的像素阵列读出结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113992872A true CN113992872A (zh) | 2022-01-28 |
| CN113992872B CN113992872B (zh) | 2024-03-29 |
Family
ID=79745436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111283729.0A Active CN113992872B (zh) | 2021-11-01 | 2021-11-01 | 一种cmos图像传感器的像素阵列读出结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113992872B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102867491A (zh) * | 2012-09-03 | 2013-01-09 | 京东方科技集团股份有限公司 | 一种液晶面板驱动电路及方法、显示装置 |
| US20150237276A1 (en) * | 2014-02-18 | 2015-08-20 | Semiconductor Components Industries, Llc | Image Sensor Array with External Charge Detection Circuitry |
| CN108924445A (zh) * | 2018-08-01 | 2018-11-30 | 纳米维景(成都)科技有限公司 | 基于roi的图像读出电路、图像读出方法及图像探测器 |
| CN111404533A (zh) * | 2019-01-02 | 2020-07-10 | 京东方科技集团股份有限公司 | 检测电路、纹路识别装置及驱动方法 |
| CN214251036U (zh) * | 2021-03-10 | 2021-09-21 | 北京同芯科技有限公司 | 高可靠性电流频率转换电路 |
-
2021
- 2021-11-01 CN CN202111283729.0A patent/CN113992872B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102867491A (zh) * | 2012-09-03 | 2013-01-09 | 京东方科技集团股份有限公司 | 一种液晶面板驱动电路及方法、显示装置 |
| US20150237276A1 (en) * | 2014-02-18 | 2015-08-20 | Semiconductor Components Industries, Llc | Image Sensor Array with External Charge Detection Circuitry |
| CN108924445A (zh) * | 2018-08-01 | 2018-11-30 | 纳米维景(成都)科技有限公司 | 基于roi的图像读出电路、图像读出方法及图像探测器 |
| CN111404533A (zh) * | 2019-01-02 | 2020-07-10 | 京东方科技集团股份有限公司 | 检测电路、纹路识别装置及驱动方法 |
| CN214251036U (zh) * | 2021-03-10 | 2021-09-21 | 北京同芯科技有限公司 | 高可靠性电流频率转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113992872B (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190158767A1 (en) | Image sensor and method for operating an image sensor | |
| US9241117B2 (en) | Image pickup apparatus | |
| US8217328B2 (en) | Low noise pixel readout circuit with high conversion gain | |
| US20040135063A1 (en) | APS pixel with reset noise suppression and programmable binning capability | |
| JP5812959B2 (ja) | 撮像装置 | |
| US20060232580A1 (en) | Amplifying solid-state imaging device | |
| US7755685B2 (en) | Electron multiplication CMOS imager | |
| US9544521B2 (en) | Imaging device | |
| EP1475962B1 (en) | Solid state imager and camera system | |
| US7602429B2 (en) | Paired differential active pixel sensor | |
| US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
| US10785437B2 (en) | Area and power efficient multi-voltage row driver circuitry for image sensors | |
| KR19980071794A (ko) | 능동 픽셀 센서 및 능동 픽셀 센서용 선택 신호발생 방법 | |
| US9881961B2 (en) | Solid-state imaging device | |
| CN101902583B (zh) | 影像传感器及具有高转换增益的低噪声像素读出电路 | |
| US9172893B2 (en) | Solid-state imaging device and imaging apparatus | |
| KR940006394A (ko) | 고체촬상장치 | |
| CN113992872B (zh) | 一种cmos图像传感器的像素阵列读出结构 | |
| US11523081B2 (en) | Solid-state imaging device | |
| CN116960133A (zh) | 一种高填充系数雪崩二极管传感器 | |
| KR100523233B1 (ko) | 씨모스 이미지 센서 및 이미지 센싱 방법 | |
| US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
| US10574923B2 (en) | Image capturing device and driving method thereof | |
| JP2020102847A (ja) | インピーダンスが制御される行導体を有するマトリクスアレイ検出器 | |
| US20200092503A1 (en) | Solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |