CN113987990A - 一种自动化实现soc芯片io引脚复用的方法及系统 - Google Patents
一种自动化实现soc芯片io引脚复用的方法及系统 Download PDFInfo
- Publication number
- CN113987990A CN113987990A CN202111212451.8A CN202111212451A CN113987990A CN 113987990 A CN113987990 A CN 113987990A CN 202111212451 A CN202111212451 A CN 202111212451A CN 113987990 A CN113987990 A CN 113987990A
- Authority
- CN
- China
- Prior art keywords
- pin
- multiplexing
- multiplex
- soc chip
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种自动化实现SOC芯片IO引脚复用的方法,其包括:步骤S10,建立用于SOC芯片的IO复用表;步骤S11,读取所述IO复用表,根据所读取的内容自动化生成SOC芯片中每一端口的复用代码;步骤S12,将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。本发明还公开了相应的系统。实施本发明,可以在SOC芯片开发或使用中,通过设置或更新IO复用表,自动实现SOC芯片IO引脚复用,提高了引脚复用的效率、成本及便利性。
Description
技术领域
本发明涉及计算机芯片设计技术领域,具体涉及一种自动化实现SOC芯片IO引脚复用的方法及系统。
背景技术
目前,随着芯片技术的发展,芯片的集成度越来越高,芯片所支持的功能越来越复杂,芯片内部的功能模块有越来越多的接口信号需要引出到芯片管脚,但是芯片管脚数目是有限的,故需要对芯片的IO管脚进行复用处理。
在现有技术中,每个SOC都需要IO复用功能,特别是一些复杂的芯片,IO脚较多,复用的工作量较大,而现有的复用工作常通过人工实现,容易出错。此外,在芯片开发中期经常会修改IO复用功能,在每次修改IO复用功能后都需要重新检查IO复用模块,由此增加了工作量及成本,同时效率低,有可能会影响项目周期。
发明内容
本发明所要解决的技术问题在于,提供一种自动化实现SOC芯片IO引脚复用的方法及系统。可以在SOC芯片开发或使用中,通过设置IO复用表,自动实现SOC芯片IO引脚复用,提高了引脚复用的效率、成本及便利性。
为解决上述技术问题,本发明的一方面,提供一种自动化实现SOC芯片IO引脚复用的方法,其包括如下步骤:
步骤S10,建立用于SOC芯片的IO复用表,其中,所述SOC芯片对应于多个端口,每一端口对应于至少一个IO引脚,每一IO引脚复用多个功能;
步骤S11,读取所述IO复用表,根据所读取的内容自动化生成SOC芯片中每一端口的复用代码;
步骤S12,将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。
优选地,所述步骤S10进一步包括:
步骤S100,确定SOC的集成外设的引脚总数量以及每一端口包括的引脚数量,确定端口数量以及对应的端口名称;
步骤S101,根据SOC外设的应用功能确定寄存器的所有可选的数值,根据端口名称以及寄存器的可选数值形成初步IO复用表;
步骤S102,根据设定的内容命名规则以及SOC集成外设的应用功能,在初步IO复用表中填入对应的内容形成最终的IO复用表。
优选地,在初步IO复用表中,以端口名称为列,以寄存器的可选数值为行;
所述设定的内容命名规则为:在初步IO复用表中填入的内容以信号名加后缀的形式描述,后缀用于表明当前引脚的属性。
优选地,所述步骤S102进一步包括:
确定所述SOC芯片所集成的外设的名称,将同一个外设的引脚设置在同一列;
先确定SDRAM(synchronous dynamic random-access memory,同步动态随机存取内存)对应的引脚,再确定SDRAM使用的时钟对应的引脚,然后再确定其他的信号所对应的引脚。
优选地,所述步骤S11进一步包括:
读取IO复用表,根据IO复用表第一列生成对应于SOC芯片所有端口的多组GPIO(通用输入输出,General purpose input/output);并根据IO复用表的每一行的内容,生成每组GPIO对应的IO引脚的复用选择;
逐行扫描IO复用表中的内容,根据每个表格中的内容的后缀所代表的属性将每个格子的内容分别写入该引脚的输入信号、输出信号、输入使能信号和输出使能信号映射表中,从而形成每一端口的每一引脚的输入映射表、输出映射表以及使能映射表;
根据每组的GPIO的复用选择,生成选择器以把SOC芯片内部信号连接起来;并结合每一端口的每一引脚的输入映射表、输出映射表以及使能映射表,自动生成SOC芯片的每一端口的复用功能的控制逻辑的硬件描述语言代码,所述硬件描述语言代码包括:GPIO模块RTL(Register Transfer Level,寄存器转换级电路)代码以及GPIO顶层例化RTL代码。
相应地,本发明的另一方面,还提供一种自动化实现SOC芯片IO引脚复用的系统,其至少包括:
IO复用表创建单元,用于建立用于SOC芯片的IO复用表,其中,所述SOC芯片对应于多个端口,每一端口对应于至少一个IO引脚,每一引脚对应有多个功能;
自动化复用代码生成装置,用于读取来自所述IO复用表创建单元所创建的IO复用表,根据读取的IO复用表的内容自动化生成IO引脚复用模块。
代码写入单元,用于将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。
优选地,所述IO复用表创建单元进一步包括:
端口及名称确定单元,用于确定SOC的集成外设的引脚总数量以及每一端口包括的引脚数量,确定端口数量以及对应的端口名称;
初步IO复用表生成单元,用于根据SOC外设的应用功能确定寄存器的所有可选的数值,根据端口名称以及寄存器的可选数值形成初步IO复用表;
IO复用表生成单元,用于根据设定的内容命名规则以及SOC集成外设的应用功能,在初步IO复用表中填入对应的内容形成最终的IO复用表。
优选地,在初步IO复用表中,以端口名称为列,以寄存器的可选数值为行;
所述设定的内容命名规则为:在初步IO复用表中填入的内容以信号名加后缀的形式描述,后缀用于表明当前引脚的属性。
优选地,所述自动化复用代码生成装置进一步包括:
GPIO复用表解析单元,用于接收IO复用表,进行解析并获取所述IO复用表的信息;
GPIO module生成单元,用于根据GPIO复用表解析单元所获得的信息,生成每组GPIO的顶层、顶层的接口以及每组GPIO的module文件;
复用表扫描单元,用于扫描IO复用表,分别生成输入映射表、输出映射表、输入/输出映射表,并根据所述映射表在对应GPIO的module文件中生成输入管脚、输出管脚、输入/输出管脚的控制逻辑的硬件描述语言代码。
优选地,所述复用表扫描单元进一步包括:
输入管脚生成单元,用于扫描IO复用表,生成输入映射表,并根据所述输入映射表,在每组GPIO的module文件中生成输入管脚的控制逻辑的硬件描述语言代码;
输出管脚生成单元,用于扫描IO复用表,生成输出映射表,并根据所述输出映射表,在每组GPIO的module文件中生成输出管脚的控制逻辑的硬件描述语言代码;
输入/输出管脚生成单元,用于扫描IO复用表,生成输入/输出映射表,并根据所述输入/输出映射表,再在每组GPIO的module文件中生成输入/输出管脚的控制逻辑的硬件描述语言代码;
其中,所述各控制逻辑的硬件描述语言代码为GPIO模块RTL代码以及GPIO顶层例化RTL代码。
实施本发明实施例,具有如下的有益效果:
本发明提供一种自动化实现SOC芯片IO引脚复用的方法及系统。通过根据预定规则建立用于SOC芯片的IO复用表,然后读取所述IO复用表,根据所读取的内容自动化生成SOC芯片中每一端口的复用代码;最后将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。从而避免了现有技术中实现IO引脚复用时的容易出错并且人力成本高的问题;并且即便在中期修改了复用功能,只需要在复用表格中进行相应的修改,并读取修改后的IO复用表即可对芯片中的IO引脚复用模块进行更新,极大地减轻了IO复用的人力成本以及效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,根据这些附图获得其他的附图仍属于本发明的范畴。
图1为本发明提供的一种自动化实现SOC芯片IO引脚复用的方法的一个实施例的主流程示意图;
图2为图1中涉及的初步IO复用表的结构示意图;
图3为图1中涉及的最终的IO复用表的结构示意图;
图4为根据图3中的IO复用表获得的输入信号映射表的结构示意图;
图5为根据图3中的IO复用表获得的输出信号映射表的结构示意图;
图6为根据图3中的IO复用表获得的使能信号映射表的结构示意图;
图7为本发明提供的一种自动化实现SOC芯片IO引脚复用的系统的一个实施例的结构示意图;
图8为图7中IO复用表创建单元的结构示意图;
图9为图7中复用表扫描单元的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
如图1所示,示出了本发明提供一种自动化实现SOC芯片IO引脚复用的方法一个实施例的主流程示意图。一并结合图2至图6所示,在本实施例中,所述方法包括如下步骤:
步骤S10,建立用于SOC芯片的IO复用表,其中,所述SOC芯片对应于多个端口,每一端口对应于至少一个IO引脚,每一IO引脚复用多个功能;
在一个具体的例子中,所述步骤S10进一步包括:
步骤S100,确定SOC的集成外设的引脚总数量以及每一端口包括的引脚数量,从而确定端口数量以及对应的端口名称;
步骤S101,根据SOC外设的应用功能确定寄存器的所有可选的数值,根据端口名称以及寄存器的可选数值形成初步IO复用表;请参见图2中示出的初步IO复用表,其中,以端口名称为列,以寄存器的可选数值为行;可以理解的是,图中只示出了端口A,在实际应用中,可以在同一列中列出其他的端口的名称;更具体地,端口是根据项目需求,更进一步根据SOC中集成的外设的数量,其中外设模块数量决定了SOC的输入、输出引脚的总数量,然后每一个端口具有固定数量(如16个)引脚,从而可以获得需要选择的端口数量。表中的AF0-AF7代表寄存器的值,在实际的应用中,该成初步IO复用表可以是诸如Excle形式的表格。
步骤S102,根据设定的内容命名规则以及SOC集成外设的应用功能,在初步IO复用表中填入对应的内容形成最终的IO复用表。
在一个例子中,所述设定的内容命名规则为:在初步IO复用表中填入的内容以信号名加后缀的形式描述,后缀用于表明当前引脚的属性。在图3示出的最终的IO复用表中,后缀_I表示该引脚为输入引脚,_O表示该引脚为输出引脚,_IO表示该引脚为输入输出引脚,_OD后缀表示PAD是开漏,输入buffer和输出buffer同时打开;_ANA表示模拟信号。
而在实施的应用中,在该步骤S102进一步包括:
确定所述SOC芯片所集成的外设的名称,将同一个外设的引脚设置在同一列;
先确定SDRAM对应的引脚,再确定SDRAM使用的时钟对应的引脚,然后再确定其他的信号所对应的引脚。可以理解的是,在芯片的实际设计中,一般来说SDRAM引脚比较多,而且对时序要求比较高,所以希望在PCB布线中等长,所以需要将SDRAM的引脚尽量安排在一起,故需要先确定SDRAM对应的引脚,再确定其时钟对应的引脚以及其他信号所对应的引脚。
在一个具体的例子中,可以根据SOC芯片的实际的终端系统应用需求来填写填写初步IO复用表,例如,如果通过SOC芯片实现蓝牙功能的音箱,就需要I2S、spi和UART端口。其中,I2S用于音频的输入输出,Spi用于固件的存储,而UART用于跟蓝牙模块的通信。此时需考虑三个外设同时使用时不会在IO复用时引起冲突,具体填写顺序如下:I2S/UART/Spi,以保证外设之间的互联不冲突。
步骤S11,读取所述IO复用表,根据所读取的内容自动化生成SOC芯片中每一端口的复用代码;
在一个具体的例子中,所述步骤S11进一步包括:
读取IO复用表,根据IO复用表第一列生成对应于SOC芯片所有端口的多组GPIO;并根据IO复用表的每一行的内容,生成每组GPIO对应的IO引脚的复用选择;
逐行扫描IO复用表中的内容,根据每个表格中的内容的后缀所代表的属性将每个格子的内容分别写入该引脚的输入信号、输出信号、输入使能信号和输出使能信号映射表中,从而形成每一端口的每一引脚的输入映射表、输出映射表以及使能映射表,图4至图6分别示出了一个例子;
根据每组的GPIO的复用选择,生成选择器以把SOC芯片内部信号连接起来;并结合每一端口的每一引脚的输入映射表、输出映射表以及使能映射表,自动生成SOC芯片的每一端口的复用功能的控制逻辑的硬件描述语言代码,所述硬件描述语言代码包括:GPIO模块RTL代码以及GPIO顶层例化RTL代码。
可以理解的是,上述的过程可以通过诸如预先编好的脚本文件自动实现。
步骤S12,将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。可以理解的是,所述复用代码写入所述SOC芯片中扣,会更新芯片中IO引脚复用模块的内容;而SOC芯片中的其他功能模块还需要另外设计,非为本发明重点保护的内容,在此不进行赘述。
如图7所示,示出了本发明提供的一种自动化实现SOC芯片IO引脚复用的系统的一个实施例的结构示意图。一并结合图8和图9所示,在本实施例中,所述系统至少包括:
IO复用表创建单元1,用于建立用于SOC芯片的IO复用表,其中,所述SOC芯片对应于多个端口,每一端口对应于至少一个IO引脚,每一引脚对应有多个功能;
自动化复用代码生成装置2,用于读取来自所述IO复用表创建单元所创建的IO复用表,根据读取的IO复用表的内容自动化生成IO引脚复用模块。
代码写入单元3,用于将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。
如图8所示,所述IO复用表创建单元1进一步包括:
端口及名称确定单元10,用于确定SOC的集成外设的引脚总数量以及每一端口包括的引脚数量,确定端口数量以及对应的端口名称;
初步IO复用表生成单元11,用于根据SOC外设的应用功能确定寄存器的所有可选的数值,根据端口名称以及寄存器的可选数值形成初步IO复用表;其中,在初步IO复用表中,以端口名称为列,以寄存器的可选数值为行;
IO复用表生成单元12,用于根据设定的内容命名规则以及SOC集成外设的应用功能,在初步IO复用表中填入对应的内容形成最终的IO复用表。
在一个具体的例子中,所述设定的内容命名规则为:在初步IO复用表中填入的内容以信号名加后缀的形式描述,后缀用于表明当前引脚的属性。
如图9所示,所述自动化复用代码生成装置2进一步包括:
GPIO复用表解析单元20,用于接收IO复用表,进行解析并获取所述IO复用表的信息;
GPIO module生成单元21,用于根据GPIO复用表解析单元所获得的信息,生成每组GPIO的顶层、顶层的接口以及每组GPIO的module文件;
复用表扫描单元22,用于扫描IO复用表,分别生成输入映射表、输出映射表、输入/输出映射表,并根据所述映射表在对应GPIO的module文件中生成输入管脚、输出管脚、输入/输出管脚的控制逻辑的硬件描述语言代码。
优选地,所述复用表扫描单元22进一步包括:
输入管脚生成单元220,用于扫描IO复用表,生成输入映射表,并根据所述输入映射表,在每组GPIO的module文件中生成输入管脚的控制逻辑的硬件描述语言代码;
输出管脚生成单元221,用于扫描IO复用表,生成输出映射表,并根据所述输出映射表,在每组GPIO的module文件中生成输出管脚的控制逻辑的硬件描述语言代码;
输入/输出管脚生成单元222,用于扫描IO复用表,生成输入/输出映射表,并根据所述输入/输出映射表,再在每组GPIO的module文件中生成输入/输出管脚的控制逻辑的硬件描述语言代码;
特殊功能生成单元223,用于生成特定功能管脚的控制逻辑的硬件描述语言代码。例如,在一些例子中,按照各芯片型号的实际需求,可能需要GPIO实现特殊的功能,例如GPIOA端口和GPIOB端口需要实现DFT(离散傅里叶变换)时,选择这两组GPIO为输入输出信号。
其中,所述各控制逻辑的硬件描述语言代码为GPIO模块RTL代码以及GPIO顶层例化RTL代码。
更多的细节,可以参考前述对图1至6的描述,在此不进行赘述。
实施本发明实施例,具有如下的有益效果:
本发明提供一种自动化实现SOC芯片IO引脚复用的方法及系统。通过根据预定规则建立用于SOC芯片的IO复用表,然后读取所述IO复用表,根据所读取的内容自动化生成SOC芯片中每一端口的复用代码;最后将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。从而避免了现有技术中实现IO引脚复用时的容易出错并且人力成本高的问题;并且即便在中期修改了复用功能,只需要在复用表格中进行相应的修改,并读取修改后的IO复用表即可对芯片中的IO引脚复用模块进行更新,极大地减轻了IO复用的人力成本以及效率。
本领域内的技术人员应明白,本发明的实施例可提供为方法、装置、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。
Claims (10)
1.一种自动化实现SOC芯片IO引脚复用的方法,其特征在于,包括如下步骤:
步骤S10,建立用于SOC芯片的IO复用表,其中,所述SOC芯片对应于多个端口,每一端口对应于至少一个IO引脚,每一IO引脚复用多个功能;
步骤S11,读取所述IO复用表,根据所读取的内容自动化生成SOC芯片中每一端口的复用代码;
步骤S12,将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。
2.如权利要求1所述的方法,其特征在于,所述步骤S10进一步包括:
步骤S100,根据SOC的集成外设的引脚总数量以及每一端口包括的引脚数量,确定端口数量以及对应的端口名称;
步骤S101,根据SOC外设的应用功能确定寄存器的所有可选的数值,根据端口名称以及寄存器的可选数值形成初步IO复用表;
步骤S102,根据设定的内容命名规则以及SOC集成外设的应用功能,在初步IO复用表中填入对应的内容形成最终的IO复用表。
3.如权利要求2所述的方法,其特征在于,其中,在初步IO复用表中,以端口名称为列,以寄存器的可选数值为行;
所述设定的内容命名规则为:在初步IO复用表中填入的内容以信号名加后缀的形式描述,后缀用于表明当前引脚的属性。
4.如权利要求3所述的方法,其特征在于,所述步骤S102进一步包括:
确定所述SOC芯片所集成的外设的名称,将同一个外设的引脚设置在同一列;
先确定SDRAM对应的引脚,再确定SDRAM使用的时钟对应的引脚,然后再确定其他的信号所对应的引脚。
5.如权利要求1至4任一项所述的方法,其特征在于,所述步骤S11进一步包括:
读取IO复用表,根据IO复用表第一列生成对应于SOC芯片所有端口的多组GPIO;并根据IO复用表的每一行的内容,生成每组GPIO对应的IO引脚的复用选择;
逐行扫描IO复用表中的内容,根据每个表格中的内容的后缀所代表的属性将每个格子的内容分别写入该引脚的输入信号、输出信号、输入使能信号和输出使能信号映射表中,从而形成每一端口的每一引脚的输入映射表、输出映射表以及使能映射表;
根据每组的GPIO的复用选择,生成选择器以把SOC芯片内部信号连接起来;并结合每一端口的每一引脚的输入映射表、输出映射表以及使能映射表,自动生成SOC芯片的每一端口的复用功能的控制逻辑的硬件描述语言代码,所述硬件描述语言代码包括:GPIO模块RTL代码以及GPIO顶层例化RTL代码。
6.一种自动化实现SOC芯片IO引脚复用的系统,其特征在于,至少包括:
IO复用表创建单元,用于建立用于SOC芯片的IO复用表,其中,所述SOC芯片对应于多个端口,每一端口对应于至少一个IO引脚,每一引脚对应有多个功能;
自动化复用代码生成装置,用于读取来自所述IO复用表创建单元所创建的IO复用表,根据读取的IO复用表的内容自动化生成IO引脚复用模块。
代码写入单元,用于将所述复用代码写入所述SOC芯片中,以更新所述SOC芯片中IO引脚复用模块,实现其IO引脚复用功能。
7.如权利要求6所述的系统,其特征在于,所述IO复用表创建单元进一步包括:
端口及名称确定单元,用于确定SOC的集成外设的引脚总数量以及每一端口包括的引脚数量,确定端口数量以及对应的端口名称;
初步IO复用表生成单元,用于根据SOC外设的应用功能确定寄存器的所有可选的数值,根据端口名称以及寄存器的可选数值形成初步IO复用表;
IO复用表生成单元,用于根据设定的内容命名规则以及SOC集成外设的应用功能,在初步IO复用表中填入对应的内容形成最终的IO复用表。
8.如权利要求7所述的系统,其特征在于,其中,在初步IO复用表中,以端口名称为列,以寄存器的可选数值为行;
所述设定的内容命名规则为:在初步IO复用表中填入的内容以信号名加后缀的形式描述,后缀用于表明当前引脚的属性。
9.如权利要求6至8任一项所述的系统,其特征在于,所述自动化复用代码生成装置进一步包括:
GPIO复用表解析单元,用于接收IO复用表,进行解析并获取所述IO复用表的信息;
GPIO module生成单元,用于根据GPIO复用表解析单元所获得的信息,生成每组GPIO的顶层、顶层的接口以及每组GPIO的module文件;
复用表扫描单元,用于扫描IO复用表,分别生成输入映射表、输出映射表、输入/输出映射表,并根据所述映射表在对应GPIO的module文件中生成输入管脚、输出管脚、输入/输出管脚的控制逻辑的硬件描述语言代码。
10.如权利要求9所述的系统,其特征在于,所述复用表扫描单元进一步包括:
输入管脚生成单元,用于扫描IO复用表,生成输入映射表,并根据所述输入映射表,在每组GPIO的module文件中生成输入管脚的控制逻辑的硬件描述语言代码;
输出管脚生成单元,用于扫描IO复用表,生成输出映射表,并根据所述输出映射表,在每组GPIO的module文件中生成输出管脚的控制逻辑的硬件描述语言代码;
输入/输出管脚生成单元,用于扫描IO复用表,生成输入/输出映射表,并根据所述输入/输出映射表,再在每组GPIO的module文件中生成输入/输出管脚的控制逻辑的硬件描述语言代码;
其中,所述各控制逻辑的硬件描述语言代码为GPIO模块RTL代码以及GPIO顶层例化RTL代码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111212451.8A CN113987990A (zh) | 2021-10-19 | 2021-10-19 | 一种自动化实现soc芯片io引脚复用的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111212451.8A CN113987990A (zh) | 2021-10-19 | 2021-10-19 | 一种自动化实现soc芯片io引脚复用的方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113987990A true CN113987990A (zh) | 2022-01-28 |
Family
ID=79739234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111212451.8A Pending CN113987990A (zh) | 2021-10-19 | 2021-10-19 | 一种自动化实现soc芯片io引脚复用的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113987990A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116225396A (zh) * | 2022-12-23 | 2023-06-06 | 中山市科卓尔电器有限公司 | 一种mcu单片机功能端口的设计方法 |
CN116737632A (zh) * | 2023-06-13 | 2023-09-12 | 珠海市凌珑宇芯科技有限公司 | 芯片引脚功能复用电路生成方法、计算机装置及存储介质 |
-
2021
- 2021-10-19 CN CN202111212451.8A patent/CN113987990A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116225396A (zh) * | 2022-12-23 | 2023-06-06 | 中山市科卓尔电器有限公司 | 一种mcu单片机功能端口的设计方法 |
CN116225396B (zh) * | 2022-12-23 | 2024-05-17 | 中山市科卓尔电器有限公司 | 一种mcu单片机功能端口的设计方法 |
CN116737632A (zh) * | 2023-06-13 | 2023-09-12 | 珠海市凌珑宇芯科技有限公司 | 芯片引脚功能复用电路生成方法、计算机装置及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113987990A (zh) | 一种自动化实现soc芯片io引脚复用的方法及系统 | |
CN112014726B (zh) | Dsp芯片测试装置及方法 | |
US20080133206A1 (en) | Method of switching external models in an automated system-on-chip integrated circuit design verification system | |
CN1313957C (zh) | 使用综合用于有效数据加载和下载的基于分组的协议的逻辑的硬件辅助的设计验证系统 | |
CN103116069A (zh) | 芯片频率的测试方法、装置及系统 | |
CN101441592A (zh) | 嵌入式系统的测试系统及方法 | |
CN107885500A (zh) | 一种面向autosar软件架构的运行时环境生成方法 | |
CN114138674A (zh) | 自动化测试方法、装置及计算机设备 | |
CN116151161A (zh) | 一种基于脚本语言实现的引脚复用电路自动生成方法 | |
CN110889257B (zh) | Fpga电路验证生成网表的方法及电路逻辑验证平台 | |
US7478027B2 (en) | Systems, methods, and media for simulation of integrated hardware and software designs | |
US7319947B1 (en) | Method and apparatus for performing distributed simulation utilizing a simulation backplane | |
CN114510432A (zh) | 一种寄存器调试平台和调试方法 | |
US20050144436A1 (en) | Multitasking system level platform for HW/SW co-verification | |
CN102236068A (zh) | 一种芯片测试的方法和装置 | |
CN109324899B (zh) | 基于PCIe池化硬件资源的编址方法、装置及主控节点 | |
CN113139359B (zh) | 基于fpga内嵌处理器的虚拟仿真测试方法 | |
CN112861455B (zh) | Fpga建模验证系统及方法 | |
CN115587026A (zh) | 芯片测试方法、装置、存储介质及芯片 | |
CN115935865A (zh) | 一种可重构芯片的验证方法及平台 | |
CN115268846A (zh) | 一种添加属性信息的方法、装置及计算机可读存储介质 | |
US4815016A (en) | High speed logical circuit simulator | |
CN114461558A (zh) | 一种提高ate设备通信效率的通信方法、装置及测试机系统 | |
CN113792522A (zh) | 仿真验证方法、装置及计算设备 | |
WO2020138386A1 (ja) | 以前のトレースデータを使用する協調シミュレーションリピータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |