CN113986817B - 运算芯片访问片内存储区域的方法和运算芯片 - Google Patents

Abstract

本发明提供一种运算芯片访问片内存储区域的方法和运算芯片。其中，运算芯片包括写数据通路和与写数据通路连接的存储控制单元，在写数据通路上靠近写数据通路接口的位置设有协议转换单元，该方法应用于协议转换单元，包括：从写数据通路接口接收包符合单周期时序协议的第一数据包；从所述第一数据包中解析出目标存储控制单元的地址，根据目标存储控制单元的地址对第一数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的第二数据包；向目标存储控制单元发送第二数据包，使目标存储控制单元将第二数据包中的目标数据写入所管理的存储区域。本发明不需要在运算芯片中大量使用寄存器切片，可以减小芯片的面积，降低芯片的成本和功耗。

Description

运算芯片访问片内存储区域的方法和运算芯片

技术领域

本发明涉及芯片技术领域，尤其涉及一种运算芯片访问片内存储区域的方法和运算芯片。

背景技术

依赖于有向无环图（Direct Acyclic Graph，简称DAG）进行运算的运算芯片，在运算开始之前，需要将DAG文件保存到本地的存储空间中。通常在这类运算芯片的片内都设有存储区域，用于存放DAG文件，因此在这类运算芯片的片内也必然设有写数据通路。写数据通路的通用技术方案：写数据通路接口采用高级可扩展接口（Advanced eXtensibleInterface，简称AXI）协议，通过写数据通路接口可以访问到运算芯片片内的各个存储控制单元，每个存储控制单元管理着运算芯片片内一定容量的存储区域。

在这类运算芯片的片内，存储控制单元通常是遍布于整个芯片，从写数据通路接口到各个存储控制单元的路径通常较长，为了满足AXI协议时序性能的要求，通常采用在写数据通路的各个路径上使用寄存器切片（register slice，简称regslice）来切断路径。由于从写数据通路接口到各个存储控制单元的路径较长，分支众多，必然需要大量使用regslice，而regslice主要由寄存器和组合逻辑电路组成，因此大量使用regslice会造成芯片增加较多的资源，导致芯片的面积增大，带来芯片成本的增长和功耗的增高。

发明内容

本发明提供一种运算芯片访问片内存储区域的方法和运算芯片，用以克服在运算芯片的写数据通路中大量使用regslice存在的缺陷，不需要在运算芯片的写数据通路中大量使用寄存器和组合逻辑电路，可以减小芯片的面积，降低芯片的成本和功耗。

第一方面，本发明提供一种运算芯片访问片内存储区域的方法，所述运算芯片包括写数据通路和与所述写数据通路连接的存储控制单元，在所述写数据通路上靠近所述写数据通路接口的位置设有协议转换单元，所述方法应用于所述协议转换单元，包括：

从所述写数据通路接口接收符合单周期时序协议的第一数据包；

从所述第一数据包中解析出目标存储控制单元的地址，根据所述目标存储控制单元的地址对所述第一数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的第二数据包；

向所述目标存储控制单元发送所述第二数据包，使所述目标存储控制单元将所述第二数据包中的目标数据写入所管理的存储区域。

根据本发明提供的一种运算芯片访问片内存储区域的方法，所述向所述目标存储控制单元发送所述第二数据包，使所述目标存储控制单元将所述第二数据包中的目标数据写入所管理的存储区域，包括：

向所述目标存储控制单元发送所述第二数据包，其中所述第二数据包包括所述目标存储控制单元的地址和待存储的所述目标数据；

向所述目标存储控制单元发送写入操作指令，使所述目标存储控制单元根据所述写入操作指令将所述第二数据包中的目标数据写入所管理的存储区域。

根据本发明提供的一种运算芯片访问片内存储区域的方法，所述从所述第一数据包中解析出目标存储控制单元的地址，根据所述目标存储控制单元的地址对所述第一数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的第二数据包，包括：

对所述第一数据包进行解析，得到待存储的所述目标数据、所述目标数据待存储的所述目标存储控制单元的地址和对所述目标数据的写入操作指令；

根据所述目标存储控制单元的地址，采用多周期时序协议对所述目标存储控制单元的地址和待存储的所述目标数据进行打包，得到所述第二数据包。

根据本发明提供的一种运算芯片访问片内存储区域的方法，所述向所述目标存储控制单元发送写入操作指令，包括：

根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态；

根据所述目标存储控制单元所管理的存储区域的状态，向所述目标存储控制单元发送所述写入操作指令。

根据本发明提供的一种运算芯片访问片内存储区域的方法，所述根据所述目标存储控制单元所管理的存储区域的状态，向所述目标存储控制单元发送所述写入操作指令，包括：

判断所述目标存储控制单元所管理的存储区域的状态是否为可写入状态：

若所述目标存储控制单元所管理的存储区域的状态为可写入状态，向所述目标存储控制单元发送所述写入操作指令；

若所述目标存储控制单元所管理的存储区域的状态不为可写入状态，根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态。

第二方面，本发明还提供一种运算芯片，所述运算芯片包括写数据通路和与所述写数据通路连接的存储控制单元，在所述写数据通路上靠近所述写数据通路接口的位置设有协议转换单元，所述协议转换单元包括：

接收模块，用于从所述写数据通路接口接收符合单周期时序协议的第一数据包；

转换模块，用于从所述第一数据包中解析出目标存储控制单元的地址，根据所述目标存储控制单元的地址对所述第一数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的第二数据包；

发送模块，用于向所述目标存储控制单元发送所述第二数据包，使所述目标存储控制单元将所述第二数据包中的目标数据写入所管理的存储区域。

根据本发明提供的一种运算芯片，所述发送模块，包括：

第一发送子模块，用于向所述目标存储控制单元发送所述第二数据包，其中所述第二数据包包括所述目标存储控制单元的地址和待存储的所述目标数据；

第二发送子模块，用于向所述目标存储控制单元发送写入操作指令，使所述目标存储控制单元根据所述写入操作指令将所述第二数据包中的目标数据写入所管理的存储区域。

根据本发明提供的一种运算芯片，所述转换模块，包括：

解析子模块，用于对所述第一数据包进行解析，得到待存储的所述目标数据、所述目标数据待存储的所述目标存储控制单元的地址和对所述目标数据的写入操作指令；

转换子模块，用于根据所述目标存储控制单元的地址，采用多周期时序协议对所述目标存储控制单元的地址和待存储的所述目标数据进行打包，得到所述第二数据包。

根据本发明提供的一种运算芯片，所述第二发送子模块，还用于

根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态；

根据所述目标存储控制单元所管理的存储区域的状态，向所述目标存储控制单元发送所述写入操作指令。

根据本发明提供的一种运算芯片，所述第二发送子模块，还用于

判断所述目标存储控制单元所管理的存储区域的状态是否为可写入状态：

若所述目标存储控制单元所管理的存储区域的状态为可写入状态，向所述目标存储控制单元发送所述写入操作指令；

若所述目标存储控制单元所管理的存储区域的状态不为可写入状态，根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态。

本发明提供的运算芯片访问片内存储区域的方法和运算芯片，通过在运算芯片的写数据通路中靠近写数据通路接口的位置设置协议转换单元，对符合单周期时序协议的写数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的数据包，可以去除写数据通路中从写数据通路接口到各个存储控制单元的路径上的regslice，节省大量的寄存器和组合逻辑电路资源，减小芯片的面积，降低芯片的成本和功耗，实现了对运算芯片的优化。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的运算芯片内写数据通路的一种组成结构示意图；

图2是本发明提供的运算芯片内写数据通路的一种组成结构示意图；

图3是本发明提供的运算芯片访问片内存储区域的方法的一种实现方式的流程示意图；

图4是本发明提供的运算芯片访问片内存储区域的方法的另一种实现方式的流程示意图；

图5是本发明提供的运算芯片内的协议转换单元的组成结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合图1-图4描述本发明的运算芯片访问片内存储区域的方法。

请参阅图1，图1是现有的运算芯片内写数据通路的一种组成结构示意图。如图1所示，写数据通路连接写数据通路接口100和Z个存储控制单元106、107、108、109，其中，写数据通路接口100采用AXI协议，或者类AXI协议，Z为任意正整数，每个存储控制单元管理一定容量的存储区域。在连接写数据通路接口100与Z个存储控制单元106、107、108、109之间的写数据通路的路径上依次设有regslice N 101和regslice M 102、103、104、105，其中，N为任意正整数，regslice N为N级regslice，M为任意正整数，regslice M为M级regslice， Z个M级regslice102、103、104、105对应的M值可以相同，或者也可以不同。在本发明实施例中，N级regslice用于表征N个regslice依次逐级连接，M级regslice用于表征M个regslice依次逐级连接。

控制器在获得写数据通路接口100的控制权之后，开始向写数据通路接口100发送写数据包，写数据包从写数据通路接口100沿着写数据通路到达regslice N 101，然后从regslice N 101沿着写数据通路的各个分支到达regslice M 102、103、104、105，并从regslice M 102、103、104、105沿着写数据通路的各个分支最终到达Z个存储控制单元106、107、108、109。若写数据通路接口100的总线位宽为W，可以评估出运算芯片中的regslice增加的资源总量为S = (N+M*Z)*W，其中，W和Z两个参数决定了整个写数据通路的规模，若运算芯片中的存储控制单元的数量过多，或者写数据通路的位宽过大，运算芯片中的regslice将会占用较大的芯片面积，并同时增加芯片的成本和功耗。

请参阅图2，图2是本发明提供的运算芯片内写数据通路的一种组成结构示意图。如图2所示，写数据通路连接写数据通路接口200和Z个存储控制单元202、203、204、205，其中，写数据通路接口200采用AXI协议，或者类AXI协议，Z为任意正整数，每个存储控制单元管理一定容量的存储区域。在连接写数据通路接口200与Z个存储控制单元202、203、204、205之间的写数据通路的路径上去除了regslice，增加了一个协议转换单元201。

协议转换单元201设置于写数据通路上靠近写数据通路接口200的位置，由于协议转换单元201与Z个存储控制单元202、203、204、205之间的写数据通路的路径较长，满足AXI协议时序性能要求的单周期时序已经不能满足数据传输的时序要求，需要通过协议转换单元201对从写数据通路接口200接收的写数据包，进行拆分和协议转换处理，将写数据包拆分为可以沿着写数据通路的各个分支到达Z个存储控制单元202、203、204、205的数据包，并将拆分后的数据包转换为满足多周期时序的数据传输要求。

基于图2所示的运算芯片内写数据通路的组成结构，本发明还提供了一种运算芯片访问片内存储区域的方法。请参阅图3，图3是本发明提供的运算芯片访问片内存储区域的方法的一种实现方式的流程示意图。图3所示的运算芯片访问片内存储区域的方法可以应用于图2中的协议转换单元201，如图3所示，该运算芯片访问片内存储区域的方法至少包括：

301，从写数据通路接口接收符合单周期时序协议的第一数据包。

在本发明实施例中，运算芯片可以包括基于算法的运算芯片，例如，依赖于DAG进行运算的运算芯片等，本发明实施例对运算芯片的类型不作限定。写数据通路接口可以采用单周期时序协议，例如AXI协议等，本发明实施例对单周期时序协议的类型不作限定。在本发明实施例中，单周期时序协议用于表征写数据在一个时钟周期内完成。第一数据包为写数据包，可以是符合写数据通路接口所采用的单周期时序协议的数据包，第一数据包可以包括待存储的目标数据、目标数据待存储的目标存储控制单元的地址和对目标数据的写入操作指令等，本发明实施例对第一数据包所包括的内容不作限定。

在本发明实施例中，控制器在获得了写数据通路接口的控制权之后，向写数据通路接口发送第一数据包，协议转换单元是通过写数据通路从写数据通路接口接收第一数据包，其中，控制器可以是运算芯片内的控制器，或者也可以是运算芯片外的控制器，本发明实施例对向写数据通路接口发送第一数据包的控制器的类型不作限定。

302，从第一数据包中解析出目标存储控制单元的地址，根据目标存储控制单元的地址对第一数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的第二数据包。

在本发明实施例中，第一数据包中目标存储控制单元的地址为用于存储第一数据包中待存储的目标数据的运算芯片内存储区域的地址，目标存储控制单元管理该存储区域。可选地，在第一数据包中可以包含运算芯片内全部存储控制单元的地址，或者也可以只包含运算芯片内部分存储控制单元的地址，本发明实施例对第一数据包中目标存储控制单元的地址的数量不作限定。可选地，在获得第一数据包中目标存储控制单元的地址后，可以采用现有的数据包拆分方法对第一数据包进行拆分，以得到针对第一数据包中每个目标存储控制单元的地址的数据包，本发明实施例对第一数据包进行拆分的实现方式不作限定。

在本发明实施例中，多周期时序协议用于表征写数据在多个时钟周期内完成。可选地，多周期时序协议可以采用现有的满足多周期时序性能要求的协议，或者也可以根据需要设计满足多周期时序性能要求的协议，本发明实施例对多周期时序协议的类型不作限定。协议转换单元在从写数据通路接口接收到第一数据包后，通过获取第一数据包中目标存储控制单元的地址，根据目标存储控制单元的地址对第一数据包进行拆分，并根据多周期时序协议将拆分后的数据包转换为符合多周期时序协议的第二数据包。可选地，根据多周期时序协议，可以采用现有的数据包转换方法对拆分后的数据包进行协议转换，本发明实施例对拆分后的数据包进行协议转换的实现方式不作限定。

在本发明实施例中，第二数据包可以是针对第一数据包中每个目标存储控制单元的地址的数据包，第二数据包可以包括该目标存储控制单元的地址待存储的目标数据和该目标存储控制单元的地址等，本发明实施例对第二数据包所包括的内容不作限定。

303，向目标存储控制单元发送第二数据包，使目标存储控制单元将第二数据包中的目标数据写入所管理的存储区域。

在本发明实施例中，协议转换单元在通过拆分和协议转换处理得到第二数据包后，通过写数据通路向各个目标存储控制单元发送第二数据包。目标存储控制单元在通过写数据通路接收到第二数据包后，通过对第二数据包进行解析，获得待存储的目标数据，根据对目标数据的写入操作指令，将待存储的目标数据写入所管理的存储区域。

本发明提出的运算芯片访问片内存储区域的方法，通过在运算芯片的写数据通路中靠近写数据通路接口的位置设置协议转换单元，对符合单周期时序协议的写数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的数据包，可以去除写数据通路中从写数据通路接口到各个存储控制单元的路径上的regslice，节省大量的寄存器和组合逻辑电路资源，减小芯片的面积，降低芯片的成本和功耗，实现了对运算芯片的优化。

请参阅图4，图4是本发明提供的运算芯片访问片内存储区域的方法的另一种实现方式的流程示意图。图4所示的运算芯片访问片内存储区域的方法可以应用于图2中的协议转换单元201，如图4所示，该运算芯片访问片内存储区域的方法至少包括：

401，从写数据通路接口接收符合单周期时序协议得第一数据包。

在本发明实施例中，关于操作401的说明可以参见图3中关于操作301的说明，故此处不再复述。

402，对第一数据包进行解析，得到待存储的目标数据、目标数据待存储的目标存储控制单元的地址和对目标数据的写入操作指令。

在本发明实施例中，协议转换单元在通过写数据通路从写数据通路接口接收到第一数据包后，可以通过对第一数据包进行解析，得到第一数据包中待存储的目标数据、目标数据待存储的目标存储控制单元的地址和对目标数据的写入操作指令等信息。可选地，可以采用现有的数据包解析方法对第一数据包进行解析处理，本发明实施例对第一数据包进行解析的实现方式不作限定。

403，根据目标存储控制单元的地址，采用多周期时序协议对目标存储控制单元的地址和待存储的目标数据进行打包，得到第二数据包。

在本发明实施例中，协议转换单元通过对第一数据包进行解析，得到第一数据包中目标数据待存储的目标存储控制单元的地址后，可以根据每个目标存储控制单元的地址，通过多周期时序协议，对每个目标存储控制单元的地址和该目标存储控制单元的地址待存储的目标数据分别进行打包，得到符合多周期时序协议的第二数据包，所得到的第二数据包是针对第一数据包中每个目标存储控制单元的地址的数据包。

404，向目标存储控制单元发送第二数据包，其中第二数据包包括目标存储控制单元的地址和待存储的目标数据。

在本发明实施例中，协议转换单元在得到的第二数据包后，通过写数据通路向各个目标存储控制单元发送第二数据包，由于第二数据包中包括目标存储控制单元的地址和待存储的目标数据，并不包括对目标数据的写入操作指令，因此目标存储控制单元在通过写数据通路接收到第二数据包后，并不会将第二数据包中待存储的目标数据存储于目标存储控制单元管理的存储区域，还需要等待协议转换单元发送来的写入操作指令。

405，根据目标存储控制单元的地址，获取目标存储控制单元所管理的存储区域的状态。

在本发明实施例中，协议转换单元在通过写数据通路向各个目标存储控制单元发送写入操作指令之前，可以根据对第一数据包进行解析获得的目标存储控制单元的地址，从目标存储控制单元获取目标存储控制单元所管理的存储区域的状态，根据目标存储控制单元所管理的存储区域的状态，向目标存储控制单元发送写入操作指令。

406，判断目标存储控制单元所管理的存储区域的状态是否为可写入状态。

若目标存储控制单元所管理的存储区域的状态为可写入状态，则执行407；否则，若目标存储控制单元所管理的存储区域的状态为不可写入状态，则返回405；

在本发明实施例中，协议转换单元在获取第一数据包中目标存储控制单元所管理的存储区域的状态后，可以通过对目标存储控制单元所管理的存储区域的状态是否为可写入状态进行判断，根据判断的结果确定是否向目标存储控制单元发送对目标数据的写入操作指令。

407，向目标存储控制单元发送写入操作指令，使目标存储控制单元根据写入操作指令将第二数据包中的目标数据写入所管理的存储区域。

在本发明实施例中，当协议转换单元通过对目标存储控制单元所管理的存储区域的状态是否为可写入状态进行判断，判断的结果为目标存储控制单元所管理的存储区域的状态为可写入状态时，协议转换单元向目标存储控制单元发送对目标数据的写入操作指令。目标存储控制单元在通过写数据通路接收到对目标数据的写入操作指令后，对第二数据包进行解析，获得待存储的目标数据，并根据对目标数据的写入操作指令，将待存储的目标数据写入所管理的存储区域。

当协议转换单元通过对目标存储控制单元所管理的存储区域的状态是否为可写入状态进行判断，判断的结果为目标存储控制单元所管理的存储区域的状态为不可写入状态时，协议转换单元将不向目标存储控制单元发送对目标数据的写入操作指令，而是继续根据目标存储控制单元的地址，从目标存储控制单元获取目标存储控制单元所管理的存储区域的状态，并根据所获取的目标存储控制单元所管理的存储区域的状态，对目标存储控制单元所管理的存储区域的状态是否为可写入状态进行判断，直至判断的结果为目标存储控制单元所管理的存储区域的状态为可写入状态时，协议转换单元才向目标存储控制单元发送对目标数据的写入操作指令，在这一过程中第二数据包将在目标存储控制单元等待写入操作指令的到来。

本实施例通过对符合单周期时序协议的写数据包进行解析，获得目标存储控制单元的地址，可以根据目标存储控制单元的地址获取目标存储控制单元所管理的存储区域的状态，通过根据多周期时序协议对解析获得的目标存储控制单元的地址和待存储的目标数据进行打包，可以对待存储的目标数据和写入操作指令分别进行传输，从而可以根据目标存储控制单元所管理的存储区域的状态对目标数据进行写入操作，可以保证数据写入的正确性。

下面对本发明提供的运算芯片内的协议转换单元进行描述，下文描述的运算芯片内的协议转换单元与上文描述的运算芯片访问片内存储区域的方法可相互对应参照。

请参阅图5，图5是本发明提供的协议转换单元的组成结构示意图。图5所示的运算芯片内的协议转换单元可用来执行图3和图4的运算芯片访问片内存储区域的方法，如图5所示，该协议转换单元500至少包括：

接收模块510，用于从写数据通路接口接收符合单周期时序协议的第一数据包。

转换模块520，用于从第一数据包中解析出目标存储控制单元的地址，根据目标存储控制单元的地址对第一数据包进行拆分，并将拆分后的数据包转换为符合多周期时序协议的第二数据包。

发送模块530，用于向目标存储控制单元发送第二数据包，使目标存储控制单元将第二数据包中的目标数据写入所管理的存储区域。

可选地，发送模块530，包括：

第一发送子模块，用于向目标存储控制单元发送第二数据包，其中第二数据包包括目标存储控制单元的地址和待存储的目标数据。

第二发送子模块，用于向目标存储控制单元发送写入操作指令，使目标存储控制单元根据写入操作指令将第二数据包中的目标数据写入所管理的存储区域。

可选地，转换模块520，包括：

解析子模块，用于对第一数据包进行解析，得到待存储的目标数据、目标数据待存储的目标存储控制单元的地址和对目标数据的写入操作指令。

转换子模块，用于根据目标存储控制单元的地址，采用多周期时序协议对目标存储控制单元的地址和待存储的目标数据进行打包，得到第二数据包。

可选地，第二发送子模块，还用于

根据目标存储控制单元的地址，获取目标存储控制单元所管理的存储区域的状态；

根据目标存储控制单元所管理的存储区域的状态，向目标存储控制单元发送写入操作指令。

可选地，第二发送子模块，还用于

判断目标存储控制单元所管理的存储区域的状态是否为可写入状态：

若目标存储控制单元所管理的存储区域的状态为可写入状态，向目标存储控制单元发送写入操作指令；

若目标存储控制单元所管理的存储区域的状态不为可写入状态，根据目标存储控制单元的地址，获取目标存储控制单元所管理的存储区域的状态。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种运算芯片访问片内存储区域的方法，其特征在于，所述运算芯片包括写数据通路和与所述写数据通路连接的存储控制单元，在所述写数据通路上靠近所述写数据通路接口的位置设有协议转换单元，所述方法应用于所述协议转换单元，包括：

从所述写数据通路接口接收符合单周期时序协议的第一数据包；

对所述第一数据包进行解析，得到待存储的目标数据、所述目标数据待存储的目标存储控制单元的地址和对所述目标数据的写入操作指令；

根据所述目标存储控制单元的地址，采用多周期时序协议对所述目标存储控制单元的地址和待存储的所述目标数据进行打包，得到第二数据包；

向所述目标存储控制单元发送所述第二数据包和所述写入操作指令，使所述目标存储控制单元根据所述写入操作指令将所述第二数据包中的目标数据写入所管理的存储区域。

2.根据权利要求1所述的运算芯片访问片内存储区域的方法，其特征在于，所述向所述目标存储控制单元发送所述第二数据包和所述写入操作指令，使所述目标存储控制单元根据所述写入操作指令将所述第二数据包中的目标数据写入所管理的存储区域，包括：

向所述目标存储控制单元发送所述第二数据包；

根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态；

根据所述目标存储控制单元所管理的存储区域的状态，向所述目标存储控制单元发送所述写入操作指令。

3.根据权利要求2所述的运算芯片访问片内存储区域的方法，其特征在于，所述根据所述目标存储控制单元所管理的存储区域的状态，向所述目标存储控制单元发送所述写入操作指令，包括：

判断所述目标存储控制单元所管理的存储区域的状态是否为可写入状态：

若所述目标存储控制单元所管理的存储区域的状态为可写入状态，向所述目标存储控制单元发送所述写入操作指令；

若所述目标存储控制单元所管理的存储区域的状态不为可写入状态，根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态。

4.一种运算芯片，其特征在于，所述运算芯片包括写数据通路和与所述写数据通路连接的存储控制单元，在所述写数据通路上靠近所述写数据通路接口的位置设有协议转换单元，所述协议转换单元包括：

接收模块，用于从所述写数据通路接口接收符合单周期时序协议的第一数据包；

解析子模块 用于对所述第一数据包进行解析，得到待存储的目标数据、所述目标数据待存储的目标存储控制单元的地址和对所述目标数据的写入操作指令；

转换子模块，用于根据所述目标存储控制单元的地址，采用多周期时序协议对所述目标存储控制单元的地址和待存储的所述目标数据进行打包，得到第二数据包；

发送模块，用于向所述目标存储控制单元发送所述第二数据包和所述写入操作指令，使所述目标存储控制单元根据所述写入操作指令将所述第二数据包中的目标数据写入所管理的存储区域。

5.根据权利要求4所述的运算芯片，其特征在于，所述发送模块，包括：

第一发送子模块，用于向所述目标存储控制单元发送所述第二数据包；

第二发送子模块，用于根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态；根据所述目标存储控制单元所管理的存储区域的状态，向所述目标存储控制单元发送所述写入操作指令。

6.根据权利要求5所述的运算芯片，其特征在于，所述第二发送子模块，还用于

判断所述目标存储控制单元所管理的存储区域的状态是否为可写入状态：

若所述目标存储控制单元所管理的存储区域的状态为可写入状态，向所述目标存储控制单元发送所述写入操作指令；

若所述目标存储控制单元所管理的存储区域的状态不为可写入状态，根据所述目标存储控制单元的地址，获取所述目标存储控制单元所管理的存储区域的状态。

Images