CN113972268A - 隧穿增强型垂直结构的hemt器件 - Google Patents

隧穿增强型垂直结构的hemt器件 Download PDF

Info

Publication number
CN113972268A
CN113972268A CN202010714616.0A CN202010714616A CN113972268A CN 113972268 A CN113972268 A CN 113972268A CN 202010714616 A CN202010714616 A CN 202010714616A CN 113972268 A CN113972268 A CN 113972268A
Authority
CN
China
Prior art keywords
layer
hemt device
substrate
gallium nitride
current blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010714616.0A
Other languages
English (en)
Other versions
CN113972268B (zh
Inventor
钟敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Qidi Semiconductor Co ltd
Original Assignee
Wuhu Qidi Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Qidi Semiconductor Co ltd filed Critical Wuhu Qidi Semiconductor Co ltd
Priority to CN202010714616.0A priority Critical patent/CN113972268B/zh
Priority claimed from CN202010714616.0A external-priority patent/CN113972268B/zh
Publication of CN113972268A publication Critical patent/CN113972268A/zh
Application granted granted Critical
Publication of CN113972268B publication Critical patent/CN113972268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提出了隧穿增强型垂直结构的HEMT器件。该HEMT器件包括:衬底;缓冲层,设置在衬底的一个表面上;电流阻挡层,设置在缓冲层远离衬底的表面;沟道层,覆盖电流阻挡层和部分的缓冲层;源极,设置在沟道层远离电流阻挡层的表面;势垒层,设置在沟道层远离衬底的表面且与源极接触;绝缘介质层,覆盖势垒层和另一部分的缓冲层;栅极,设置在绝缘介质层远离缓冲层的表面且设置在源极的两侧;漏极,设置在衬底远离缓冲层的表面。本发明的垂直结构HEMT器件,其栅极设计在靠近源极的两侧,电流阻挡层设计在源极的下方,具有较高功函数的源极金属与异质结接触面的二维电子气相接触,形成肖特基结,在栅极的调控下,形成的隧穿电流可用于制备增强型HEMT器件。

Description

隧穿增强型垂直结构的HEMT器件
技术领域
本发明涉及半导体器件设计技术领域,具体的,本发明涉及隧穿增强型垂直结构的HEMT器件。
背景技术
现阶段的氮化镓(GaN)高电子迁移率晶体管(HEMT)结构以横向器件为主。横向器件主要包括衬底、GaN缓冲层、AlGaN势垒层以及AlGaN势垒层上形成的源极、漏极和栅极,其中,源极和漏极与AlGaN势垒层形成欧姆接触,栅极与AlGaN势垒层形成肖特基接触。但是,对于横向GaN HEMT而言,在截止状态下,从源极注入的电子可以经过GaN缓冲层到达漏极而形成漏电通道,过大的缓冲层泄漏电流还会导致器件提前击穿,无法充分发挥GaN材料的高耐压优势,从而限制GaN HEMT在高压方面的应用。同时,横向GaN HEMT器件主要依靠栅极与漏极之间的有源区来承受耐压,要获得大的击穿电压,就需设计很大的栅极与漏极的间距,从而增大芯片面积,不利于现代电力电子系统便携化、小型化的发展趋势。
与横向GaN HEMT相比,垂直GaN HEMT存在以下优势:器件耐压不再受到横向尺寸的限制,即器件主要通过栅极与漏极之间的纵向间距来承受耐压,器件横向尺寸可以设计得非常小,从而有效节省芯片面积;同时,p-GaN电流阻挡层与n-GaN缓冲层之间形成的p-n结可以有效阻挡从源极注入的电子,从而抑制器件缓冲层泄漏电流。
虽然,垂直HEMT结构能兼顾耐压和小型化设计,但是,仍属于一种耗尽型的GaNHEMT器件。所以,将垂直结构的HEMT器件应用到大功率开关电路中时,为了电路的设计简单和安全方面考虑,需要增强垂直GaN HEMT。
发明内容
本发明是基于发明人的下列发现而完成的:
本发明的发明人在研究过程中发现,可以通过隧穿机制增强垂直结构的HEMT器件,具体地,将栅极制备在源极的两侧且电流阻挡层设计在源极的下方,导通电子从栅极与源极之间的势垒层与沟道层的接触界面通过,并沿垂直方向经过缓冲层和衬底而到达漏极,如此,形成的隧穿电流可以实现器件的常关特性。
在本发明的第一方面,本发明提出了一种隧穿增强型垂直结构的HEMT器件。
根据本发明的实施例,所述HEMT器件,包括:衬底;缓冲层,所述缓冲层设置在所述衬底的一个表面上;电流阻挡层,所述电流阻挡层设置在所述缓冲层远离所述衬底的表面;沟道层,所述沟道层覆盖所述电流阻挡层和部分的所述缓冲层;源极,所述源极设置在所述沟道层远离所述电流阻挡层的表面;势垒层,所述势垒层设置在所述沟道层远离所述衬底的表面,且与所述源极接触;绝缘介质层,所述绝缘介质层覆盖所述势垒层和另一部分的所述缓冲层;栅极,所述栅极设置在所述绝缘介质层远离所述缓冲层的表面,且设置在所述源极的两侧;漏极,所述漏极设置在所述衬底远离所述缓冲层的表面。
本发明实施例的垂直结构HEMT器件,其栅极设计在靠近源极的两侧,电流阻挡层设计在源极的下方,且漏极设计在衬底的背面,具有较高功函数的源极金属与异质结接触面的二维电子气相接触,形成肖特基结,在栅极的调控下,制备出增强型HEMT器件,,从而提高垂直结构的HEMT器件应用到大功率开关电路中的安全性能。
另外,根据本发明上述实施例的HEMT器件,还可以具有如下附加的技术特征:
根据本发明的实施例,所述HEMT器件进一步包括:防扩散层,所述防扩散层设置在所述电流阻挡层与所述沟道层之间。
根据本发明的实施例,形成所述衬底的材料包括n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗和硅中的至少一种。
根据本发明的实施例,形成所述缓冲层的材料包括n型或非故意掺杂的氮化镓和铟镓氮中的至少一种。
根据本发明的实施例,形成所述电流阻挡层的材料包括p型氮化镓、p型铟镓氮和二氧化硅中的至少一种,且所述电流阻挡层的厚度为50~1000nm。
根据本发明的实施例,形成所述防扩散层的材料包括氮化铝,且所述防扩散层的厚度不大于5nm。
根据本发明的实施例,形成所述沟道层的材料包括非故意掺杂的氮化镓和铟镓氮中的至少一种。
根据本发明的实施例,形成所述势垒层的材料包括InmAlnGa(1-m-n)N,其中,0.15≤n≤0.80,0≤m≤0.45,且所述势垒层的厚度不低于20nm。
根据本发明的实施例,形成所述绝缘介质层的材料包括氧化铝、氧化铪、二氧化钛和氧化镓中的至少一种。
根据本发明的实施例,形成所述漏极的材料包括钛、铝、镍、金和钽中的至少一种,形成所述源极的材料包括具有较高的功函数的金、钯和铂中的至少一种,形成所述栅极的材料包括镍、金、钯和铂中的至少一种。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述的方面结合下面附图对实施例的描述进行解释,其中:
图1是经典的垂直结构的HEMT器件截面结构示意图;
图2是本发明一个实施例的隧穿增强型垂直结构的HEMT器件截面结构示意图。
附图标记
100 衬底
200 缓冲层
300 电流阻挡层
310 防扩散层
400 沟道层
500 源极
600 势垒层
700 绝缘介质层
800 栅极
810 栅绝缘层
900 漏极
具体实施方式
下面详细描述本发明的实施例,本技术领域人员会理解,下面实施例旨在用于解释本发明,而不应视为对本发明的限制。除非特别说明,在下面实施例中没有明确描述具体技术或条件的,本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。
在本发明的一个方面,本发明提出了一种隧穿增强型垂直结构的HEMT器件。
本发明的发明人在研究过程中发现,由Masakazu Kanechika于2007年报道的经典垂直HEMT器件的结构,参考图1,源极500位于器件表面的左右两侧,栅极800位于中间,而漏极900位于衬底100的下方。当器件工作时,电子从源极500进入沟道层400,在左右两个p型GaN的电流阻挡层300的作用下,电子流a(图1中的实线箭头所示)从中间的孔径通过,再经缓冲层200进入漏极900。由于将高电压的漏极900制作在器件的下方,可使器件整个表面都处于低电场状态,从而有效避免了电场在栅极800边缘的集中。但是,该结构仍是一种耗尽型GaN HEMT器件,所以存在着较难关断的技术难点。
根据本发明的实施例,发明人设计一种隧穿增强型垂直结构的HEMT器件,参考图2,其包括衬底100、缓冲层200、电流阻挡层300、沟道层400、源极500、势垒层600、绝缘介质层700、栅极800和漏极900;其中,缓冲层200设置在衬底100的一个表面上;电流阻挡层300设置在缓冲层200远离衬底100的表面;沟道层400覆盖电流阻挡层300和部分的缓冲层200;源极500设置在沟道层400远离电流阻挡层300的表面;势垒层600设置在沟道层400远离衬底100的表面,且势垒层600与源极500接触;绝缘介质层700覆盖势垒层600和另一部分的缓冲层200;栅极800设置在绝缘介质层700远离缓冲层200的表面,且栅极800设置在源极500的两侧;而漏极900设置在衬底100远离缓冲层200的表面。
本发明将栅极800设计在靠近源极500的两侧,电流阻挡层300设计在源极500的下方,且漏极900设计在衬底100的背面。势垒层600与沟道层400接触面产生二维电子气(2DEG),源极500采用较高功函数的金属,当源极500与2DEG相接触时,金属-2DEG结在能带分析上可以近似为一个金属-n++肖特基接触,2DEG中的电子将进入源极500,此时2DEG沟道的费米能级将下降。为了阻止电子的漂移,在金属-2DEG结的2DEG一侧将形成空间电荷区,此时器件处于常关状态。当对靠近金属-2DEG结一侧的栅极加正偏压时,相当于对金属-2DEG结的2DEG一侧进行调制加重掺杂,这样结的耗尽区宽度将减薄,当耗尽区宽度降低到一定程度时,更多的电子将参与隧穿,形成隧穿电流。如此,在隧穿机制的作用下形成的隧穿电流b(图2中的实线箭头所示),会从电流阻挡层300的两侧流入缓冲层200,并经过缓冲层200和衬底100而直达漏极900。
根据本发明的实施例,形成衬底100的材料可以包括n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗和硅中的至少一种,在本发明的一些实施例中,衬底100的材料可以选择n型氮化镓,如此,可使衬底100具有较好的自支撑功能。
根据本发明的实施例,形成缓冲层200的材料可以包括n型或非故意掺杂的氮化镓(GaN)和铟镓氮(InGaN)中的至少一种,如此,可以直接在衬底100上生长出上述材料的缓冲层200,从而更好地为HEMT器件的载流子导通提供流通路径。
根据本发明的实施例,形成电流阻挡层300的材料可以包括p型氮化镓(p-GaN)、p型铟镓氮(p-InGaN)和二氧化硅中的至少一种,且电流阻挡层的厚度可以为50~1000nm,如此,可以继续在缓冲层200上利用原位掺杂Mg、Zn技术生长一层电流阻挡层300,具体的生长方法可以采用MOCVD、MBE、ALD等,从而可使HEMT器件的隧穿电流从电流阻挡层300的两侧流入缓冲层200。
在本发明的一些实施例中,参考图2,HEMT器件可以进一步包括防扩散层310,且防扩散层310设置在电流阻挡层300与沟道层400之间,如此,可以有效地防止在后续高温工艺中p-GaN层中的Mg杂质向上扩散。根据本发明的实施例,形成防扩散层310的材料可以包括氮化铝(AlN),且防扩散层310的厚度可以不大于5nm。如果电流阻挡层300的生长方法采用MBE技术则可以无需设置防扩散层310。而电流阻挡层300和防扩散层310的具体形状,可以采用干法刻蚀(ICP、RIE、ECR、IBE等)技术,以氮化硅或二氧化硅作为硬掩模,进行选区刻蚀。
根据本发明的实施例,形成沟道层400的材料可以包括非故意掺杂的氮化镓(GaN)和铟镓氮(InGaN)中的至少一种,如此,可以利用二次外延技术在电流阻挡层300上生长沟道层400。
根据本发明的实施例,形成势垒层600的材料可以包括InmAlnGa(1-m-n)N,其中,0.15≤n≤0.80,0≤m≤0.45,且势垒层600的厚度可以不低于20nm,如此,在沟道层400上生长出势垒层600,可以与GaN或InGaN材料的沟道层400形成异质结,且势垒层600的禁带宽度大于沟道层的禁带宽度。
根据本发明的实施例,形成绝缘介质层700的材料可以包括氧化铝(Al2O3)、氧化铪(HfO2)、二氧化钛(TiO2)和氧化镓(Ga2O3)中的至少一种,如此,采用上述绝缘材料的绝缘介质层700可以更好地将源极500与栅极800阻隔。
根据本发明的实施例,形成漏极900的材料可以包括钛、铝、镍、金和钽中的至少一种,形成源极500的材料可以包括具有较高的功函数的金、钯和铂中的至少一种,形成栅极800的材料可以包括镍、金、钯和铂中的至少一种。
具体的,可以先利用二氧化硅或氮化硅做硬掩模,在源极窗口内对绝缘介质层700和势垒层600进行干法刻蚀(ICP、RIE、ECR、IBE等),刻蚀深度不小于势垒层厚度,以刚好完全刻蚀势垒层为宜;再采用电子束蒸发技术、磁控溅射技术或相互结合的方式沉积金属、再经退火形成肖特基接触而得到源极500;继续采用电子束蒸发技术或者磁控溅射技术在栅电极窗口内形成栅极800;最后采用电子束蒸发技术、磁控溅射技术或相互结合的方式沉积金属、再经退火形成欧姆接触而得到漏极900。
此外,上述隧穿结构的好处在于:1、相比于传统的垂直结构,仅需要在制备衬底和缓冲层的基础上,原位生长一层p-GaN再利用刻蚀技术获得源极下方的CBL,既可避免离子注入形成CBL所造成的晶格损伤和记忆效应,又可避免导电孔径在二次外延生长过程中,侧壁存在空隙,形成漏电通道;2、相比于其他常用的实现增强型的技术手段,利用隧穿机制实现器件的常关特性还可避免掺杂激活工艺,可以完全阻断2DEG的沟道层,有利于阈值电压的提升。此外,对刻蚀精度要求不高,降低了工艺难度;还没有离子注入工艺,避免了离子注入对势垒层带来的损伤。
综上所述,根据本发明的实施例,本发明提出了一种垂直结构HEMT器件,其栅极设计在靠近源极的两侧,电流阻挡层设计在源极的下方,且漏极设计在衬底的背面,如此,具有较高功函数的源极金属与异质结接触面的二维电子气(2DEG)相接触,形成肖特基结,在栅极的调控下,制备出增强型HEMT器件,从而提高垂直结构的HEMT器件应用到大功率开关电路中的安全性能。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种隧穿增强型垂直结构的HEMT器件,其特征在于,包括:
衬底;
缓冲层,所述缓冲层设置在所述衬底的一个表面上;
电流阻挡层,所述电流阻挡层设置在所述缓冲层远离所述衬底的表面;
沟道层,所述沟道层覆盖所述电流阻挡层和部分的所述缓冲层;
源极,所述源极设置在所述沟道层远离所述电流阻挡层的表面;
势垒层,所述势垒层设置在所述沟道层远离所述衬底的表面,且与所述源极接触;
绝缘介质层,所述绝缘介质层覆盖所述势垒层和另一部分的所述缓冲层;
栅极,所述栅极设置在所述绝缘介质层远离所述缓冲层的表面,且设置在所述源极的两侧;
漏极,所述漏极设置在所述衬底远离所述缓冲层的表面。
2.根据权利要求1所述的HEMT器件,其特征在于,进一步包括:
防扩散层,所述防扩散层设置在所述电流阻挡层与所述沟道层之间。
3.根据权利要求1所述的HEMT器件,其特征在于,形成所述衬底的材料包括n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗和硅中的至少一种。
4.根据权利要求1所述的HEMT器件,其特征在于,形成所述缓冲层的材料包括n型或非故意掺杂的氮化镓和铟镓氮中的至少一种。
5.根据权利要求1所述的HEMT器件,其特征在于,形成所述电流阻挡层的材料包括p型氮化镓、p型铟镓氮和二氧化硅中的一种,且所述电流阻挡层的厚度为50~1000nm。
6.根据权利要求2所述的HEMT器件,其特征在于,形成所述防扩散层的材料包括氮化铝,且所述防扩散层的厚度不大于5nm。
7.根据权利要求1所述的HEMT器件,其特征在于,形成所述沟道层的材料包括非故意掺杂的氮化镓和铟镓氮中的至少一种。
8.根据权利要求1所述的HEMT器件,其特征在于,形成所述势垒层的材料包括InmAlnGa(1-m-n)N,其中,0.15≤n≤0.80,0≤m≤0.45,且所述势垒层的厚度不低于20nm。
9.根据权利要求1所述的HEMT器件,其特征在于,形成所述绝缘介质层的材料包括氧化铝、氧化铪、二氧化钛和氧化镓中的至少一种。
10.根据权利要求1所述的HEMT器件,其特征在于,所述,形成所述漏极为欧姆接触,且形成所述漏极的材料包括钛、铝、镍、金和钽中的至少一种,形成所述源极为肖特基接触,且形成所属源极的材料包括具有较高的功函数的金、钯和铂中的至少一种,形成所述栅极的材料包括镍、金、钯和铂中的至少一种。
CN202010714616.0A 2020-07-23 隧穿增强型垂直结构的hemt器件 Active CN113972268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010714616.0A CN113972268B (zh) 2020-07-23 隧穿增强型垂直结构的hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010714616.0A CN113972268B (zh) 2020-07-23 隧穿增强型垂直结构的hemt器件

Publications (2)

Publication Number Publication Date
CN113972268A true CN113972268A (zh) 2022-01-25
CN113972268B CN113972268B (zh) 2024-05-31

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117810250A (zh) * 2024-02-23 2024-04-02 深圳天狼芯半导体有限公司 增强型垂直hemt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264806A (ja) * 1995-03-24 1996-10-11 Nec Corp トンネルトランジスタ及びその製造方法
CN102881716A (zh) * 2012-09-27 2013-01-16 电子科技大学 一种场致隧穿增强型hemt器件
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
US20130092958A1 (en) * 2010-07-06 2013-04-18 The Hong Kong University Of Science And Technology Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264806A (ja) * 1995-03-24 1996-10-11 Nec Corp トンネルトランジスタ及びその製造方法
US20130092958A1 (en) * 2010-07-06 2013-04-18 The Hong Kong University Of Science And Technology Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors
CN102881716A (zh) * 2012-09-27 2013-01-16 电子科技大学 一种场致隧穿增强型hemt器件
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117810250A (zh) * 2024-02-23 2024-04-02 深圳天狼芯半导体有限公司 增强型垂直hemt器件

Similar Documents

Publication Publication Date Title
KR100796043B1 (ko) 증가형 모드 ⅲ-질화물 디바이스
US10529843B2 (en) Semiconductor device
US9275998B2 (en) Inverted P-channel III-nitride field effect tansistor with Hole Carriers in the channel
US8809987B2 (en) Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
US8633518B2 (en) Gallium nitride power devices
US8729562B2 (en) Semiconductor device and method for manufacturing same
JP5281748B2 (ja) Iii族窒化物素子の不動態化およびその方法
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US9589951B2 (en) High-electron-mobility transistor with protective diode
US9293574B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20060273347A1 (en) Field-effect transistor and method for fabricating the same
JP5190923B2 (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
CN111463260B (zh) 垂直型高电子迁移率场效应晶体管及其制备方法
US9680001B2 (en) Nitride semiconductor device
US20230207636A1 (en) High Voltage Blocking III-V Semiconductor Device
US20230034255A1 (en) Semiconductor device and manufacturing method thereof
JP2011155221A (ja) 半導体装置およびその製造方法
CN113748519A (zh) 氮化物半导体装置及其制造方法
US8723228B1 (en) Power semiconductor device
US20240038887A1 (en) Semiconductor device and method for manufacturing the same
CN104681620A (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN113972268B (zh) 隧穿增强型垂直结构的hemt器件
KR20190106254A (ko) 밴드갭과 도핑 변조를 이용한 고전압 쇼트키 배리어 다이오드 및 그 제조방법
JP7361723B2 (ja) 窒化物半導体装置
CN113972268A (zh) 隧穿增强型垂直结构的hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 241000 18 / F, building 3, Service Outsourcing Industrial Park, Yijiang District, Wuhu City, Anhui Province

Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd.

Address before: 241000 18 / F, building 3, Service Outsourcing Industrial Park, Yijiang District, Wuhu City, Anhui Province

Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd.

Country or region before: China

GR01 Patent grant