CN113965165A - 一种宽带高基波抑制双平衡自混频结构毫米波四倍频器 - Google Patents

一种宽带高基波抑制双平衡自混频结构毫米波四倍频器 Download PDF

Info

Publication number
CN113965165A
CN113965165A CN202111233535.XA CN202111233535A CN113965165A CN 113965165 A CN113965165 A CN 113965165A CN 202111233535 A CN202111233535 A CN 202111233535A CN 113965165 A CN113965165 A CN 113965165A
Authority
CN
China
Prior art keywords
transistor
inductor
capacitor
frequency
harmonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111233535.XA
Other languages
English (en)
Inventor
胡三明
林震
沈一竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202111233535.XA priority Critical patent/CN113965165A/zh
Publication of CN113965165A publication Critical patent/CN113965165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明公开了一种宽带高基波抑制双平衡自混频结构毫米波四倍频器，包括三次谐波倍频单元、双平衡环型混频单元以及三个变压器。输入信号由第一级变压器转成差分信号注入到倍频单元中，并分一路信号作为混频单元的本振。倍频单元输出差分信号，由第二级变压器差分转差分将三次谐波作为中频注入到混频单元的源级。混频单元将基波和三次谐波进行混频，产生四次谐波由混频单元的漏级以差分模式引出，第三级变压器差分转单端将四次谐波输出。本发明采用双平衡环型混频单元，该单元对于本振和中频泄露皆有较好的抑制度，且采用了基波与三次谐波混频方案，解决了自混频结构三倍频器产生基频混频产物的问题，大幅提高自混频结构倍频器基波抑制度。

Description

一种宽带高基波抑制双平衡自混频结构毫米波四倍频器
技术领域
本发明涉及一种毫米波倍频器和混频器集成电路，尤其涉及一种宽带高基波抑制双平衡自混频结构毫米波四倍频器。
背景技术
5G移动通信的商业化正在如火如荼的进行，相比较4G移动通信而言，它有着更大的带宽、更低的通信时延和更高的通信速率。根据香农定理，如若要提高通信系统的信道容量，需通过提高系统信噪比或者带宽实现。学界和工业界对于移动通信领域数十年的研究开发已使得射频频谱资源极度紧张，因此将目光聚焦到有着较为丰富频谱资源的毫米波频段。在具有同样的相对带宽条件下，毫米波频段的绝对带宽是4G通信频段的数十倍，如若忽略系统信噪比恶化，毫米波通信系统的信道容量也将是4G通信系统的数十倍。一定程度上，5G移动通信的研究重点是针对毫米波频段的频谱资源进行开发，而其相比于4G通信系统的优点，也是毫米波频段所带来的本征特点。然而，虽然该频段对于通信系统而言有着诸多益处，同时也带来了更多的挑战。
5G毫米波移动通信系统的其中一个主要挑战是研制宽带低相位噪声毫米波频率源。毫米波频率源主要有两种技术方案，第一种技术方案是直接利用锁相环产生毫米波频率，该方案中压控振荡器工作在毫米波频段，因此存在较高的无法滤除的带外噪声，而且设计难度极大。第二种技术方案是利用射频锁相环级联倍频器产生毫米波频率，该方案有着较低的相位噪声，而且射频锁相环的设计已经较为成熟。毫米波频段的倍频器在学界已有大量研究成果，但是绝大部分研究都是针对二倍频器或者三倍频器，而对于四倍频器的研究较少，往往采用两级二倍频器级联构成一个四倍频链路。
毫米波倍频器有三种技术方案，分别是谐波倍频器、注入锁定倍频器、自混频结构倍频器。谐波混频器通常结构简单，通常用于设计二倍频器和三倍频器；注入锁定混频器的输出功率较高，且功耗较低，但是锁定范围通常较为有限，难以实现15%以上的相对带宽；自混频结构倍频器由一个谐波发生单元和混频单元组成，能够灵活地实现各个倍频系数，但是，其结构相对复杂、设计难度较高、基波抑制较差。因此，如何提高自混频结构的基波抑制能力，实现宽带高基波抑制的毫米波四倍频器，成为毫米波频率源设计亟待解决的关键问题。
发明内容
发明目的：针对上述现有技术，提出一种宽带高基波抑制双平衡自混频结构毫米波四倍频器，能够有效抑制基波。
技术方案：一种宽带高基波抑制双平衡自混频结构毫米波四倍频器，包括输入匹配网络、三次谐波倍频单元、级间匹配网络、双平衡环型混频单元、输出匹配网络；所述输入匹配网络用于将单端输入的基波信号转换成两路差分信号后注入到所述三次谐波倍频单元中，同时功分一路信号作为所述双平衡环型混频单元的本振信号；
所述三次谐波倍频单元用于输出包含各次谐波的差分信号，再由所述级间匹配网络通过差分转差分的功能生成三次谐波信号，并注入到所述双平衡环型混频单元的源级，作为混频单元的中频信号；所述双平衡环型混频单元用于将基波信号和三次谐波信号进行混频来产生四次谐波信号，并由双平衡环型混频单元的漏级以差分模式引出；所述输出匹配网络用于通过差分转单端的功能将四次谐波信号输出。
进一步的，所述输出匹配网络包括用于抑制二倍频信号的二次谐波反射器，所述级间匹配网络包括基波反射器。
进一步的，所述输入匹配网络包括括电容C1、变压器XFMR-1、电容C2、电感L1以及电感L2；电容C1的正端接输入信号线，负端接地；变压器XFMR-1的初级线圈正端接信号线，负端接地，变压器XFMR-1的次级线圈的中间抽头处加载晶体管栅极偏置电压Vbias；电容C2跨接在变压器XFMR-1的次级线圈的两端，两端信号幅度相同相位相反；电感L1和电感L2分别串联在差分信号线两端，正端连接变压器XFMR-1两个输出端，负端连接所述三次谐波倍频单元。
进一步的，所述三次谐波倍频单元包括电感L3、电感L4、电感L5和电感L6、晶体管Q1、晶体管Q2、电容C3以及电容C4；电感L3的正端与所述电感L1的负端相连，负端与晶体管Q1的栅极相连；电感L4的正端与所述电感L2的负端相连，负端与晶体管Q2的栅极相连；电感L5的正端与晶体管Q1的源级相连，负端接地；电感L6的正端与晶体管Q2的源级相连，负端接地；所述电感L3和电感L5之间逆耦合，电感L4和电感L6之间逆耦合，分别构成基于变压器的跨导增强结构；电容C3的正端与晶体管Q1的栅极相连，负端与晶体管Q2的漏级相连；电容C4的正端与晶体管Q2的栅极相连，负端与晶体管Q1的漏级相连；所述电容C3和电容C4交叉跨接在晶体管Q1和晶体管Q2的栅极和漏级，构成基于中和电容的跨导增强结构。
进一步的，所述级间匹配网络包括电容C5、电容C6、电感L7、电感L8、变压器XFMR-2以及电容C7；电感L7正端与连接端口P3相连，电感L7的负端与电容C5的正端相连，电容C5的负端接地；电感L8的正端与连接端口P2相连，电感L8的负端与电容C6的正端相连，电容C6的负端接地；所述连接端口P2连接晶体管Q2的漏级和变压器XFMR-2的初级线圈的正端，所述连接端口P3连接晶体管Q1的漏级和变压器XFMR-2的初级线圈的负端；其中，所述电感L7和电容C5串联接地，电感L8和电容C6串联接地，分别构成基波反射器；变压器XFMR-2的初级线圈的中心抽头处加载所述晶体管Q1和晶体管Q2的漏级驱动电压Vdd，变压器XFMR-2的次级线圈的中心抽头处接地；电容C7的正端和负端跨接在变压器XFMR-2的次级线圈的两个差分端口上。
进一步的，所述双平衡环型混频单元包括晶体管Q3、晶体管Q4、晶体管Q5以及晶体管Q6；晶体管Q3的源级与晶体管Q4的源级相连，晶体管Q4的漏级与晶体管Q5的漏级相连，晶体管Q5的源级与晶体管Q6的源级相连，晶体管Q6的漏级与晶体管Q3的漏级相连，晶体管Q3和晶体管Q5的栅极相连，并连接至连接端口P 1，晶体管Q4和晶体管Q6的栅极相连，并连接至连接端口P4；所述连接端口P1由电感L2的负端和电感L4正端的连接处引出；所述连接端口P4由电感L1的负端和电感L3的正端连接处引出。
进一步的，所述输出匹配网络包括电容C8、电容C9、电容C10、电感L9、电感L10以及变压器XFMR-3；电感L9正端与所述晶体管Q5及晶体管Q4的漏端相连，电感L9的负端与电容C8的正端相连，电容C8的负端接地；电感L10的正端与晶体管Q3及晶体管Q6的漏端相连，电感L10的负端与电容C9的正端相连，电容C9的负端接地；其中，电感L9和电容C8串联接地，电感L10和电容C9串联接地，分别构成二次谐波反射器；变压器XFMR-3的初级线圈的中心抽头处加载所述晶体管Q3、晶体管Q4、晶体管Q5及晶体管Q6的漏级驱动电压Vdd，变压器XFMR-3的次级线圈负端接地；电容C10跨接在变压器XFMR-3次级线圈的两端。
有益效果：1、本发明采用了基波和三次谐波的混频方案，混频单元的混频产物不包括基波频率，从混频方案上提升了倍频器的基波抑制度。
2、输入匹配、级间匹配、输出匹配均采用宽带变压器匹配方法，有助于实现宽带性能。
3、三次谐波混频单元采用两种跨导增强技术：中和电容和基于变压器的源级负反馈，中和电容增强了晶体管跨导，并提升差模稳定性，基于变压器的源级负反馈技术则在不降低晶体管跨导的前提下降低了栅极输入阻抗的Q值，进一步提升了倍频器的宽带性能。
4、双平衡环型混频单元的各个端口的隔离度较好，有效抑制了基波栅极信号泄漏到射频输出端口，进一步提升了倍频器基波抑制度。
5、本发明采用标准CMOS工艺实现，具有集成度高、成本低的特点。
附图说明
图1为本发明中毫米波四倍频器的自混频方案图；
图2为本发明中毫米波四倍频器的电路结构图；
图3为本发明中毫米波四倍频器的端口回波损耗；
图4为本发明中毫米波四倍频器的变频增益；
图5为本发明中毫米波四倍频器的输出端各次谐波功率。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示，本实施例的一种宽带高基波抑制双平衡自混频结构毫米波四倍频器中，基波信号输入三次谐波倍频单元中产生三倍频信号，自输入端引出一路基波信号，将这两路信号分别加载到混频单元上，输出混频产物为二倍频信号和四倍频信号。由于该混频方案的混频产物中不包含基波信号，因此本发明在拓扑结构上改善了自混频结构倍频器的基波抑制。
如图2所示，一种宽带高基波抑制双平衡自混频结构毫米波四倍频器，具体包括输入匹配网络1、三次谐波倍频单元2、级间匹配网络3、双平衡环型混频单元4、输出匹配网络5。
输入匹配网络1包括括电容C1、变压器XFMR-1、电容C2、电感L1以及电感L2；电容C1的正端接输入信号线，负端接地；变压器XFMR-1的初级线圈正端接信号线，负端接地，变压器XFMR-1的次级线圈的中间抽头处加载晶体管栅极偏置电压Vbias；电容C2跨接在变压器XFMR-1的次级线圈的两端，两端信号幅度相同相位相反；电感L1和电感L2分别串联在差分信号线两端，正端连接变压器XFMR-1两个输出端，负端连接三次谐波倍频单元2。
三次谐波倍频单元2包括电感L3、电感L4、电感L5和电感L6、晶体管Q1、晶体管Q2、电容C3以及电容C4；电感L3的正端与电感L1的负端相连，负端与晶体管Q1的栅极相连；电感L4的正端与电感L2的负端相连，负端与晶体管Q2的栅极相连；电感L5的正端与晶体管Q1的源级相连，负端接地；电感L6的正端与晶体管Q2的源级相连，负端接地；其中，电感L3和电感L5之间逆耦合，电感L4和电感L6之间逆耦合，分别构成基于变压器的跨导增强结构；电容C3的正端与晶体管Q1的栅极相连，负端与晶体管Q2的漏级相连；电容C4的正端与晶体管Q2的栅极相连，负端与晶体管Q1的漏级相连；其中，电容C3和电容C4交叉跨接在晶体管Q1和晶体管Q2的栅极和漏级，构成基于中和电容的跨导增强结构。
级间匹配网络3包括电容C5、电容C6、电感L7、电感L8、变压器XFMR-2以及电容C7；电感L7正端与连接端口P3相连，电感L7的负端与电容C5的正端相连，电容C5的负端接地；电感L8的正端与连接端口P2相连，电感L8的负端与电容C6的正端相连，电容C6的负端接地；连接端口P2连接晶体管Q2的漏级和变压器XFMR-2的初级线圈的正端，连接端口P3连接晶体管Q1的漏级和变压器XFMR-2的初级线圈的负端；其中，电感L7和电容C5串联接地，电感L8和电容C6串联接地，分别构成基波反射器；变压器XFMR-2的初级线圈的中心抽头处加载晶体管Q1和晶体管Q2的漏级驱动电压Vdd，变压器XFMR-2的次级线圈的中心抽头处接地；电容C7的正端和负端跨接在变压器XFMR-2的次级线圈的两个差分端口上。
双平衡环型混频单元4包括晶体管Q3、晶体管Q4、晶体管Q5以及晶体管Q6；晶体管Q3的源级与晶体管Q4的源级相连，晶体管Q4的漏级与晶体管Q5的漏级相连，晶体管Q5的源级与晶体管Q6的源级相连，晶体管Q6的漏级与晶体管Q3的漏级相连，晶体管Q3和晶体管Q5的栅极相连，并连接至连接端口P 1，晶体管Q4和晶体管Q6的栅极相连，并连接至连接端口P4；其中，连接端口P1由电感L2的负端和电感L4正端的连接处引出；连接端口P4由电感L1的负端和电感L3的正端连接处引出。
输出匹配网络5包括电容C8、电容C9、电容C10、电感L9、电感L10以及变压器XFMR-3；电感L9正端与晶体管Q5及晶体管Q4的漏端相连，电感L9的负端与电容C8的正端相连，电容C8的负端接地；电感L10的正端与晶体管Q3及晶体管Q6的漏端相连，电感L10的负端与电容C9的正端相连，电容C9的负端接地；其中，电感L9和电容C8串联接地，电感L10和电容C9串联接地，分别构成二次谐波反射器；变压器XFMR-3的初级线圈的中心抽头处加载晶体管Q3、晶体管Q4、晶体管Q5及晶体管Q6的漏级驱动电压Vdd，变压器XFMR-3的次级线圈负端接地；电容C10跨接在变压器XFMR-3次级线圈的两端。
上述结构中，基波信号自RFinput端口输入匹配网络1，单端信号由变压器XFMR-1转换成两路差分信号注入到三次谐波倍频单元2中，同时功分一路信号作为双平衡环型混频单元4的本振信号。为了实现宽带和低变频损耗，三次谐波倍频单元2采用了两种跨导增强技术，即基于变压器的跨导增强结构以及基于中和电容的跨导增强结构。三次谐波倍频单元2输出包含各次谐波的差分信号，即包含1到n次所有的谐波分量，该差分信号由变压器XFMR-2实现差分转差分的功能将三次谐波信号注入到双平衡环型混频单元4的源级，作为混频单元的中频信号。双平衡环型混频单元4将基波信号和三次谐波信号进行混频来产生四次谐波信号，并由双平衡环型混频单元4的漏级以差分模式引出。输出匹配网络5的变压器XFMR-3实现差分转单端的功能将四次谐波信号从RFoutput端口输出。
由于双平衡混频单元4除了四倍频信号之外，还输出二倍频信号，该信号主要通过两个途径产生。最主要的产生途径是基波和三次谐波的混频产物，该混频产物只能通过输出匹配网络5中的二次谐波反射器加以抑制。另一个产生途径则是基波信号从三次谐波倍频单元2泄漏到双平衡环型混频单元4中与另一路基波信号的混频产物，该混频产物通过级间匹配中的基波反射器加以抑制。因此，毫米波四倍频器的各次谐波的抑制都得到了最大程度的提升。
本实施例中，晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、晶体管Q5、晶体管Q6应均采用NMOS管，基于0.18μm CMOS工艺，本发明对上述电路结构进行了仿真优化。
图3给出了毫米波四倍频器的输入和输出端口的回波损耗，输入端口的回波损耗在5.6-7.3 GHz均小于-10dB，输出端口的回波损耗在23.8-40.1 GHz均小于-10 dB。图4给出了毫米波四倍频器的变频增益，在5.4 - 7.2 GHz频率范围内其变频增益为-22.1至-25.1 dB，3dB带宽为28.6%。图5给出了输出端口基波与各次谐波的功率，在5.4 - 7.2 GHz频率范围内，基波信号的抑制均大于20 dBc。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，包括输入匹配网络（1）、三次谐波倍频单元（2）、级间匹配网络（3）、双平衡环型混频单元（4）、输出匹配网络（5）；
所述输入匹配网络（1）用于将单端输入的基波信号转换成两路差分信号后注入到所述三次谐波倍频单元（2）中，同时功分一路信号作为所述双平衡环型混频单元（4）的本振信号；
所述三次谐波倍频单元（2）用于输出包含各次谐波的差分信号，再由所述级间匹配网络（3）通过差分转差分的功能生成三次谐波信号，并注入到所述双平衡环型混频单元（4）的源级，作为混频单元的中频信号；
所述双平衡环型混频单元（4）用于将基波信号和三次谐波信号进行混频来产生四次谐波信号，并由双平衡环型混频单元（4）的漏级以差分模式引出；
所述输出匹配网络（5）用于通过差分转单端的功能将四次谐波信号输出。
2.根据权利要求1所述的宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，所述输出匹配网络（5）包括用于抑制二倍频信号的二次谐波反射器，所述级间匹配网络（3）包括基波反射器。
3.根据权利要求1或2所述的宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，所述输入匹配网络（1）包括括电容C1、变压器XFMR-1、电容C2、电感L1以及电感L2；电容C1的正端接输入信号线，负端接地；变压器XFMR-1的初级线圈正端接信号线，负端接地，变压器XFMR-1的次级线圈的中间抽头处加载晶体管栅极偏置电压Vbias；电容C2跨接在变压器XFMR-1的次级线圈的两端，两端信号幅度相同相位相反；电感L1和电感L2分别串联在差分信号线两端，正端连接变压器XFMR-1两个输出端，负端连接所述三次谐波倍频单元（2）。
4.根据权利要求3所述的宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，所述三次谐波倍频单元（2）包括电感L3、电感L4、电感L5和电感L6、晶体管Q1、晶体管Q2、电容C3以及电容C4；电感L3的正端与所述电感L1的负端相连，负端与晶体管Q1的栅极相连；电感L4的正端与所述电感L2的负端相连，负端与晶体管Q2的栅极相连；电感L5的正端与晶体管Q1的源级相连，负端接地；电感L6的正端与晶体管Q2的源级相连，负端接地；所述电感L3和电感L5之间逆耦合，电感L4和电感L6之间逆耦合，分别构成基于变压器的跨导增强结构；电容C3的正端与晶体管Q1的栅极相连，负端与晶体管Q2的漏级相连；电容C4的正端与晶体管Q2的栅极相连，负端与晶体管Q1的漏级相连；所述电容C3和电容C4交叉跨接在晶体管Q1和晶体管Q2的栅极和漏级，构成基于中和电容的跨导增强结构。
5.根据权利要求4所述的宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，所述级间匹配网络（3）包括电容C5、电容C6、电感L7、电感L8、变压器XFMR-2以及电容C7；电感L7正端与连接端口P3相连，电感L7的负端与电容C5的正端相连，电容C5的负端接地；电感L8的正端与连接端口P2相连，电感L8的负端与电容C6的正端相连，电容C6的负端接地；所述连接端口P2连接晶体管Q2的漏级和变压器XFMR-2的初级线圈的正端，所述连接端口P3连接晶体管Q1的漏级和变压器XFMR-2的初级线圈的负端；其中，所述电感L7和电容C5串联接地，电感L8和电容C6串联接地，分别构成基波反射器；变压器XFMR-2的初级线圈的中心抽头处加载所述晶体管Q1和晶体管Q2的漏级驱动电压Vdd，变压器XFMR-2的次级线圈的中心抽头处接地；电容C7的正端和负端跨接在变压器XFMR-2的次级线圈的两个差分端口上。
6.根据权利要求5所述的宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，所述双平衡环型混频单元（4）包括晶体管Q3、晶体管Q4、晶体管Q5以及晶体管Q6；晶体管Q3的源级与晶体管Q4的源级相连，晶体管Q4的漏级与晶体管Q5的漏级相连，晶体管Q5的源级与晶体管Q6的源级相连，晶体管Q6的漏级与晶体管Q3的漏级相连，晶体管Q3和晶体管Q5的栅极相连，并连接至连接端口P 1，晶体管Q4和晶体管Q6的栅极相连，并连接至连接端口P4；所述连接端口P1由电感L2的负端和电感L4正端的连接处引出；所述连接端口P4由电感L1的负端和电感L3的正端连接处引出。
7.根据权利要求5所述的宽带高基波抑制双平衡自混频结构毫米波四倍频器，其特征在于，所述输出匹配网络（5）包括电容C8、电容C9、电容C10、电感L9、电感L10以及变压器XFMR-3；电感L9正端与所述晶体管Q5及晶体管Q4的漏端相连，电感L9的负端与电容C8的正端相连，电容C8的负端接地；电感L10的正端与晶体管Q3及晶体管Q6的漏端相连，电感L10的负端与电容C9的正端相连，电容C9的负端接地；其中，电感L9和电容C8串联接地，电感L10和电容C9串联接地，分别构成二次谐波反射器；变压器XFMR-3的初级线圈的中心抽头处加载所述晶体管Q3、晶体管Q4、晶体管Q5及晶体管Q6的漏级驱动电压Vdd，变压器XFMR-3的次级线圈负端接地；电容C10跨接在变压器XFMR-3次级线圈的两端。
CN202111233535.XA 2021-10-22 2021-10-22 一种宽带高基波抑制双平衡自混频结构毫米波四倍频器 Pending CN113965165A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111233535.XA CN113965165A (zh) 2021-10-22 2021-10-22 一种宽带高基波抑制双平衡自混频结构毫米波四倍频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111233535.XA CN113965165A (zh) 2021-10-22 2021-10-22 一种宽带高基波抑制双平衡自混频结构毫米波四倍频器

Publications (1)

Publication Number Publication Date
CN113965165A true CN113965165A (zh) 2022-01-21

Family

ID=79466378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111233535.XA Pending CN113965165A (zh) 2021-10-22 2021-10-22 一种宽带高基波抑制双平衡自混频结构毫米波四倍频器

Country Status (1)

Country Link
CN (1) CN113965165A (zh)

Similar Documents

Publication Publication Date Title
US11005485B2 (en) Frequency multiplier and method for frequency multiplying
CN107231129B (zh) 基于变压器结构的谐波控制cmos混频器
CN111211737B (zh) 高谐波抑制比混频电路
US7088169B2 (en) Low-noise, high-linearity analog multiplier
CN113472295A (zh) 一种可抑制本振三次谐波的功率混频器
Ying et al. A HBT-based 300 MHz-12 GHz blocker-tolerant mixer-first receiver
Lin et al. Wide-locking-range multi-phase-outputs regenerative frequency dividers using even-harmonic mixers and CML loop dividers
CN112615590A (zh) 一种基于双平衡混频的tsm-pi三倍频器
Fang et al. A 2 GHz CMOS even harmonic mixer for direct conversion receivers
Yu et al. A 212–260 GHz broadband frequency multiplier chain (× 4) in 130-nm BiCMOS technology
CN105577124A (zh) 一种宽带中频上变频的电路及方法
Chakraborty et al. A wideband transformer-coupled frequency quadrupler using an asymmetrical balun in 0.25 μm SiGe for backhaul communication
CN107888149B (zh) 一种谐波混频倍频电路
KR100912811B1 (ko) 믹서 및 이를 구비한 송수신 장치
CN113965165A (zh) 一种宽带高基波抑制双平衡自混频结构毫米波四倍频器
Ergintav et al. An integrated 122GHz differential frequency doubler with 37GHz bandwidth in 130 nm SiGe BiCMOS technology
CN116317956A (zh) 一种四倍频器及频率源
WO2016041575A1 (en) A power efficient frequency multiplier
Yishay et al. A single-path reconfigurable frequency multiplier for 28/39 GHz dual-band transceivers
CN114759879A (zh) 一种基于push-push的二三倍频器
US10884449B2 (en) Wideband LO signal generation
US9912293B2 (en) Sub-harmonic mixer and a method therein for converting radio frequency signals to intermediate frequency signals
Ricco et al. A Compact 70–86 GHz Bandwidth Frequency Quadrupler with Transformer-Based Harmonic Reflectors in 28nm CMOS
TWI517551B (zh) 具低轉換損耗之奇數多倍頻裝置
CN112019192A (zh) 一种基于变压器的高阶耦合正交信号产生电路及其应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination