CN113937196B - 一种深紫外发光二极管结构及其制备方法 - Google Patents

一种深紫外发光二极管结构及其制备方法 Download PDF

Info

Publication number
CN113937196B
CN113937196B CN202111286135.5A CN202111286135A CN113937196B CN 113937196 B CN113937196 B CN 113937196B CN 202111286135 A CN202111286135 A CN 202111286135A CN 113937196 B CN113937196 B CN 113937196B
Authority
CN
China
Prior art keywords
type
layer
micro
emitting diode
ultraviolet light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111286135.5A
Other languages
English (en)
Other versions
CN113937196A (zh
Inventor
李祈昕
刘宁炀
何晨光
陈志涛
赵维
吴华龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Priority to CN202111286135.5A priority Critical patent/CN113937196B/zh
Publication of CN113937196A publication Critical patent/CN113937196A/zh
Application granted granted Critical
Publication of CN113937196B publication Critical patent/CN113937196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种深紫外发光二极管结构及其制备方法,包括从下至上依次叠加的衬底、缓冲层、具有台面结构的N型AlGaN层、多量子阱层、P型层,所述N型AlGaN层的台面结构上设置有N型金属电极,所述P型层上设置有P型金属电极,所述N型AlGaN层台面结构区域与N型金属电极之间设置有不连续成膜的微纳图形。深紫外发光二极管结构的制作方法中通过修复型ICP刻蚀对所述不连续成膜的微纳图形及露出的N型AlGaN层台面结构区域进行刻蚀,消除了刻蚀形成的表面态并修复刻蚀损伤,改善金属与N型AlGaN层的欧姆接触特性。

Description

一种深紫外发光二极管结构及其制备方法
技术领域
本发明涉及紫外发光二极管技术领域,更具体地,涉及一种深紫外发光二极管结构及其制备方法。
背景技术
紫外LED光源具有体积小、无毒环保、寿命长等优点,在水质净化、消毒杀菌、全彩显示、光学存储,生化检测、短距通信等各个领域有着广泛的应用前景,日益显现出巨大的社会和经济价值。
低接触电阻率的N型欧姆接触是提升深紫外LED电光转换效率(WPE)必不可少的条件。在AlGaN基深紫外LED中,N型接触层一般是Al组分在0.5以上的高Al组分N-AlGaN,金属-半导体界面的势垒难以降低,且高Al组分(Al>0.5)N-AlGaN更易在芯片工艺过程中发生刻蚀损伤和氧化,难以实现良好的欧姆接触。
AlGaN基深紫外LED制备过程中,需要将部分区域的N-AlGaN之上的材料刻蚀去除,露出N-AlGaN表面后制备N接触电极。但由于刻蚀损伤、杂质污染、表面氧化等,导致刻蚀后的高Al组分N-AlGaN难以形成欧姆接触。目前高Al组分N-AlGaN与N电极之间的欧姆接触一般都是通过低损刻蚀、高温退火和湿法腐蚀中的一种或几种组合方式形成的。低损刻蚀只能降低刻蚀损伤而不能完全消除损伤,而且一般刻蚀速率很慢、台阶坡度小、重复性不好,不同材料刻蚀效果差异较大。高温退火通常安排在刻蚀工艺之后,主要用于修复刻蚀损伤,对退火环境要求严格,退火温度一般在800℃以上,需要采用特定的环境和设备,成本高、工艺周期长、工艺兼容性较低、成本高昂,高温环境还可能对材料造成破坏。湿法腐蚀通常安排在刻蚀工艺之后,主要用于去除刻蚀生成物和残留物、修复刻蚀损伤,效果对材料敏感且可能引入新的杂质,重复性、工艺兼容性也较低。
如何提高低接触电阻的N-AlGaN欧姆接触是高Al组分AlGaN半导体器件发展中的一个重要问题。
发明内容
本发明的目的在于提供一种深紫外发光二级管结构及其制备方法,以解决现有技术中的高Al组分N型欧姆接触难以形成的技术问题,且工艺简单、兼容性好、成本低廉。
本发明提供一种深紫外发光二极管的制备方法,包括以下步骤:
S1:在外延衬底上依次生长缓冲层、N型AlGaN层、多量子阱层和P型层,得到AlGaN基外延片;
S2:沿AlGaN基外延片的P型层到N型AlGaN层刻蚀出N型台面结构;
S3:在所述N型AlGaN层台面结构上沉积插入薄膜并形成不连续成膜的微纳图形;
S4:在所述不连续成膜的微纳图形及露出的N型AlGaN层部分表面进行修复型ICP刻蚀;
S5:在所述修复型ICP刻蚀后的表面和P型层表面分别沉积一层N电极材料和P电极材料,分别形成N电极图形和P电极图形后再分别形成N金属电极和P金属电极。
根据本发明,优选地,所述步骤S4,具体步骤如下:
S41:通入混合气体;
S42:通过调节混合气体中的混合比例、刻蚀功率、刻蚀气压和气体流量条件使刻蚀速率达到0.1-20nm/min进行刻蚀,直至剩余不连续成膜的微纳图形的纵向高度为0.1nm-10nm。
根据本发明,优选地,所述步骤S41,通入的气体包括N2、H2、Ar、CHF3、Cl2中的一种或至少两种的组合。
根据本发明,优选地,所述步骤S3,采用PECVD、磁控溅射、电子束蒸发中的一种或至少两种组合进行沉积,其中沉积厚度为10nm-50nm,沉积温度为20℃-500℃。
根据本发明,优选地,所述步骤S3,采用光刻、刻蚀、腐蚀、模具、软膜中的一种或至少两种组合来形成所述不连续成膜的微纳图形。
本发明的目的还在于提供一种深紫外发光二级管,包括从下至上依次叠加的衬底、缓冲层、具有台面结构的N型AlGaN层、多量子阱层、P型层、所述N型AlGaN层的台面结构上设置有N型金属电极、所述P型层上设置有P型金属电极,所述N型AlGaN层台面结构区域与N型金属电极之间设置有不连续成膜的微纳图形,且所述微纳图形的材料包括氮化硅材料。不连续成膜的微纳图形有利于修复高Al组分N-AlGaN刻蚀面的损伤并促进后续N电极形成欧姆接触。
根据本发明,优选地,所述不连续成膜的微纳图形为规则或不规则结构。
根据本发明,优选地,所述不连续成膜的微纳图形包括条形、点状或曲线形中的一种或至少两种图形的组合。
根据本发明,优选地,所述不连续成膜的微纳图形最长的边长小于100nm。
根据本发明,优选地,所述不连续成膜的微纳图形的厚度为0.1nm-10nm,且Si含量与N含量的比例为0.1-10。
本发明的有益效果为:本发明通过在N型AlGaN层上刻蚀形成不连续成膜的微纳图形,同时结合修复型ICP刻蚀过程,可消除刻蚀形成的表面态并修复刻蚀损伤,促进高Al组分N型电极形成欧姆接触,可避免高温退火等复杂表面修复工艺,过程低温、可控、成本低、工艺简单。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的第一种实施方式的深紫外发光二极管器件结构的结构示意图;
图2是本发明实施例提供的第一种实施方式的深紫外发光二极管器件结构中3A表面的结构示意图;
图3是本发明实施例提供的第二种实施方式的深紫外发光二极管器件结构的结构示意图;
图4是本发明实施例提供的第二种实施方式的深紫外发光二极管器件结构中3A表面的结构示意图;
图5是本发明实施例提供的深紫外发光二极管的制备方法的实施方式的流程示意图;
图6是图5所示深紫外发光二极管的制备方法的一种处理方法示意图;
图7使用不同技术修复N-Al0.6GaN的IV曲线图。
图标:1-衬底;2-缓冲层;3-N型AlGaN层;4-多量子阱层;5-P型层;3A-N型AlGaN层台面表面;6-插入薄膜;61-微纳图形;7-N型电极;8-P型电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
下面结合附图对本发明作进一步详细的说明。
本发明提供了一种深紫外发光二极管结构及其制备方法,下面给出多个实施例对本发明提供的深紫外发光二极管结构及其制备方法进行详细描述。
本申请提供一种深紫外发光二极管的制备方法,包括步骤:
S1:在外延衬底上依次生长缓冲层、N型AlGaN层、多量子阱层和P型层,得到AlGaN基外延片。
具体的,外延衬底的材料可以为蓝宝石、SiC或硅衬底;
缓冲层可以是AlN或不同Al组分的AlGaN材料;
N型AlGaN层的Al组分可以设置为0.5-1;
多量子阱层可以是至少两种不同Al组分的AlGaN层;
P型层可以是P型AlGaN层或P型GaN层。
S2:沿AlGaN基外延片的P型层到N型AlGaN层刻蚀出N型台面结构;
S3:在所述N型AlGaN层台面结构上沉积插入薄膜并形成不连续成膜的微纳图形;
具体的,插入薄膜完全沉积在N型台面结构,或者插入薄膜部分沉积在N型台面结构。
S4:在所述不连续成膜的微纳图形及露出的N型AlGaN层部分表面进行修复型ICP刻蚀;
在所述不连续成膜的微纳图形和N型AlGaN层部分的表面进行修复型ICP刻蚀是为了消除刻蚀形成的表面态并修复刻蚀损伤,促进高Al组分N型电极形成欧姆接触。
具体的,经过修复型ICP刻蚀后可保留部分所述微纳图形,也可将所述微纳图形通过干法或湿法蚀刻全部去除。
S5:在修复型ICP刻蚀后的表面和P型层表面分别沉积一层N电极材料和P电极材料,分别形成N电极图形和P电极图形后再分别形成N金属电极和P金属电极。
具体的,可以先在修复型ICP刻蚀后的表面沉积一层N电极材料,通过光刻、剥离或蚀刻工艺以形成N电极图形,直接形成或通过退火形成N金属电极。N电极材料可以为钛、铝、镍、金、钒中的一种或几种组合或至少两种组合金属的合金。
具体的,修复型ICP刻蚀后的表面可以为所述微纳图形的表面,也可以为N型AlGaN层部分的表面。
P型层表面沉积一层P电极材料,通过光刻、剥离或蚀刻工艺以形成P电极图形,通过退火形成P金属电极。P电极材料可以为镍、金、钯、钌、铝中的一种或几种组合或至少两种组合金属的合金。
本实施例中,通过在N型AlGaN层上刻蚀形成不连续的微纳图形,同时结合修复型ICP刻蚀过程,可消除刻蚀形成的表面态并修复刻蚀损伤,促进高Al组分N型电极形成欧姆接触。
在一个实施例中,所述步骤S4,具体步骤如下:
S41:通入混合气体;
S42:通过调节混合气体中的混合比例、刻蚀功率、刻蚀气压和气体流量条件使刻蚀速率达到0.1-20nm/min进行刻蚀,直至剩余插入薄膜的纵向高度为0.1nm-10nm。在一个实施例中,刻蚀速率可以是20nm/min,也可以是10nm/min;剩余插入薄膜的纵向高度可以是1nm,也可以是10nm。
所述步骤S41,通入的气体包括N2、H2、Ar、CHF3、Cl2中的一种或至少两种的组合,在一个实施例中,通入的气体可以是N2/H2/Ar/CHF3/Cl2气体,也可以是N2和H2的混合气体/CHF3和Cl2的混合气体等,还可以是N2、H2和Ar的混合气体。
在一个实施例中,步骤S1使用PECVD(等离子体化学气相沉积)工艺对器件的各层进行沉积。
在一个实施例中,步骤S2利用光刻和干法刻蚀技术实现对N型AlGaN层台面结构的刻蚀。
在一个实施例中,步骤S3中采用PECVD、磁控溅射、电子束蒸发中的一种或至少两种的组合来进行沉积,可根据沉积的氮化硅插入薄膜的结构和性质来选定组合方式,如需要多孔结构的氮化硅插入薄膜,可以采用PECVD的方式调整沉积温度、气体比例、气压等实现沉积;如需要多孔结构+致密结构+多孔结构的氮化硅插入薄膜,可以采用PECVD+磁控溅射+PECVD的方式实现沉积;如需要常温沉积,可以采用磁控溅射或电子束蒸发的方式实现沉积。
在一个实施例中,所述步骤S3,沉积插入薄膜的厚度可以为10nm,也可以为25nm,还可以为50nm。沉积插入薄膜的温度可以为20℃,也可以为100℃,还可以为500℃。
在一个实施例中,步骤S3中可以采用光刻、刻蚀、腐蚀、模具、软膜中的一种或至少两种组合的方式形成微纳图形,且沉积插入薄膜和形成微纳图形的顺序不做限制,可以先沉积薄膜,再通过光刻制作掩膜,然后进行刻蚀或腐蚀形成微纳图形;也可以先通过光刻制作掩膜,再沉积薄膜,然后剥离光刻胶形成微纳图形;也可以采用模具(硬膜)或软膜方式覆盖材料表面,再沉积薄膜,然后卸下模具或软膜形成微纳图形。
在一个实施例中,经过步骤S4的修复型ICP刻蚀后可以保留部分微纳图形,步骤S5则将电极材料沉积在所述微纳图形表面;也可以全部去除微纳图形,步骤S5则将电极材料沉积在所述N型AlGaN层部分的表面。
在一个实施例中,步骤S5沉积电极材料的方法可以是电子束蒸发方法也可以是磁控溅射方法,形成N电极图形的方法可以是光刻/剥离/蚀刻工艺,形成电极的方法可以是直接形成,也可以是通过退火形成,其中退火温度为600-1000℃,退火时间0-30分钟,退火氛围为N2或真空氛围。
本申请还提供一种深紫外发光二极管结构,包括:
从下至上依次叠加的衬底1、缓冲层2、具有台面结构的N型AlGaN层3、多量子阱层4、P型层5、所述N型AlGaN层的台面结构上设置有N型金属电极7、所述P型层上设置有P型金属电极8,其特征在于:所述N型AlGaN层台面结构区域与N型金属电极之间设置有不连续成膜的微纳图形61,且所述微纳图形的材料包括氮化硅材料。
衬底1可以是蓝宝石、SiC或硅衬底;
缓冲层2可以是AlN或不同Al组分的AlGaN材料;
具有台面结构的N型AlGaN层3的材料包括一种高Al组分的N-AlGaN,或多种不同Al组分的N-AlGaN及其组合,其中Al组分为0.5-1。在一个实施例中,N型AlGaN层的Al组分可以为0.5,也可以为0.8,也可以为1,均能构成高Al组分的N型接触层。
多量子阱层4包含多个周期的量子阱层,而一个周期的量子阱层的材料为至少两种不同Al组分的AlGaN层。
P型层5包括电子阻挡层、P-AlGaN、P-AlGaN接触层或P-GaN接触层。
N型电极材料为钛、铝、镍、金、钒中的一种或几种组合或至少两种组合金属的合金。在一个实施例中,N型电极材料可以为钛/铝/镍/金/钒,也可以为钛铝合金/金铝合金等。
P型电极材料为镍、金、钯、钌、铝中的一种或几种组合或至少两种组合金属的合金。在一个实施例中,N型电极材料可以为镍/金/钯/钌/铝,也可以为镍金合金/金铝合金等。
微纳图形为通过工艺过程得到的微米以下尺寸的微细结构。微纳图形的形成有利于修复高Al组分N-AlGaN刻蚀面的损伤和促进后续N电极形成欧姆接触。
在一个实施例中,所述微纳图形为规则或不规则结构,即微纳图形的尺寸、排列方式、间隔距离随机分布。规则的微纳结构可以是图形间按固定的间距进行排布,也可以是图形间按规则的排列方式进行排布,也可以是各图形尺寸全部相同。不规则的微纳结构可以是图形间按不同的间距进行排布,也可以是图形间按不规则的排列方式进行排布,也可以是各图形尺寸各不相同。
在一个实施例中,所述微纳图形包括条形、点状或曲线形中的一种或至少两种图形的组合。微纳图形可以为条形/点状(颗粒状)/曲线形,也可以为条形和点状的组合/点状和曲线形的组合/条形和曲线形的组合,还可以为条形、点状及曲线形的组合。
在一个实施例中,所述微纳图形最长的边长小于100nm。如点状微纳图形的三维尺寸小于100nm,具体可以为70nm,也可以为99nm。条形微纳图形的宽度尺寸小于100nm,具体可以为60nm,也可以为80nm。
在一个实施例中,所述不连续成膜的微纳图形的厚度为0.1nm-10nm,具体地,微纳图形的厚度可以为0.1nm,也可以为5nm,也可以为10nm;Si含量与N含量的比例为0.1-10,具体地,Si含量与N含量的比例可以为0.1,也可以为5,也可以为10。
实施例1:
本实施例提供的深紫外发光二极管,如图1至图2所示,包括:
由下至上依次设置的硅衬底1、AlN缓冲层2、具有台面结构的Al组分为0.6的N型AlGaN层3、AlGaN多量子阱层4、P型AlGaN层5、在N型AlGaN层3的台面结构上设置有N型钛铝合金金属电极7以及在P型层5上设置有P型镍金合金金属电极8、在N型AlGaN层3台面结构区域与N型金属电极7之间设置有不连续成膜的氮化硅微纳图形61,其厚度为10nm,且Si与N的比例为8。微纳图形具体为不规则的三维岛结构体,其中不规则三维岛结构体的结构示意图如图2所示。
三维岛结构体为不规则结构,各三维岛图形的三维尺寸均小于100nm,同时三维岛结构图形排列方式和间隔距离随机分布。不规则三维岛结构体图形的形成有利于修复高Al组分N-AlGaN刻蚀面的损伤和促进后续N电极形成欧姆接触。
实施例2:
本实施例提供的深紫外发光二极管,如图3至图4所示,包括:
由下至上依次设置的蓝宝石衬底1、AlN/AlGaN超晶格缓冲层2、具有台面结构的Al组分为1的N型AlGaN层3、AlGaN多量子阱层4、P型AlGaN层5、在N型AlGaN层3的台面结构上设置有N型钛金属电极7以及在P型层5上设置有P型镍金属电极8、在N型AlGaN层3台面结构区域与N型金属电极7之间设置有不连续成膜的氮化硅微纳图形61,其厚度为5nm,且Si与N的比例为10。微纳图形具体为不规则的纳米棒结构体,其中不规则纳米棒结构体的结构示意图如图4所示。
纳米棒结构体为不规则结构,各纳米棒图形的宽度尺寸均小于100nm,同时纳米棒结构图形排列方式和间隔距离随机分布。
实施例3:
根据实施例2所述的深紫外发光二极管结构,其区别在于,N型AlGaN层3与N型金属电极7之间设置的微纳图形具体为为规则的纳米棒结构图形,纳米棒结构各图形间呈等间距横列分布。
实施例4:
实施例1-3任一所述的深紫外发光二极管的制备方法,包括以下步骤:
S1:利用PECVD(等离子体化学气相沉积)工艺,在衬底1上依次生长缓冲层2、N型AlGaN层3、多量子阱层4和P型层5,得到AlGaN基外延片;
S2:利用光刻和干法刻蚀技术沿AlGaN基外延片的P型层5到N型AlGaN层3刻蚀出N型台面结构,露出N型AlGaN层3台面表面3A;
S3:在N型AlGaN层3台面结构上沉积插入薄膜6并形成不连续成膜的微纳图形61,沉积的插入薄膜厚度为20nm,沉积温度为300℃;
S4:在所述微纳图形表面及露出的N型AlGaN层部分表面进行修复型ICP刻蚀,通入N2和Cl2的混合气体,通过调节混合气体中的混合比例、刻蚀功率、刻蚀气压和气体流量条件使刻蚀速率达到20nm/min进行刻蚀,直至剩余微纳图形61的纵向高度为10nm;
S5:采用磁控溅射的方法在N电极区域的微纳图形61表面沉积一层N电极材料,通过光刻工艺形成N电极图形,通过退火形成N电极7。退火温度为1000℃,退火时间30分钟,退火氛围为N2氛围;
S6:采用电子束蒸发的方法在P电极区域的P型层5表面沉积一层P电极材料,通过蚀刻工艺形成P电极图形,通过退火形成P电极8。
其中步骤S3中采用PECVD的方式调整沉积温度、气体比例、气压等实现多孔结构的氮化硅插入薄膜的沉积。
其中步骤S3中采用先沉积薄膜,再通过光刻制作掩膜,然后进行刻蚀或腐蚀形成微纳图形。
实施例5:
根据实施例4所述的深紫外发光二极管的制备方法,其区别仅在于,S4中按照相同的技术条件进行刻蚀,刻蚀后通过干法或湿法蚀刻将微纳图形全部去除。S5中则采用磁控溅射的方法在N电极区域的N型AlGaN层3A表面沉积一层N电极材料。
通过对实施例1形成的产品及实施例4的制备方法进行实验,得到理由不同技术对N-Al0.6GaN进行修复的结果,如图7所示,其中7-1所示为未刻蚀样品的IV曲线,7-2所示为刻蚀后经普通退火修复的样品的IV曲线,7-3所示为刻蚀后经溶液处理的样品的IV曲线,7-4所示为经本方法制备的样品的IV曲线。图7中各线段代表不同厚度的插入薄膜,其中包括5μm、10μm、15μm、20μm和25μm。深紫外LED材料属于高Al组分材料,刻蚀后的表面会出现等离子体造成的缺陷,且使得AlGaN表面具有化学活性,容易吸附其他原子,在表面形成杂质层,如氧化层等。有研究表明,高Al组分N-AlGaN(Al组分>0.5)刻蚀后,等离子体产生的缺陷充当深能级中心束缚费米能级,导致肖特基势垒增加并阻碍通过隧穿的电流传导,使得接触整流特性更明显,这种损伤在退火修复过程对杂质非常敏感,普通的高温退火无法修复,需要严格的环境和特定的设备,成本高、工艺周期长、工艺兼容性较低、成本高昂,700℃以上高温环境还可能对材料造成破坏。从图中可知,采用本方法制备的样品相较于其他现有技术可以形成良好的欧姆接触。且本方法的制备过程温度不超过500℃,避免了700℃以上的高温退火修复表面的过程。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种深紫外发光二极管的制备方法,其特征在于,包括步骤:
S1:在外延衬底上依次生长缓冲层、N型AlGaN层、多量子阱层和P型层,得到AlGaN基外延片;
S2:沿AlGaN基外延片的P型层到N型AlGaN层刻蚀出N型台面结构;
S3:在所述N型AlGaN层台面结构上沉积氮化硅插入薄膜并形成不连续成膜的微纳图形;
S4:在所述不连续成膜的微纳图形及露出的N型AlGaN层部分表面进行修复型ICP刻蚀;
S5:在所述修复型ICP刻蚀后的表面和P型层表面分别沉积一层N电极材料和P电极材料,分别形成N电极图形和P电极图形后再分别形成N金属电极和P金属电极。
2.根据权利要求1所述的深紫外发光二极管的制备方法,其特征在于:
所述步骤S4,具体步骤如下:
S41:通入混合气体;
S42:通过调节混合气体中的混合比例、刻蚀功率、刻蚀气压和气体流量条件使刻蚀速率达到0.1-20nm/min进行刻蚀,直至剩余不连续成膜的微纳图形的纵向高度为0.1nm-10nm。
3.根据权利要求2所述的深紫外发光二极管的制备方法,其特征在于:所述步骤S41中通入的气体包括N2、H2、Ar、CHF3、Cl2中的一种或至少两种的组合。
4.根据权利要求3所述的深紫外发光二极管的制备方法,其特征在于:
所述步骤S3中,所述在所述N型AlGaN层台面结构上沉积氮化硅插入薄膜的步骤包括:
采用PECVD、磁控溅射、电子束蒸发中的一种或至少两种组合进行沉积,其中沉积厚度为10nm-50nm,沉积温度为20℃-500℃。
5.根据权利要求4所述的深紫外发光二极管的制备方法,其特征在于:
所述步骤S3中所述形成不连续成膜的微纳图形的步骤包括:采用光刻、刻蚀、腐蚀、模具、软膜中的一种或至少两种组合来形成所述不连续成膜的微纳图形。
6.一种根据权利要求1-5中任一项所述的深紫外发光二极管的制备方法所制备的深紫外发光二极管结构,包括:
从下至上依次叠加的衬底、缓冲层、具有台面结构的N型AlGaN层、多量子阱层、P型层、所述N型AlGaN层的台面结构上设置有N型金属电极、所述P型层上设置有P型金属电极,其特征在于:所述N型AlGaN层台面结构区域与N型金属电极之间设置有不连续成膜的微纳图形,且所述微纳图形的材料包括氮化硅材料。
7.根据权利要求6所述的深紫外发光二极管结构,其特征在于:
所述不连续成膜的微纳图形为规则或不规则结构。
8.根据权利要求7所述的深紫外发光二极管结构,其特征在于:
所述不连续成膜的微纳图形包括条形、点状或曲线形中的一种或至少两种图形的组合。
9.根据权利要求8所述的深紫外发光二极管结构,其特征在于:所述不连续成膜的微纳图形最长的边长小于100nm。
10.根据权利要求9所述的深紫外发光二极管结构,其特征在于:
所述不连续成膜的微纳图形的厚度为0.1nm-10nm,且Si含量与N含量的比例为0.1-10。
CN202111286135.5A 2021-11-02 2021-11-02 一种深紫外发光二极管结构及其制备方法 Active CN113937196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111286135.5A CN113937196B (zh) 2021-11-02 2021-11-02 一种深紫外发光二极管结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111286135.5A CN113937196B (zh) 2021-11-02 2021-11-02 一种深紫外发光二极管结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113937196A CN113937196A (zh) 2022-01-14
CN113937196B true CN113937196B (zh) 2023-10-27

Family

ID=79285306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111286135.5A Active CN113937196B (zh) 2021-11-02 2021-11-02 一种深紫外发光二极管结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113937196B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268725A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体素子およびその製造方法
WO2007072967A1 (en) * 2005-12-19 2007-06-28 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
CN101026212A (zh) * 2006-02-24 2007-08-29 三星电机株式会社 氮化物基半导体发光器件及其制造方法
CN108011002A (zh) * 2017-11-30 2018-05-08 广东省半导体产业技术研究院 一种紫外led芯片制作方法
CN108538976A (zh) * 2018-03-21 2018-09-14 马鞍山杰生半导体有限公司 深紫外发光二极管及其制备方法
CN109119436A (zh) * 2018-09-29 2019-01-01 华南理工大学 表面粗化的纳米孔led阵列芯片及其制备方法
CN208767327U (zh) * 2018-10-17 2019-04-19 河北工业大学 具有均匀电极电场分布的发光二极管
CN109860362A (zh) * 2018-12-05 2019-06-07 湖北深紫科技有限公司 一种具有纳米网状结构的深紫外led外延片、器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268725A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体素子およびその製造方法
WO2007072967A1 (en) * 2005-12-19 2007-06-28 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
CN101026212A (zh) * 2006-02-24 2007-08-29 三星电机株式会社 氮化物基半导体发光器件及其制造方法
CN108011002A (zh) * 2017-11-30 2018-05-08 广东省半导体产业技术研究院 一种紫外led芯片制作方法
CN108538976A (zh) * 2018-03-21 2018-09-14 马鞍山杰生半导体有限公司 深紫外发光二极管及其制备方法
CN109119436A (zh) * 2018-09-29 2019-01-01 华南理工大学 表面粗化的纳米孔led阵列芯片及其制备方法
CN208767327U (zh) * 2018-10-17 2019-04-19 河北工业大学 具有均匀电极电场分布的发光二极管
CN109860362A (zh) * 2018-12-05 2019-06-07 湖北深紫科技有限公司 一种具有纳米网状结构的深紫外led外延片、器件及其制备方法

Also Published As

Publication number Publication date
CN113937196A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
US8227283B2 (en) Top-emitting N-based light emitting device and method of manufacturing the same
TWI421918B (zh) 形成以碳奈米管為基礎的接觸件至半導體之方法
US8274094B2 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
CN104810455B (zh) 紫外半导体发光器件及其制造方法
CN103187493B (zh) 制造发光二极管的方法
US20160163537A1 (en) SEMICONDUCTOR DEVICE INCLUDING h-BN INSULATING LAYER AND ITS MANUFACTURING METHOD
CN105702820A (zh) 表面覆盖ITO的反极性AlGaInP基LED及其制造方法
US8809085B2 (en) Method for manufacturing nitride semiconductor device
CN204857768U (zh) 紫外半导体发光器件
TWI798695B (zh) 紫外led及其製作方法
JP4757586B2 (ja) 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
CN113937196B (zh) 一种深紫外发光二极管结构及其制备方法
CN108807162A (zh) T型栅制备方法
CN102263166B (zh) 采用纳米粒子提高AlGaN基探测器性能的方法
CN110021690A (zh) 一种降低n型AlGaN系材料的接触电阻的方法及其应用
CN108922947A (zh) 一种基于多孔外延模板的紫外发光二极管及其制作方法
CN102754225B (zh) 半导体基底、半导体装置及其制造方法
CN110034216A (zh) Iii-v族氮化物深紫外发光二极管结构及其制作方法
CN114628558A (zh) 一种提高AlGaN基深紫外LED光提取效率的结构及其应用
CN113471340A (zh) 一种基于局域表面等离激元耦合增强的MIS结构的超快micro-LED及其制备方法
CN109326522A (zh) 一种金刚石异质结二极管器件的制备方法
TWI394217B (zh) 雙極性電晶體的製造方法
CN111200046B (zh) Led芯片结构及其制作方法
TW201349564A (zh) 發光元件的形成方法
Markov et al. Combination of reactive-ion etching and chemical etching as a method for optimizing the surface relief on AlGaInN heterostructures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant