CN113933589B - 用于频谱分析仪的检波装置和方法 - Google Patents

Abstract

一种用于频谱分析仪的检波装置和方法，中央处理器系统接收计算各个数据收集单元对应的检波信息数据并将检波信息数据存储在内部存储器中；可编程逻辑控制器生成一获取检波信息数据的请求并输出该请求；数据交互接口在接收到请求时从中央处理器系统的内部存储器中获取检波信息数据并发送给可编程逻辑控制器；可编程逻辑控制器根据检波信息数据对原始扫描数据按照预设的数学运算处理。本发明在中央处理器系统对检波信息数据进行计算并存储，无需占用中央处理器系统过多的计算资源，可编程逻辑控制器按需获取检波信息数据进行检波处理，不会大幅占用可编程逻辑控制器的内部存储资源，且无需在可编程逻辑控制器端外挂高速存储器。

Description

用于频谱分析仪的检波装置和方法

技术领域

本发明涉及频谱分析仪技术领域，具体涉及一种用于频谱分析仪的检波装置和方法。

背景技术

频谱分析仪是研究电信号频谱结构的仪器，用于信号失真度、调制度、谱纯度、频率稳定度和交调失真等信号参数的测量，可用于测量放大器和滤波器等电路系统的某些参数，是一种多用途的电子测量仪器。

频谱分析仪对于频域的分析，尤其是很大动态范围的频域分析，扫描都是一个必须的过程，也是现代频谱分析仪进行测量时，内部必须要做的事情。频谱分析仪的扫描过程可以概括为从起始频率扫描到终止频率处，这个过程会产生大量的原始扫描数据。而频谱分析仪多采用数字显示，因此需要确定对每个显示数据点，应该用什么样的值来代表，无论在显示器上能够显示多少个数据点，每个数据点必须能代表某个频率范围或某段时间间隔内出现的信号。这个过程好似先将某个频率范围或时间间隔的原始扫描数据都放到一个数据收集单元(bucket)内，然后运用某一种必要的数学运算从这个信号收集单元中取出想要的信息，此过程在频谱分析仪设计领域称为检波处理。随后，这些检波处理后的数据被放入存储器再被写到显示器上。常用的数学运算包括MAX、MIN、Sample、AVG，不同的数学运算代表着不同的检波类型（正峰值检波、负峰值检波、sample检波、平均检波）。例如，最常用的正峰值检波方式，采用的数学运算为MAX，即将一个bucket内最大的原始扫描数据取出来，然后将这个最大值显示到显示器上。另外三种数学运算分别表示取一个bucket中的最小值，取bucket中某个位置的值，取bucket中所有原始扫描数据的平均值。

高端的频谱分析仪为了能够尽可能地显示出信号的细节，其支持的检波点数往往高达10^5级别，假设此时用户设置的检波点数为X，那么就意味着此时需要将整个扫描范围分成X个bucket，每个bucket检出一个点。每个bucket包含多大的频率间隔或时间间隔，该间隔包含的原始扫描数据的个数是多少，是需要提前计算好的，在此我们称之为检波信息，而每个bucket的检波信息可能是各不相同的，因为频率间隔或时间间隔可能是均匀的，也可能是非均匀的，在频谱仪领域非均匀间隔都是基于对数步进的，本申请统一将均匀间隔的检波称为线性检波，非均匀间隔的检波称为对数检波。

鉴于以上，如果要尽可能地显示出信号的细节时，就必须针对极大检波点数的情况设计出一种高效的检波方案，而频谱分析仪的检波操作包括两个部分，一是每个bucket对应的检波信息数据的计算，二是在一个bucket内进行的数学运算。现有的频谱分析仪通常按照以下四种方式进行检波操作：

（1）频谱分析仪在中央处理器系统层对原始的扫描数据进行检波，这种方式当原始扫描数据的数据速率很高且数据量很大时，将给CPU带来很大的计算压力，占用CPU过多的计算资源。

（2）频谱分析仪在CPU层计算好检波信息数据，然后将检波信息数据存放在高速处理器（例如FPGA）层，在FPGA层利用这些检波信息数据对原始的扫描数据进行检波。但是高端的频谱分析仪为了能够尽可能地显示出信号的细节，其支持的检波点数往往高达10^5级别，而每一个检波点都需要相应的检波信息数据，将如此多的检波信息数据存储在FPGA内部，那么将占用过多的FPGA内部宝贵且稀少的存储资源，这必将压缩其他模块的设计资源，非常不利于FPGA系统设计的灵活性与可扩展性。

（3）在上述第（2）个方案的基础上，在FPGA端外挂一个高速存储器（例如DDR），并将检波信息数据存于高速存储器中，该方案虽可以解决FPGA内部存储资源不够的问题，但却增加了整个系统的成本，且显著增加了硬件系统的设计难度。

（4）当频谱仪只支持线性检波时，可以较简单的在FPGA端实时计算每个bucket的检波信息，不需要额外的存储资源。但是当用户需要对数检波时，由于FPGA不适合做复杂的数学运算，在FPGA端实时计算每个bucket的检波信息就会变得极其复杂，所以此种方案通用性不高。

发明内容

本发明主要解决的技术问题是提供一种既不占用中央处理器系统过多计算资源，又不大幅占用可编程逻辑控制器（FPGA）内部存储资源，且无需在可编程逻辑控制器外挂高速存储器的用于频谱分析仪的检波装置和方法。

根据第一方面，一种实施例中提供一种用于频谱分析仪的检波装置，包括：

中央处理器系统，用于接收外部输入的频谱分析仪的扫描条件信息，并根据所述扫描条件信息，确定在该扫描条件信息下频谱分析仪的各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的所述检波信息数据存储在内部存储器中； 其中，数据收集单元与检波信息数据一一对应；

可编程逻辑控制器，用于在频谱分析仪开始扫描后，生成一获取检波信息数据的请求并输出所述获取检波信息数据的请求；

数据交互接口，连接于中央处理器系统和可编程逻辑控制器之间，用于在接收到可编程逻辑控制器输出的所述获取检波信息数据的请求时，从中央处理器系统的内部存储器中获取一数据收集单元对应的检波信息数据，并将所获取的检波信息数据发送给所述可编程逻辑控制器；

所述可编程逻辑控制器还用于接收所述检波信息数据和原始扫描数据的同时，根据所述检波信息数据对所述原始扫描数据按照预设的数学运算进行处理。

在一实施例中，所述检波信息数据包括：对应的所述数据收集单元中所包括的原始扫描数据的数量，以及对应的所述数据收集单元中所包括的原始扫描数据的数量的倒数。

在一实施例中，所述可编程逻辑控制器包括：

直接存储器读取模块，所述直接存储器读取模块与数据交互接口连接，所述直接存储器读取模块用于通过数据交互接口从所述中央处理器系统的内部存储器中获取所述数据收集单元对应的检波信息数据。

在一实施例中，所述可编程逻辑控制器生成一获取检波信息数据的请求，包括：

在所述直接存储器读取模块生成第一信号，同时所述可编程逻辑控制器的逻辑端生成第二信号时，所述可编程逻辑控制器生成一获取检波信息数据的请求。

在一实施例中，所述中央处理器系统将各个数据收集单元的所述检波信息按照所述数据收集单元对应的频率间隔或者时间间隔的先后顺序存储在对应的内部存储器的地址空间中。

在一实施例中，所述可编程逻辑控制器包括：

数据缓存模块，用于存储预设数量的所述数据收集单元对应的检波信息数据；其中，所述预设数量与数据缓存模块的存储空间的大小相关联，并且所述数据缓存模块的存储空间小于全部所述数据收集单元对应的检波信息数据的大小。

在一实施例中，所述可编程逻辑控制器还用于：

在频谱分析仪开始扫描之前，依次生成预设数量的所述获取检波信息数据的请求并输出至所述数据交互接口；

在接收到数据交互接口发送的预设数量的所述数据收集单元对应的检波信息数据后，按照接收顺序依次将所述数据收集单元对应的检波信息数据缓存至所述数据缓存模块中，直至所述数据缓存模块中的存储空间被全部占用；

在频谱分析仪开始扫描之后，从所述数据缓存模块中获取一所述检波信息数据，并根据所获取的检波信息数据对所述原始扫描数据进行检波处理，同时，生成一获取检波信息数据的请求并输出至所述数据交互接口，以接收一新的所述检波信息数据缓存至所述数据缓存模块中。

在一实施例中，所述可编程逻辑控制器还用于：

在从所述数据缓存模块中获取一所述检波信息数据时，若此时所述数据缓存模块为空，则将从所述数据缓存模块中上一次获取的一所述检波信息数据作为当前的检波信息数据，并根据当前的检波信息数据对所述原始扫描数据进行检波处理；

或者，在从所述数据缓存模块中获取一所述检波信息数据时，若所述数据缓存模块一直为空，则将所述检波信息数据赋值为0，并根据所述检波信息数据对所述原始扫描数据进行检波处理。

在一实施例中，所述可编程逻辑控制器还包括：

检波逻辑模块，用于根据所述检波信息数据按照预设的检波类型对所述原始扫描数据进行检波处理；

其中，所述预设的检波类型至少包括：正峰值检波、负峰值检波、采样值检波和平均值检波。

根据第二方面，一种实施例中提供一种用于频谱分析仪的检波方法，包括：

中央处理器系统接收外部输入的频谱分析仪的扫描条件信息，并根据所述扫描条件信息，确定在该扫描条件信息下频谱分析仪的各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的所述检波信息数据存储在内部存储器中；其中，数据收集单元与检波信息数据一一对应；

在频谱分析仪开始扫描后，可编程逻辑控制器生成一获取检波信息数据的请求并输出所述获取检波信息数据的请求至数据交互接口；

数据交互接口在接收到可编程逻辑控制器输出的所述获取检波信息数据的请求时，从中央处理器系统的内部存储器中获取一数据收集单元对应的检波信息数据，并将所获取的检波信息数据发送给所述可编程逻辑控制器；

可编程逻辑控制器接收所述检波信息数据以及原始扫描数据的同时，根据所述检波信息数据对所述原始扫描数据按照预设的数学运算进行处理。

依据上述实施例的用于频谱分析仪的检波装置和方法，中央处理器系统接收外部输入的扫描条件信息，根据接收的扫描条件信息计算各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的检波信息数据存储在内部存储器中；可编程逻辑控制器生成一获取检波信息数据的请求并输出该请求；数据交互接口在接收到可编程逻辑控制器输出的获取检波信息数据的请求时，从中央处理器系统的内部存储器中获取检波信息数据，并将所获取的检波信息数据发送给可编程逻辑控制器；可编程逻辑控制器在开始扫描后，接收原始扫描数据的同时，根据检波信息数据对原始扫描数据按照预设的数学运算进行处理。由此，本发明实施例在中央处理器系统对检波信息数据进行计算并存储在内部存储器中，无需占用中央处理器系统过多的计算资源，可编程逻辑控制器利用数据交互接口，按需获取中央处理器系统的内部存储器中的检波信息数据来完成对原始扫描数据的检波处理，不会大幅占用可编程逻辑控制器的内部存储资源，且无需在可编程逻辑控制器端外挂高速存储器。

附图说明

图1为一种实施例的用于频谱分析仪的检波装置的结构示意图；

图2为图1所示检波装置的具体结构示意图；

图3为一种实施例的用于频谱分析仪的检波方法流程图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。

请参考图1，图1为一种实施例的用于频谱分析仪的检波装置的结构示意图，本发明实施例所提供的频谱分析仪的检波装置为双控制器结构，包括中央处理器系统10和可编程逻辑控制（FPGA）30，中央处理器系统10和可编程逻辑控制器30之间通过数据交互接口20进行信息通讯。

请参考图2，中央处理器系统10包括CPU和内部存储器（DDR）12两个独立芯片，其中CPU中包括软件业务逻辑模块11，软件业务逻辑模块11用于接收外部输入的频谱分析仪的扫描条件信息，并根据扫描条件信息，确定在该扫描条件信息下频谱分析仪的各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的检波信息数据存储在内部存储器12中。

在本实施例中，扫描条件信息可以为之前保存的扫描条件信息，也可以为用户更新后重新输入的扫描条件信息，扫描条件信息包括但不限于：检波点数、扫描带宽、扫描中心频率等。软件业务逻辑模块11根据扫描条件信息计算频谱分析仪的每个数据收集单元对应的检波信息数据，并按照各个数据收集单元对应的频率间隔或者时间间隔的先后顺序将对应的检波信息数据存储至内部存储器12的不同地址空间中。此外，当扫描条件信息被更新时，软件业务逻辑模块11需要重新计算对应的检波信息数据并保存至内部存储器12中。

在本实施例中，每个数据收集单元对应的检波信息数据包括：数据收集单元中所包括的原始扫描数据的数量N，以及数据收集单元中所包括的原始扫描数据的数量的倒数1/N。

需要说明的是，中央处理器系统10计算检波信息数据并存入内部存储器的过程是在频谱分析仪扫描开始之前进行的过程。

如图2所示，可编程逻辑控制器30包括直接存储器读取模块（DMA）31、数据缓存模块32、检波逻辑模块33、数字下变频模块34和数据上传模块35，检波逻辑模块33用于根据检波信息数据按照预设的检波类型对所述原始扫描数据进行检波处理；其中，预设的检波类型至少包括：正峰值检波、负峰值检波、采样值检波和平均值检波。直接存储器读取模块的两端分别是AXI4接口和AXI4-Stream接口，这样将直接存储器读取模块作为中间单元，可不需CPU参与，直接实现可编程逻辑控制器与中央处理器系统中内部存储器的数据交换，并且该数据交换方式是全双工的，即可同时往内部存储器中写数据与读数据。

在频谱分析仪开始扫之后，可编程逻辑控制器30生成一获取检波信息数据的请求并输出获取检波信息数据的请求。具体为：可编程逻辑控制器30通过AXI4-Stream接口请求直接存储器读取模块将检波信息数据从内部存储器搬到可编程逻辑控制器30的逻辑端。因为利用AXI4-Stream接口进行数据交换时，该接口要求其两端的设备有一个握手过程，针对本发明实施例而言，该握手过程就是直接存储器读取模块产生一个第一信号（tvalid信号），同时可编程逻辑控制器逻辑端产生一个第二信号（tready信号），当第一信号和第二信号都有效时，就会产生一次获取检波信息数据的请求。通过上述方式，就可以做到可编程逻辑控制器30按需获取检波信息数据，而不需要提前将检波信息数据存储到可编程逻辑控制器30的内部存储资源中，以达到节省可编程逻辑控制器30内部存储资源的目的。

由于当可编程逻辑控制器30的检波逻辑模块33收到数字下变频模块34送过来的原始扫描数据，且发起一次获取检波信息数据的请求时，直接存储器读取模块31并不会立马返回数据，因为检波信息数据从中央处理器系统10的内部存储器12到直接存储器读取模块31输出的这一条路径中存在着延时，延时包括内部存储器芯片的固定读时延以及数据交互接口20的时延。鉴于这个原因，本发明实施例提供的频谱分析仪中的可编程逻辑控制器30包括一个先入先出结构的数据缓存模块32，数据缓存模块32用于存储预设数量的所述数据收集单元对应的检波信息数据；其中，预设数量与数据缓存模块32的存储空间的大小相关联，并且数据缓存模块32的存储空间小于全部所述数据收集单元对应的检波信息数据的大小。该数据缓存模块32的大小远小于将全部检波信息数据存储在可编程逻辑控制器30内部所占用的资源大小，而且检波信息数据越多，单独设计一个数据缓存模块的优势就越明显。在频谱仪开始扫描之前，提前将检波信息数据缓存到此数据缓存模块32中，直至存满则不再向直接存储器读取模块31请求数据。当频谱仪开始扫描后，检波逻辑模块33将从数据缓存模块32中读取检波信息数据，并利用读取得到的检波信息数据对原始扫描数据的检波进行控制。

在本发明实施例中，一旦对数据缓存模块32进行了读操作，那么该数据缓存模块32的满标记就会失效，从而继续向直接存储器读取模块31发起获取检波信息数据的请求。在一实施例中，具体为：在频谱分析仪开始扫描之前，依次生成预设数量的获取检波信息数据的请求并输出至数据交互接口20；在接收到数据交互接口20发送的预设数量的数据收集单元对应的检波信息数据后，按照接收顺序依次将数据收集单元对应的检波信息数据缓存至数据缓存模块32中，直至数据缓存模块32中的存储空间被全部占用；在频谱分析仪开始扫描之后，从数据缓存模块32中获取一检波信息数据，并根据所获取的检波信息数据对原始扫描数据进行检波处理，同时，生成一获取检波信息数据的请求并输出至数据交互接口20，以接收一新的检波信息数据缓存至数据缓存模块32中。

需要说明的是，直接存储器读取模块31与中央处理器系统10中的内部存储器12交互时，AXI4接口的时钟与可编程逻辑控制器的工作时钟相等，由于可编程逻辑控制器的数字下变频模块对原始扫描数据进行抽取的原因，进入检波逻辑模块的数据流的数据速率小于可编程逻辑控制器的工作时钟，而可编程逻辑控制器30的逻辑端产生获取检波信息数据的请求的速度小于等于进入检波逻辑模块33的数据流的数据速率，所以并不会出现直接存储器读取模块31来不及获取检波信息数据导致数据缓存模块32为空的情况。

在一实施例中，在可编程逻辑控制器30从数据缓存模块32中获取一检波信息数据时，若此时数据缓存模块32为空，也就是检波信息数据的传输过程出现了错误，则将从数据缓存模块32中上一次获取的一检波信息数据作为当前的检波信息数据，并根据当前的检波信息数据对原始扫描数据进行检波处理。或者，在从数据缓存模块32中获取一检波信息数据时，若数据缓存模块32一直为空，则将检波信息数据赋值为0，并根据检波信息数据（0）对原始扫描数据进行检波处理。

在本发明实施例中，检波逻辑模块33中任一数据收集单元的检波过程如下：

（A）首先定义在数据收集单元内部使用的变量，计数器counter_in_bucket，累加器acc，以及用来保存每个数据收集模块的检波结果的四个变量：max、min、sample、avg，这四个变量对应着四种检波类型。

（B）在一个数据收集单元开始检波之前，将上述（A）中定义的变量都归零，检波逻辑模块从数据缓冲模块中读取当前数据收集单元的检波信息数据。

（C）数字下变频模块34每送来一个有效的原始扫描数据，计数器counter_in_bucket自增1，同时检波逻辑模块会不断比较原始扫描数据之间的大小，并把极值存放在变量max、min中；acc负责累加数据收集单元内的所有原始扫描数据，在完成累加数据收集单元内的所有原始扫描数据后，利用检波信息数据中的1/N，计算得到变量avg的值（avg=acc*1/N）；sample变量负责记录数据收集单元内某个位置的原始扫描数据，一般情况下会让sample变量记录数据收集单元内的第一个原始扫描数据。当计数器counter_in_bucket的值达到N时，说明当前数据收集单元检波完成，计数器counter_in_bucket重新归零，且输出max、min、sample、avg到数据上传模块35，再经直接存储器读取模块31发送到中央处理器系统做后续处理。同时检波逻辑模块33从数据缓冲模块32读取下一个数据收集单元的检波信息。以此类推，开始下一个数据收集单元的检波。

此外，为了确定上传到中央处理器系统10的max、min、sample数据对应的频率信息（因为avg数据本身代表的就是整个数据收集单元内所有原始扫描数据的平均值，不代表某个具体原始扫描数据的值，所以avg数据是没有确切的频率信息的），检波逻辑模块必须分别确定这三个数据对应的原始扫描数据在整帧扫描中所处的位置。为此在检波逻辑模块33中还定义了另外一个计数器counter_raw_data，用来对数字下变频模块34送来的原始扫描数据进行计数。这个计数器的计数范围是贯穿整帧扫描，而不是像上述的counter_in_bucket局限于一个数据收集单元内。进入检波逻辑模块33的原始扫描数据流，其中的每一个数据都对应着一个频率信息，具体关系由下式描述：

f_raw_data = f_raw_data_start + (counter_raw_data – 1) * f_raw_data_step，其中counter_raw_data >= 1，f_raw_data表示每个原始扫描数据对应的频率，f_raw_data_start表示该帧扫描的起始频率，f_raw_data_step表示每两个原始扫描数据之间的频率间隔，f_raw_data_start和f_raw_data_step由用户设置决定，counter_raw_data表示原始扫描数据在整帧扫描中的排序。

在当前数据收集单元检波完成时，检波逻辑模块不仅会将max、min、sample、avg数据输出到可编程逻辑控制器中的数据上传模块，还会将max、min、sample对应的counter_raw_data值输出，中央处理器系统根据counter_raw_data的值就能确定max、min、sample数据对应的频率信息。

请参考图3，图3为一种实施例的用于频谱分析仪的检波方法的流程图，以下简称检波方法，该检波方法包括以下步骤：

步骤100：中央处理器系统10接收外部输入的频谱分析仪的扫描条件信息，并根据所述扫描条件信息，确定在该扫描条件信息下频谱分析仪的各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的所述检波信息数据存储在内部存储器中；其中，数据收集单元与检波信息数据一一对应。

步骤200：在频谱分析仪开始扫描后，可编程逻辑控制器30生成一获取检波信息数据的请求并输出获取检波信息数据的请求至数据交互接口20。

步骤300：数据交互接口20在接收到可编程逻辑控制器30输出的所述获取检波信息数据的请求时，从中央处理器系统10的内部存储器中获取一数据收集单元对应的检波信息数据，并将所获取的检波信息数据发送给可编程逻辑控制器30。

步骤400：可编程逻辑控制器30接收检波信息数据以及原始扫描数据的同时，根据检波信息数据对所述原始扫描数据按照预设的数学运算进行处理。

需要说明的是，本实施例提供的方法步骤与上述实施例提供的检波装置一一对应，其具体实施方式已在上述实施例中进行了详细说明，此处不再赘述。

在本发明实施例中，将频谱分析仪的检波操作分为两个部分，中央处理器系统用于计算各个数据收集单元对应的检波信息数据并将计算得到的检波信息数据存储在内部存储器中，可编程逻辑控制器用于按需从中央处理器系统的内部存储器中获取检波信息数据，由于中央处理器系统具有较强的计算能力，且中央处理器系统只负责计算检波信息数据，无需占用其过多的计算资源，可编程逻辑控制器按需获取的检波信息数据的数量相较于全部检波信息数据的数量要少很多，不会大幅占用可编程逻辑控制器的内部存储资源，并且无需在可编程逻辑控制器端外挂内部存储器，不增加频谱分析仪的系统成本与硬件设计难度；此外，本发明实施例提供的频谱分析仪可支持各种检波方式，包括但不限于线性或对数检波，适用范围广。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (9)

1.一种用于频谱分析仪的检波装置，其特征在于，包括：

中央处理器系统，用于接收外部输入的频谱分析仪的扫描条件信息，并根据所述扫描条件信息，确定在该扫描条件信息下频谱分析仪的各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的所述检波信息数据存储在内部存储器中； 其中，数据收集单元与检波信息数据一一对应；

可编程逻辑控制器，用于在频谱分析仪开始扫描后，生成一获取检波信息数据的请求并输出所述获取检波信息数据的请求；

数据交互接口，连接于中央处理器系统和可编程逻辑控制器之间，用于在接收到可编程逻辑控制器输出的所述获取检波信息数据的请求时，从中央处理器系统的内部存储器中获取一数据收集单元对应的检波信息数据，并将所获取的检波信息数据发送给所述可编程逻辑控制器；

所述可编程逻辑控制器还用于接收所述检波信息数据和原始扫描数据的同时，根据所述检波信息数据对所述原始扫描数据按照预设的数学运算进行处理；

所述可编程逻辑控制器包括：

数据缓存模块，用于存储预设数量的所述数据收集单元对应的检波信息数据；其中，所述预设数量与数据缓存模块的存储空间的大小相关联，并且所述数据缓存模块的存储空间小于全部所述数据收集单元对应的检波信息数据的大小。

2.如权利要求1所述的检波装置，其特征在于，所述检波信息数据包括：对应的所述数据收集单元中所包括的原始扫描数据的数量，以及对应的所述数据收集单元中所包括的原始扫描数据的数量的倒数。

3.如权利要求1所述的检波装置，其特征在于，所述可编程逻辑控制器包括：

直接存储器读取模块，所述直接存储器读取模块与数据交互接口连接，所述直接存储器读取模块用于通过数据交互接口从所述中央处理器系统的内部存储器中获取所述数据收集单元对应的检波信息数据。

4.如权利要求3所述的检波装置，其特征在于，所述可编程逻辑控制器生成一获取检波信息数据的请求，包括：

在所述直接存储器读取模块生成第一信号，同时所述可编程逻辑控制器的逻辑端生成第二信号时，所述可编程逻辑控制器生成一获取检波信息数据的请求。

5.如权利要求3所述的检波装置，其特征在于，所述中央处理器系统将各个数据收集单元的所述检波信息数据按照所述数据收集单元对应的频率间隔或者时间间隔的先后顺序存储在对应的内部存储器的地址空间中。

6.如权利要求1所述的检波装置，其特征在于，所述可编程逻辑控制器还用于：

在频谱分析仪开始扫描之前，依次生成预设数量的所述获取检波信息数据的请求并输出至所述数据交互接口；

在接收到数据交互接口发送的预设数量的所述数据收集单元对应的检波信息数据后，按照接收顺序依次将所述数据收集单元对应的检波信息数据缓存至所述数据缓存模块中，直至所述数据缓存模块中的存储空间被全部占用；

在频谱分析仪开始扫描之后，从所述数据缓存模块中获取一所述检波信息数据，并根据所获取的检波信息数据对所述原始扫描数据进行检波处理，同时，生成一获取检波信息数据的请求并输出至所述数据交互接口，以接收一新的所述检波信息数据缓存至所述数据缓存模块中。

7.如权利要求6所述的检波装置，其特征在于，所述可编程逻辑控制器还用于：

在从所述数据缓存模块中获取一所述检波信息数据时，若此时所述数据缓存模块为空，则将从所述数据缓存模块中上一次获取的一所述检波信息数据作为当前的检波信息数据，并根据当前的检波信息数据对所述原始扫描数据进行检波处理；

或者，在从所述数据缓存模块中获取一所述检波信息数据时，若所述数据缓存模块一直为空，则将所述检波信息数据赋值为0，并根据所述检波信息数据对所述原始扫描数据进行检波处理。

8.如权利要求1所述的检波装置，其特征在于，所述可编程逻辑控制器还包括：

检波逻辑模块，用于根据所述检波信息数据按照预设的检波类型对所述原始扫描数据进行检波处理；

其中，所述预设的检波类型至少包括：正峰值检波、负峰值检波、采样值检波和平均值检波。

9.一种用于频谱分析仪的检波方法，其特征在于，包括：

中央处理器系统接收外部输入的频谱分析仪的扫描条件信息，并根据所述扫描条件信息，确定在该扫描条件信息下频谱分析仪的各个数据收集单元对应的检波信息数据，将各个数据收集单元对应的所述检波信息数据存储在内部存储器中； 其中，数据收集单元与检波信息数据一一对应；

在频谱分析仪开始扫描后，可编程逻辑控制器生成一获取检波信息数据的请求并输出所述获取检波信息数据的请求至数据交互接口；

数据交互接口在接收到可编程逻辑控制器输出的所述获取检波信息数据的请求时，从中央处理器系统的内部存储器中获取一数据收集单元对应的检波信息数据，并将所获取的检波信息数据发送给所述可编程逻辑控制器；

可编程逻辑控制器接收所述检波信息数据以及原始扫描数据的同时，根据所述检波信息数据对所述原始扫描数据按照预设的数学运算进行处理；

所述可编程逻辑控制器包括：

数据缓存模块，用于存储预设数量的所述数据收集单元对应的检波信息数据；其中，所述预设数量与数据缓存模块的存储空间的大小相关联，并且所述数据缓存模块的存储空间小于全部所述数据收集单元对应的检波信息数据的大小。

Images