CN113923077A - Modbus-tsn网关芯片 - Google Patents

Abstract

本发明提供了一种MODBUS‑TSN网关芯片，使MODBUS总线网络能够与TSN网络兼容。该芯片用于MODBUS协议数据和TSN协议数据的接收、协议格式转化、发送。对于芯片的总线收发模块收到的上行MODBUS协议数据，MODBUS‑TSN网关芯片根据VLAN Tag映射模块内的寄存器数值给MODBUS数据添加相应的VLAN Tag，使MODBUS数据带有优先级、VID号和是否可丢弃信息，并封装上以太网帧头、帧尾，形成TSN协议数据，最后通过GMII口将数据发送给TSN交换机；对于GMII接口接收到的下行TSN数据，MODBUS‑TSN网关芯片将数据中的VLAN Tag和以太网帧头、帧尾去除，得到MODBUS协议数据，最后通过总线收发模块将数据发送到MODBUS总线网络上。

Description

MODBUS-TSN网关芯片

技术领域

本发明涉及总线通信和芯片设计领域，特别涉及一种MODBUS-TSN网关芯片。

背景技术

随着信息技术、芯片技术的飞速发展，工业控制系统已由最初的单机控制演变到如今的系统控制。随着“中国制造2025”规划的提出，总线通信作为工业控制系统中的重要技术，成为工业控制领域的热点。

Modbus总线协议是一种串行通信协议，相比其他同类型协议，因其公开发表并且无版权要求、易于部署和维护、数据帧格式简单等特点，成为各大厂商最常用的总线协议之一。但是以Modbus为代表的总线通信速率比较低，无法满足实时控制的要求。

对于工业通信领域而言，实时性与确定性是发展的方向。时间敏感型网络(timesensitive network，TSN)是目前国际产业界正在积极推动的全新工业通信技术。时间敏感型网络允许周期性与非周期性数据在同一网络中传输，使得标准以太网具有确定性传输的优势，并通过厂商独立的标准化进程，已成为广泛聚焦的关键技术。

目前市场上现有芯片产品不能很好地解决MODBUS协议传输速率低、协议不具备实时性、缺乏优先调度机制等缺点。所以设计一款网关芯片，使MODBUS网络与TSN网络融合，可以将MODBUS总线数据与TSN协议数据相互转化，使MODBUS数据在TSN网络中流通转发，使MODBUS总线数据也能带有优先级调度的属性。

发明内容

鉴于以上内容，本发明的目的在于提出一种MODBUS-TSN网关芯片，使MODBUS总线网络能够与TSN网络兼容。该芯片支持MODBUS协议数据和TSN协议数据的接收、协议格式转化、发送，支持TSN网络接口和MODBUS总线接口，能够解决传统MODBUS总线设备存在的不具备实时控制、缺乏数据流优先级调度机制、与TSN网络不兼容等问题。本发明提供的MODBUS-TSN网关芯片是这样的：

该芯片包括：总线收发模块、协议转化模块、GMII接口、APB接口。总线收发模块与MODBUS总线网络连接，收发MODBUS协议数据。协议转化模块主要有两个功能：对于 MODBUS总线网络传来的上行MODBUS协议数据，根据VLAN Tag映射模块的寄存器数值给MODBUS数据添加相应的VLAN Tag，使MODBUS数据带有优先级、VID号和是否可丢弃信息，并封装上以太网帧头、帧尾，形成TSN协议数据；对于GMII接口接收到的下行TSN 数据，将数据中的VLANTag和以太网帧头、帧尾去除，得到MODBUS协议数据。GMII接口用于MODBUS-TSN网关芯片与片外的TSN交换机的数据交互。APB接口用于片外CPU 对芯片内VLAN Tag映射模块进行配置。

优选地，所述VLAN Tag映射模块内的寄存器用于存储每个MODBUS从站节点分别对应的3bit的优先级代码、1bit的丢弃标志位、12bit的VID。用户可根据需求定义每一个MODBUS 从站节点对应的优先级代码、丢弃标志位和VID。VLAN Tag映射模块可由片外CPU通过 APB接口进行初始化配置。

优选地，所述总线收发模块有两个FIFO缓存模块。其中FIFO接收模块用于缓存来自 MODBUS总线网络的上行数据，缓存的数据将被协议转化模块进行读取和格式转化；FIFO发送模块用于缓存来自TSN网络、已由协议转化模块转化为符合MODBUS协议格式的数据。

附图说明

图1：MODBUS-TSN网关芯片总体结构示意图；

图2：MODBUS状态机控制模块的状态转移图；

图3：MODBUS网络节点对应的VLAN Tag字段；

图4：上行数据和下行数据的转化流程。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细阐述，但应当理解本发明的保护范围并不受具体实施方式的限制。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。

本发明提出的MODBUS-TSN网关芯片的一实施方式中，在一个芯片中集成了总线收发模块、协议转化模块、GMII(Gigabit Medium Independent Interface，千兆媒体独立接口)接口、 APB(Advanced Peripheral Bus，高级外围总线)接口。

如图1所示，MODBUS-TSN网关芯片的具体结构包括：UART接收模块、FIFO接收模块、MODBUS状态机控制模块、UART发送模块、FIFO发送模块、字符定时器模块、TSN 封包状态机控制模块、TSN解包状态机控制模块、VLAN Tag映射模块、CRC校验模块、APB 接口、GMII接口。每个模块的作用如下：

(1)UART接收模块，用于接收MODBUS总线网络中的串行数据到芯片内；

(2)FIFO接收模块，用于缓存在MODBUS总线接收的数据；

(3)MODBUS状态机控制模块，控制总线收发模块的状态跳转以及所有子模块的数据流通；

(4)UART发送模块，用于发送TSN数据解包后的数据到MODBUS总线上；

(5)FIFO发送模块，用于缓存TSN数据解包后的数据；

(6)字符定时器模块，一个字符时间等于按照UART协议传输一个字符所需的时间，字符定时器模块用于对未接收到数据的时间以字符时间为单位进行计时；

(7)TSN封包状态机控制模块，用于将MODBUS数据封装成符合TSN协议的数据；

(8)TSN解包状态机控制模块，用于将TSN数据拆解为符合MODBUS协议的数据；

(9)VLAN Tag映射模块，用于存储每个MODBUS从站节点分别对应的3bit的优先级代码、1bit的丢弃标志位、12bit的VID(VLAN Identifier，VLAN网络识别号)；

(10)CRC校验模块，用于计算出TSN协议帧的CRC校验值，计算结果长度为4byte；

(11)APB接口，用于片外CPU对片内VLAN Tag映射模块的寄存器进行配置；

(12)GMII接口，用于芯片与片外TSN交换机进行数据交互。

如图2所示，MODBUS状态机控制模块的状态机电路按照图中状态转移图运行。该状态转移图有两个分支，一个控制接收状态转移，另一个控制发送状态转移。其中，接收状态转移流程如下：

(1)上电后，字符定时器模块开始计时，当字符定时器模块计满T3.5(3.5个字符时间)后，字符定时器清零，状态机进入接收空闲状态，表示现在可以在MODBUS总线网络接收MODBUS数据；

(2)在接收空闲状态，一旦UART接收模块接收到第一个字符数据，状态机进入接收状态，从第一个字符开始所有接收到的数据都要缓存到FIFO接收模块；

(3)在接收状态中，一旦接收数据中断，字符定时器模块开始计时，当计满T1.5(1.5个字符时间)后，状态机进入控制等待状态。因为MODBUS协议规定，MODBUS一帧内相邻两个字符之间的最大间隔为T1.5；

(4)在控制等待状态中，字符定时器继续计时，当计时到T3.5时，代表已经有3.5个字符时间没有收到数据，这一帧数据接收完毕，状态机回到接收空闲状态；如果字符定时器模块还未计时到3.5T就接收到了数据，表示接收到的两个字符之间的间隔大于 1.5T，违反MODBUS协议规定，判定数据出错，状态机进入丢帧状态；

(5)在丢帧状态中，FIFO接收模块要丢弃所有保存的数据，也就是将FIFO中的写指针复位，之后的数据可以覆盖之前的数据。

发送状态的转移图如下：

(1)上电后，字符定时器模块开始计时，当字符定时器模块计满T3.5(3.5个字符时间)后，字符定时器清零，状态机进入发送空闲状态；

(2)在发送空闲状态，一旦TSN解包模块完成对TSN数据的解包并将解包后的数据写入 FIFO发送模块中后，状态机进入发送状态；

(3)在发送状态，UART发送模块将FIFO发送模块中的数据，串行地发送到MODBUS总线网络上，发送完毕后，字符定时器模块进行计时，状态机进入控制等待状态；

(4)在控制等待状态中，字符定时器计时到T3.5时，代表MODBUS帧间隔已经被生成，状态机回到发送空闲状态。

优选地，如图3所示，本发明的具体实施方式中，设计了MODBUS网络的从站节点地址对应的VALN Tag字段中的3bit的优先级代码、1bit的丢弃标志位、12bit的VID。优先级代码表示数据的优先级，数值越大优先级越高，优先级高的数据在TSN网络中会被优先转发调度；丢弃标志位为1时，表示在网络拥塞时，数据可被丢弃；VID表示子网编号，在该实施例中表示MODBUS从站节点编号。在图3的表格中，设置了广播地址0和10个从站节点地址的优先级代码、丢弃标志位、VID，广播地址数据的优先级别最高且不可丢弃，从站节点1 的数据优先级别最低且可丢弃。这里提供示例仅提供使用参考，用户可根据实际网络需求自定义各个MODBUS地址对应的优先级代码、丢弃标志位、VID。

如图4所示，图中展示了协议转化模块的数据处理流程。TSN封包状态机控制模块处理来自MODBUS网络的上行数据；TSN解包状态机控制模块处理来自TSN网络的下行数据。TSN封包状态机控制模块的工作流程如下：

(1)等待MODBUS数据就绪，就绪信号由FIFO接收模块写入数据完毕信号指示；

(2)MODBUS数据准备就绪后，向GMII接口发送数据，拉高发送使能信号。首先发送7字节的以太网前导码，每个字节的值为01010101；

(3)发送完前导码，发送1个字节的起始符，值为11010101；

(4)发送6字节的MAC目的地址和6字节的MAC源地址；

(5)根据VLAN Tag映射表选取相应的VLAN Tag发送。首先发送2个字节的数据0X8100，以表示这条数据符合TSN协议，再根据VLAN Tag映射表发送剩余的3bit的优先级代码、1bit的丢弃标志位、12bit的VID；

(6)发送2个字节的数据长度字段；

(7)发送MODBUS数据；

(8)若MODBUS数据小于46字节，还要发送(46-MODBUS数据长度)个字节的全0数据，这段数据就是PAD字段；

(9)发送FCS，即发送4个字节的CRC校验字段，发送完CRC校验值后拉低发送使能信号；

(10)发送IFG，在12个时钟周期不发送有用数据，从而产生以太网帧间间隔。

TSN解包状态机控制模块的工作流程如下：

(1)等待GMII接口收到的TSN数据；

(2)一旦TSN数据到来，边接收边对数据进行逐位校验，确认前导码、起始符字段完全正确，以确保这是一条符合TSN协议的数据帧；

(3)等待并略过18个字节，即12字节的MAC地址字段、4个字节的VLANTag、2个字节的数据长度字段。从第十九个字节数据开始将数据逐字节缓存到FIFO发送模块中；

(4)总线收发模块中的UART发送模块将FIFO发送模块中的数据发送到MODBUS总线网络中。

综上所述，MODBUS-TSN网关芯片是一种新型的网关芯片，该芯片可以实现MODBUS协议数据和TSN协议数据的接收、协议格式转化、发送，支持MODBUS总线网络和TSN网络接入，支持片外CPU通过APB对芯片进行初始化配置，可以解决传统MODBUS总线设备存在的不具备实时控制、缺乏数据流优先级调度机制、与TSN网络不兼容等问题。有更高的先进性和更强的实用性。

前述对本发明的具体示例性实施方案的描述仅是为了阐明和例证，并非想将本发明限定为所公开的精确形式。并且很显然，本领域的技术人员能够实现本发明并利用本发明的的示例性实施方案进行各种不同的改变，这并不使相应技术方案的本质脱离本发明的实施例技术方案的范围。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (3)

1.基于TSN的HART总线交换机电路，其特征在于：支持多路HART总线接口接入，兼容多路HART总线网络和TSN网络。对于HART总线网络传来的上行HART协议数据，电路为数据添加相应的VLAN Tag，并封装上以太网帧头、帧尾，形成TSN协议数据，通过RGMII接口发送给电路外的TSN交换机；对于RGMII接口传来的下行TSN数据，电路将数据中的VLAN Tag和以太网帧头、帧尾去除，得到HART协议数据，并根据VLAN Tag中的VID号将该数据发送到相应的HART总线网络。

2.如权利要求1所述的基于TSN的HART总线交换机电路，其特征在于：该电路内置VID映射表、优先级映射表、丢弃标志映射表，这些映射表内的寄存器保存了每一路HART网络对应的VLAN Tag中各个字段。三个映射表可通过电路外的CPU进行初始化配置。

3.如权利要求1所述的基于TSN的HART总线交换机电路，其特征在于：该电路包括TSN封包模块和TSN解包模块。TSN封包模块将HART收发电路收到的上行HART总线数据封装成TSN数据，再将数据发送到RGMII接口；TSN解包模块将下行TSN数据进行解包，并根据VID号将数据发送到相应的HART收发电路。

Images