CN113906514A - 具有模拟测量模式特征的存储器装置 - Google Patents

Abstract

本公开涉及用于存储器管理的设备和方法，并且更具体地涉及具有内部模拟测量模式特征的存储器装置。存储器具有用于检测所述存储器装置中电压和/或电流参考值的正确产生的装置，所述存储器装置至少包括存储器阵列和存储器控制器。所述方法提供所述存储器控制器中的JTAG接口和所述存储器装置中由所述JTAG接口驱动的模拟测量块。

Description

具有模拟测量模式特征的存储器装置

技术领域

本公开总体涉及用于存储器管理的设备和方法，并且更具体地涉及具有内部模拟测量模式特征的存储器装置。存储器装置是耦合到主机装置或SoC的非易失性存储器组件。

背景技术

非易失性闪存是当今现代电子系统(包括用于汽车应用程序，尤其是用于实时操作系统(RTOS)的SoC装置)的基本构建块之一。到目前为止，它们在速度、消耗、可变性、非易失性和日益重要的系统可重构性等方面的性能已经推动了片上系统(SoC)装置中闪存集成的发展。

然而，以目前的技术，嵌入式存储器部分正在成为SoC中最大的电路部分，并且因为当光刻节点小于28nm时，很难管理整个嵌入式存储器结构，所以不适合将其尺寸增加到大于128Mbit。

在许多应用程序中，非常希望扩大存储器部分的尺寸，但这必须提供一种新的耦合SoC和嵌入式或关联的存储器组件的方式。此外，必须提供一种更有效的方式，用于在SoC的存储器部分和控制器之间交换信号和测量值。

在这方面，进一步需要提供具有用于执行闪存阵列的各种测量的特征的非易失性存储装置。然而，闪存阵列的测量模式可含有仅组件供应商要使用的预留操作。

JTAG协议已经教导了如何实现硬件和算法来执行合适的存储器测量。然而，常规JTAG对于大尺寸的存储器装置而言相对较慢。

此外，非常希望提供内部模拟测量模式特征，以确保只有正确的权威机构可以访问特定的测量模式和/或内部闪存阵列控制器的更新。本公开着眼于解决上述需求。

附图说明

图1是根据现有技术解决方案实现的用于存储器组件的已知数字低电压检测器的示意图；

图1A示出了分别报告受噪声影响的电压值Vx的测量值和更规则且稳定值的第一和第二图示；

图2A示出了根据本公开的实施例的与主机装置或片上系统关联的存储器装置的示意图；

图2B示出了结合到本公开的存储器装置中以提供内部模拟测量模式特征的硬件块的示意图；

图3是根据本公开的图2B的硬件块的第一实施例的示意图；

图4是示出了使用图3的块获得的电压值Vx的测量值的图示。

图5是根据本公开的图2B的硬件块的替代实施例的示意图；

图6是示出了使用图5的块获得的电流值Ix的测量值的图示；

图7示出了根据本公开的方法的框图。

具体实施方式

在以下详细描述中，参考了构成本文一部分的附图，其中通过说明的方式示出了具体实施例。在附图中，相同的数字符号在若干视图中描述基本相似的组件。可公开其他实施例，并且可以在不脱离本公开的范围的情况下进行结构、逻辑和电气改变。因此，以下详细描述不应被视为具有限制意义。

存储器装置经常被提供作为计算机或其他电子装置中的内部半导体集成电路和/或外部可移除装置。存在许多不同类型的存储器，包括易失性和非易失性存储器。包括随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等在内的易失性存储器可能需要施加电源来维持其数据。相比之下，非易失性存储器即使在没有外部供电的情况下也可以保留其存储的数据。

非易失性存储器可用于多种技术，包括闪存(例如，NAND和NOR)、只读存储器(ROM)、电可擦可编程只读存储器(EEPROM)、可擦可编程只读存储器(EPROM)和电阻可变存储器(诸如相变随机存取存储器(PCRAM))、基于自选硫族化物的存储器、电阻式随机存取存储器(RRAM)、3D XPoint存储器(3DXP)和磁阻随机存取存储器(MRAM)等。

存储器装置可包括用于存储数据的大阵列存储单元，通常组织成行和列。单个存储单元和/或存储单元的范围可以通过它们的行和列来寻址。当存储器阵列被寻址时，可能存在一或多层地址转换，以例如在主机装置使用的逻辑地址和对应于存储器阵列中位置的物理地址之间转换。

对于存储器阵列的常规操作，有必要向存储器提供测量的电压和电流值以管理存储单元的读取、写入和擦除阶段。此外，非常希望提供内部模拟测量模式特征，以确保只有正确的权威机构可以访问特定的测量模式和/或内部闪存阵列控制器的更新。

为了更好地理解本公开，让我们考虑例如耦合到主机装置或关联到SoC并且包括一些与SoC共享的电路块的闪存装置，例如实现获取/预取方案和/或分支预测的读取逻辑。

这些电路块中的一些需要接收信号，所述信号报告在存储器组件中检测到的电压和/或电流值，以正确驱动存储器阵列的读取、编程或擦除阶段。更具体地说，这些电路块需要具有电源和通知电源是否正确的信号。例如，信号可以是带隙参考电压(具有适当的电压范围)与外部电源之间的比较结果。这一信号信息被驱动到存储器内部控制器，以正确地执行固件后所需的操作。可以对参考电流进行类似的考虑。

所需的电压和/或电流值由用作电压或电流检测器的特定电路部分检测。

闪存装置在编程和擦除存储器阵列时对电源非常敏感，特别是对于数据保留问题和可靠性。闪存阵列必须是一种非常可靠的装置，还能够通知SoC电源出现了问题。这一任务被分配给合并到存储器组件中的闪存阵列(未示出)的控制器。

不幸的是，已知的标准电压或电流检测器对噪声敏感。

在测量时间范围内，被测电流/电压无法稳定。因此，测量可能不准确。

在一些实施例中，提供了一种电压或电流检测器用于耦合到主机装置或嵌入/关联到片上系统的存储器组件中，所述片上系统对干扰测量的可能噪声具有低灵敏度。

在某些情况下，本文公开的检测器仅提供检测到的测量值，以保护检测器获得这种测量值的方式，从而保护存储器部分免受为获得一些技术参数的可能黑客攻击或逆向工程。

本公开的检测器的进一步特征由根据存储器部分的操作需要产生参考电压或电流的能力给出，其中所述检测器合并到所述存储器部分。

图1示出了用于检测存储器部分中的低电压值的现有技术解决方案的示意性实例，例如嵌入在复杂片上系统中的存储器部分。

图1所示的检测器基于施密特触发器比较器100，其在一个输入上接收数模(D/A)转换器110的输出。

D/A转换器110耦合到稳定的参考电压电势Vrif，所述参考电压电势Vrif例如由具有适当配置(即适当转换因数(图中未示出))的模拟带隙发生器产生，并且所述D/A转换器由数字输入配置信号Config驱动。

根据数字输入配置信号的值，D/A转换器110提供调制输出值。

采样和保持块120接收待测量的电压值Vx作为输入并且将其输出施加到施密特触发器110的另一个非反相输入。

施密特触发器是一种具有迟滞的比较器电路，其通过将正反馈施加到比较器或差分放大器的同相输入来实现。它是一种将模拟输入信号转换为数字输出信号的有源电路。电路被视为触发器，因为输出保持其值不变，直到输入变化足以触发变化。在非反相配置中，当输入高于所选阈值时，输出为高。当输入低于所选的不同(较低)阈值时，输出为低，并且当输入介于两个电平之间时，输出保持其值。

从施密特触发器获得的输出是电压值Vx>Vrif*Config。

然而，由于其固有的施密特触发器配置，这一结构对电源变化非常敏感。

例如，图1A显示了第一个图表，其报告了噪声干扰测量导致的输入电压Vx的变化，以及第二个图表，其报告了稳定的电压值Vx，所述电压值保持在由较高电压值Vh和较低电压值Vl表示的小范围内。

期望获得如第二个图表所示的电压值Vx的稳定测量值并且将本公开的检测器构造配置为获得这样的结果。

此外，闪存阵列测量需要一些测量模式，其包括：

-参考电流产生；

-参考电压产生。

根据本公开的实施例，在使用JTAG接口管理的单个模拟块200中实现内部模拟测量模式结构。

模拟块200实质上是包含在非易失性存储器装置1的电路部分中的硬件块。

存储器装置1在图2A中示出并且包括闪存单元阵列6和位于存储器阵列周围的电路系统。存储器阵列6包括非易失性存储器部分、NAND闪存或NOR闪存。

这样的存储器装置1是独立结构，但它是与主机装置10或片上系统严格关联的组件。更具体地，存储器装置1关联并且连接到SoC结构10，并且与这样的结构部分重叠，同时SoC结构的相应半导体区域已经用于其他逻辑电路。SoC结构与存储器组件之间的耦合通过互连多个彼此面对的焊盘或引脚端子(未示出)获得。

存储器组件的焊盘已经在存储器组件的表面上实现，实际上在阵列的顶部。更具体地，焊盘设置在阵列上方，使得当存储器组件1被反转或翻转时，其焊盘面向在电路布局中的主机或SoC结构的相应焊盘，所述电路布局通过类似倒装芯片的技术保持焊盘对齐。可以使用其他耦合技术。

闪存组件1至少包括：I/O电路5、微定序器3、存储单元阵列6、电压和电流参考发生器7、电荷泵2和解码电路系统8、读出放大器9和相应的锁存器、命令用户界面(例如CUI块4)；根据制造技术，所有电路系统中的一部分可能位于阵列外围或阵列下方。

微定序器3实质上是耦合到存储器阵列6的存储器控制器。这样的控制器可以是微控制器、专用逻辑电路系统(诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC))或其他合适的处理器。

存储器组件1还包含JTAG逻辑，例如用于存储器组件1的测量和/或测试并且允许测量工具的重用的JTAG接口。

图2B示出了结合到本公开的存储器装置中以提供内部模拟测量模式特征的硬件块的示意图。在本公开的一个实施例中，通过使用JTAG接口来管理模拟块200。

更具体地，控制信号是包含在JTAG接口的特殊指令寄存器中的T_Reg位。

根据IEEE1149和IEEE1532标准，存储器组件1的JTAG接口可以通过附加寄存器来完成，这些寄存器可以用作移位数据寄存器以允许与主机装置10的核心进行交互，例如在存储器组件的写入和/或读取阶段。

但是，根据IR中加载的命令，可以组合不同的寄存器。在这方面，本公开建议采用包括指令的特殊寄存器T_Reg来执行存储器装置1的模拟组件的模拟测量。

此外，根据本公开的实施例，微定序器或控制器3包含具有多个测量或测试寄存器(以下全局表示为T_reg)的接口，每一个寄存器与特定地址(称为T_reg_addr)关联，用于测试与控制器关联的存储器组件的功能，或通常用于将存储器组件与测试机器和/或外核连接。

因此，存储器组件的测量模式架构基于这些寄存器，在某些情况下，这些寄存器可以由SoC控制器通过JTAG接口、由测试机通过JTAG接口以及由闪存阵列控制器3通过内部总线进行写入/读取。

测试寄存器T_reg含有用于测量和/或测试存储器组件的指令(例如，电流/电压等参数)。

特别地，测试寄存器被组织成若干库，每个库含有N个寄存器(N＝8、16等)并且与特定地址TL_addr关联。每个库还易于驱动一或多个宏功能(模拟或数字)。

因此，存储器组件的测量和/或测试由基于JTAG接口的协议使用测试寄存器T_reg的指令进行管理。如前所述，测量和/或测试可由SoC内核或控制器或外部测试机控制。在任何情况下，两种方法都基于由本公开的内部闪存阵列控制器3执行的内建自测试(BIST)。这一方法还对具有敏感技术参数(诸如定时电压等)的内部算法进行保密。

并非所有的测试寄存器T_reg都可以被外部用户访问，控制器3中的过滤块(未示出)被配置为基于处理单元产生的RUA信号禁用对一些测试寄存器T_reg的访问。换而言之，在一些实施例中，对多个测试寄存器的子集的访问是受限的。

在本实施例中，过滤块被配置为当处理单元产生RUA信号时，一些预留的寄存器无法通过屏蔽这种寄存器的特定地址来寻址，并且所述过滤块的输出仅产生第一个允许的寄存器T_reg。

不可寻址的测试寄存器T_reg由控制器3写入配置寄存器中。

本公开的一个实施例涉及一种具有模拟测量模式特征的存储器装置，包括：

-至少一个存储器组件，其具有存储器阵列；

-存储器控制器，其耦合到所述存储器组件；

-JTAG接口，其位于所述存储器控制器中；

-电压和电流参考发生器；

-模拟测量模式块，其由所述JTAG接口驱动。

本公开的存储器装置还包含在所述JTAG接口中的多个测试寄存器，每一个寄存器与特定地址关联，用于测试与所述控制器关联的所述存储器组件的功能。

图2B所示的模拟测量模式块200还包括存储器装置的电压和电流参考发生器。

这一块200接收固定参考电压值作为输入，例如Vref(带隙)。进一步的输入由I_V_Value表示，其指示待产生的电流If或电压Vf的值。

指示多个命令信号的示意性箭头表示由块200接收的一系列指令，所述一系列指令用于提供各种测量，例如：测量Vx、测量Ix，或用于产生电压或电流值，例如：产生Vf、产生If，或用于其他指令。

Vx或Ix值是待测量的模拟电压和电流值，而Vf和If是可编程参考值。

时钟输入CLK用作稍后公开的内部有限状态机的时钟。

必须注意的是，命令、IV_Values来自T_reg寄存器(未显示)，并且控制信号是T_Reg位。

现在我们可以参考图3的实例仔细观察模拟块200的内部结构，其中块200拥有一定数量的在下文中公开的电路元件。

图3是根据本公开的图2B的硬件块的第一实施例的示意图。在这一图中，在电压测量或产生期间不使用所描述的电流电压转换器。

块200包括低电压检测器，所述低电压检测器包含：

-比较器180，用于在电压输入上接收待检测的电压值；

-数模转换器110，其耦合到参考电压电势并且具有连接到所述比较器的另一输入的输出；

-有限状态机210，用于接收所述比较器的输出并且产生数字输出用于所述存储器控制器的输入。

D/A转换器110耦合到例如由模拟带隙发生器产生的稳定参考电压电势Vref，并且接收数字输入信号Count。

参考电压Vref(带隙)被视为外部电压值。带隙参考的正常值可能约为1.2伏，即使这一值只是指示性的。可以使用不同的稳定电压发生器来提供Vref。

D/A转换器110的输出是模拟值Vf＝Vref*Count并且被施加到比较器180的非反相输入(+)。

比较器180具有接收待测量的电压值Vx的第二反相(-)输入。此处报告的示例应被视为示意性指示，其指示比较器180的反相输入连接到存储器部分或组件的节点或端子，其中施加有电压电势Vx并且必须对这样的电势进行高精度测量，以获得不受噪声影响的值。

比较器180和转换器110的这种基本结构已经通过有限状态机(FSM)210的关联得到进一步改进。

有限状态机210是能够执行算法的复杂逻辑部分。在本公开的后续部分中，我们将提供由有限状态机210执行的算法的示例。

这一有限状态机210根据在一个输入上接收的存储器组件的时钟信号CLK进行操作。FSM还接收由内部存储器控制器发出的命令信号作为进一步输入，以根据对存储器阵列的访问阶段正确执行内部固件可能需要的操作。作为替代，命令信号可以来自耦合到存储器组件的主机装置或由代管嵌入式存储器组件的片上系统的控制器发出。

在有限状态机210和D/A转换器110的数字输入之间提供多路复用器150。有限状态机210产生选择信号SEL以驱动多路复用器150并且为到多路复用器的输出的输入信号选择合适的路径。

多路复用器150的输出是D/A转换器110的Count数字输入。

这一多路复用器150接收对应于电压或电流测量的逻辑值作为第一输入并且在第二输入上接收有限状态机210的输出。

比较器180的输出值作为反馈输入施加到有限状态机210。当这一输出值Vf大于待测量的电压值Vx时，输出所述输出值Vf。

换而言之，当电压值Vf大于待测量的电压值Vx时，触发比较器180的输出值Vf。图3还描绘了电流电压转换器130，其既不用于电压检测和测量，也不用于产生参考电压。下面将参考电流检测和测量以及参考电流产生来描述转换器130及其功能。

此外，如果在特定持续时间的时间间隔内进行测量，则可以获得越来越少受可能噪声影响的平均值Vx。

在这方面，有限状态机210可设置有可编程的Time_out值，所述值表示用于进行电压值Vx的测量的时间间隔的最大持续时间。

为了给出有限状态机210可以执行以对电压值Vx进行测量的可能算法的示例，我们在下文中报告了为达到所需测量而已经采用的指令和参数的列表。

应当注意，有限状态机210以顺序方式，或作为替代以二分方式，或以任何其他可以加速找到最终值的方法来找到所述值。

如图4所示，在时间间隔ΔT期间，检测到的电压值Vx在上限Vrif*Count_H和下限Vrif*Count-L内保持基本稳定。由时间间隔ΔT的电压上限和下限界定的窗口可以由存储器组件的用户编程。

此外，FSM 210始终能够检测可能存在的噪声，因为检测到的电压值Vx必须保持在上述报告的上限和下限内，并且当检测到的值超出预期范围时(例如在由数字190指示的图表的部分中)将自动重复测量。

图4是示出了使用图3的块获得的电压值Vx的测量值的图示。如图4所示，在时间间隔ΔT期间，检测到的电压值Ix在上限Vrif*Count_H和下限Vrif*Count-L内保持基本稳定。由时间间隔ΔT的电压上限和下限界定的窗口可以由存储器组件的用户编程。

此外，FSM始终能够检测可能存在的噪声，因为检测到的电压值Vx必须保持在上述报告的上限和下限内，并且当检测到的值超出预期范围时(例如在由数字190指示的图表的部分中)将自动重复测量。

数值N表示检测器为获得所需的测量值Vx应执行的最大尝试次数。其他时间T0、T1和T2是从共同原点测量的时间参数。

报告的参数N、T0、T1、T2都是可编程的，因为它们的值可以根据待执行的测量的质量和可靠性来设置。甚至时间间隔ΔT也是一个可编程的参数。

为了给出可分配给ΔT的值的指示，它可以在几十毫秒内设置好。

现在，本公开的检测器还可用于测量电流值，例如电流值Ix。

图5是根据本公开的图2B的硬件块的替代实施例的示意图，并且更具体地，所述硬件块用于电流测量。图5中的几个元素与上述图3中的相同；然而，如下文更好地解释，它们中的一些(诸如电压比较器180)在操作期间不用于电流检测和测量以及参考电流产生。此处公开的检测器的基本部分以与参照图3描述的检测器类似的方式构造；但是，使用了电流电压转换器130代替电压比较器180。

这一转换器130的结构基于包括差分单元140的电流镜，所述差分单元包含PMOS和NMOS晶体管。

电流镜的一个输入是待测量的电流值Ix。在这方面，我们必须使转换器130的电流输入端子对应于电流值Ix从中流过的存储器部分或组件的节点或端子，并且必须对这样的电流值进行高精度测量，从而获得不受噪声影响的值。换而言之，电流电压转换器在第一支路上具有输入节点，所述第一支路耦合到存储器组件中的电路的节点，所述电路被配置为流出电流Ix。

完整起见，应当注意电流镜的差分单元140包括与输入电流值Ix相关联的第一支路和与D/A转换器110的输出相关联的第二支路。

更具体地，D/A转换器110的输出被施加到流出参考电流If的第二电流镜腿的NMOS晶体管的栅极。D/A转换器的输出的电压值Vf与参考电压Vref(带隙)成比例，并且进一步施加到缓冲晶体管TR的栅极端子，所述晶体管具有连接在参考电流If节点和地面电势参考之间的导通端子。晶体管TR进一步反射电流电压转换器130的第二支路中的电流Iref，使其可能在其漏极节点处可用。

本公开的电压或电流检测器的输出由有限状态机的数字输出表示，其中数字值I_Vmeasured[M:0]被呈现给外部世界，例如SoC控制器。

如先前参考电压检测器所公开的，有限状态机210接收由转换器130输出的输出值If作为输入并且能够发出数字值用于D/A转换器110的输入。

类似地，对于图3的先前示意性示例，多路复用器150接收有限状态机210的信号输出作为输入并且接收数字电流/电压值I_V_value作为进一步输入。

类似地，对于电压检测器的示例，在此提出了一种算法，有限状态机210可以执行所述算法来测量电流值Ix。算法包括为达到所需测量而采用的指令和参数的列表。

如前所述，数值N表示检测器为获得所需的测量值Ix应执行的最大尝试次数。其他时间T0、T1和T2是从共同原点测量的时间参数。

报告的参数N、T0、T1、T2都是可编程的，因为它们的值可以根据待执行的测量的质量和可靠性来设置。甚至时间间隔ΔT也是一个可编程的参数。

图6是示出了使用图5的块获得的电流值Ix的测量值的图示。如图6所示，在时间间隔ΔT期间，检测到的电流值Ix在例如由Irif*Count_H*α＝Vrif*Count_H给出的上限和由Irif*Count_L*α＝Vrif*Count_L给出的下限内保持基本稳定。所述图报告了一个比例因子α(alpha)，以便进行适当的比较；α是从电压到电流的转换因子(例如，Vrif*Count_L*α对应于Irif*Count_L，并且Vrif*Count_H*α对应于Irif*Count_H)。由时间间隔ΔT的电流上限和电流下限界定的窗口可由存储器组件的用户编程。

此外，FSM始终能够检测可能存在的噪声，因为检测到的电流值Ix必须保持在上述报告的上限和下限内，并且当检测到的值超出预期范围时(例如在由数字290指示的图表的部分中)将自动重复测量。

本公开的一个实施例涉及一种操作至少包括存储器阵列和存储器控制器的存储器装置的方法，所述方法包含：

-所述存储器控制器通过JTAG接口驱动模拟测量块；

-基于所述驱动产生电压和/或电流参考值；以及

-检测所产生的电压和/或电流是否正确。

图7示出了根据本公开的方法700的框图。

根据方法700，可以操作至少包括存储器阵列和存储器控制器的存储器装置。

方法700包含所述存储器控制器通过JTAG接口驱动模拟测量块(步骤710)。可以根据上文参照图1至6描述的实施例进行驱动。例如，可以通过控制器3中的JTAG接口向有限状态机210发出命令。

方法700包含基于驱动产生电压和/或电流参考值(步骤720)。例如，产生电压和/或电流可以由图2B所述的以及图3和5中更详细描述的电流/电压产生和测量块200来实现。

方法700还包含检测所产生的电压和/或电流是否正确(步骤730)。在一些实施例中，产生的电压或电流的检测可以通过图3和5所述的电路来实现。

方法700还包含所述JTAG接口的至少一个测试寄存器为所述模拟测量块生成指令。在一些实施例中，方法700还可以包含限制对多个测试寄存器的子集的访问，如上所述。在一些实施例中，方法700包含将待检测的电压值Vx施加到比较器的输入和/或将待检测的电流值Ix施加到电流电压转换器的输入。方法700还可包含将比较器的输出和电流电压转换器的输出馈送到有限状态机的相应输入，并且将所述有限状态机的数字输出施加到数模转换器用于检测时间间隔内的平均电压值或平均电流值，所述数模转换器耦合到参考电压电势并且具有连接到所述比较器的另一个输入的输出。

本公开的方法的优点之一在于，存在用于测量与闪存阵列相关的电压值V和电流值I的板载机制，而不会将电池端子暴露于来自外部组件的任何接触，例如与存储器相关联的主机装置或SoC。这一特征具有允许保护某些不能从存储器组件外部直接测量的技术秘密的巨大优势，从而使存储器装置更稳健地抵抗指向通过非法入侵闪存单元上的直接测量检测过程参数的攻击。

在前面的描述中，讨论了许多具体细节以提供对本技术的实施例的透彻且可行的描述。

然而，相关领域的技术人员将认识到，可以在没有一或多个具体细节的情况下实践本公开。在其他情况下，未示出或未详细描述通常与存储器装置相关联的公知结构或操作，以避免模糊本技术的其他方面。举例来说，下文不详细论述本领域技术人员公知的存储器装置及/或存储器系统的若干功能组件(例如，多路复用器及解码器等电路组件、地址寄存器及数据寄存器等数据结构，等等)。

通常，应当理解，除了本文公开的那些具体实施例之外的各种其他装置、系统和方法可以在本技术的范围内。

Claims (24)

1.一种具有模拟测量模式特征的存储器装置，其包括：

-至少一个存储器组件，其具有存储器阵列；

-存储器控制器，其耦合到所述存储器组件；

-JTAG接口，其位于所述存储器控制器中；

-电压和电流参考发生器；

-模拟测量块，其由所述JTAG接口驱动。

2.根据权利要求1所述的存储器装置，包含在所述JTAG接口中的多个测试寄存器，每一个寄存器与特定地址相关联，用于测试与所述控制器相关联的所述存储器组件的功能。

3.根据权利要求1所述的存储器装置，其中所述JTAG接口包括至少一个测试寄存器，其被配置为生成用于所述模拟测量块的指令。

4.根据权利要求1所述的存储器装置，其中所述电压和电流参考发生器被合并到所述模拟测量块中。

5.根据权利要求1所述的存储器装置，所述存储器装置包含电压检测器，所述电压检测器包括：

-比较器，其被配置为在电压输入上接收待检测的电压值Vx；

-数模转换器，其耦合到参考电压电势并且具有连接到所述比较器的另一输入的输出；

-有限状态机，其接收所述比较器的输出并且被配置为产生数字输出用于所述存储器控制器的输入。

6.根据权利要求5所述的存储器装置，所述存储器装置进一步包含在所述有限状态机的数字输出和所述数模转换器的输入之间的多路复用器。

7.根据权利要求6所述的存储器装置，其中所述有限状态机被配置为发出用于启用所述多路复用器的选择信号。

8.根据权利要求5所述的存储器装置，其中所述比较器的所述电压输入是所述比较器的反相输入。

9.根据权利要求5所述的存储器装置，所述存储器装置进一步包含电流电压转换器，其被配置为接收待检测的电流值Ix作为输入并且具有连接到所述有限状态机的输出。

10.根据权利要求9所述的存储器装置，其中所述电流电压转换器包括电流镜。

11.一种设备，其包括耦合到具有模拟测量模式特征的存储器组件的主机装置，所述主机装置包括：

-至少一个存储器阵列，其位于所述存储器组件中；

-存储器控制器，其耦合到所述存储器组件；

-JTAG接口，其位于所述存储器控制器中；

-电压和电流参考发生器；

-模拟测量块，其由所述JTAG接口驱动。

12.根据权利要求11所述的设备，包含在所述JTAG接口中的多个测试寄存器，每一个寄存器与特定地址相关联，用于测试与所述控制器相关联的所述存储器组件的功能。

13.根据权利要求11所述的设备，其中所述JTAG接口包括至少一个测试寄存器，所述测试寄存器被配置为生成用于所述模拟测量块的指令。

14.根据权利要求11所述的设备，其中所述电压和电流参考发生器被合并到所述模拟测量块中。

15.根据权利要求11所述的设备，其中所述模拟测量块包括电流检测器，所述电流检测器包含：

-电流电压转换器，其被配置为接收待检测的电流值Ix作为输入并且具有连接到有限状态机的输出；

-有限状态机，其被配置为产生数字输出用于所述存储器控制器的输入；

-数模转换器，其耦合到参考电压电势并且具有连接到所述电流电压转换器的晶体管的输出。

16.根据权利要求15所述的设备，所述设备进一步包含在所述有限状态机的所述数字输出和所述电流电压转换器的所述晶体管之间的多路复用器。

17.根据权利要求16所述的设备，其中所述有限状态机被配置为发出用于启用所述多路复用器的选择信号。

18.根据权利要求15所述的设备，其中所述有限状态机的操作由所述存储器组件的时钟信号调度。

19.根据权利要求15所述的设备，其中所述电流电压转换器在第一支路上具有输入节点，所述第一支路耦合到所述存储器组件中的电路的节点，所述存储器组件中的电路被配置为流出电流Ix。

20.根据权利要求15所述的设备，所述设备进一步包含电压比较器，所述电压比较器接收电压Vx作为输入并且具有连接到所述有限状态机的输出。

21.一种操作至少包括存储器阵列和存储器控制器的存储器装置的方法，所述方法包含：

-由所述存储器控制器通过JTAG接口驱动模拟测量块；

-基于所述驱动产生电压和/或电流参考值；以及

-检测所产生的电压和/或电流是否正确。

22.根据权利要求21所述的方法，所述方法进一步包含所述JTAG接口的至少一个测试寄存器为所述模拟测量块生成指令。

23.根据权利要求21所述的方法，所述方法进一步包含限制对多个测试寄存器的子集的访问。

24.根据权利要求21所述的方法，包含：

-将待检测的电压值Vx施加到比较器的输入；

-将待检测的电流值Ix施加到电流电压转换器的输入；

-将所述比较器的输出和所述电流电压转换器的输出馈送到有限状态机的相应输入；

-将所述有限状态机的数字输出施加到数模转换器用于检测时间间隔内的平均电压值或平均电流值，所述数模转换器耦合到参考电压电势并且具有连接到所述比较器的另一个输入的输出。

Images