CN113903846B - 晶片混搭方法 - Google Patents

晶片混搭方法 Download PDF

Info

Publication number
CN113903846B
CN113903846B CN202111116787.4A CN202111116787A CN113903846B CN 113903846 B CN113903846 B CN 113903846B CN 202111116787 A CN202111116787 A CN 202111116787A CN 113903846 B CN113903846 B CN 113903846B
Authority
CN
China
Prior art keywords
wafers
wafer
row
column
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111116787.4A
Other languages
English (en)
Other versions
CN113903846A (zh
Inventor
郎欣林
罗会才
周诚
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fengtai Industrial Technology Co ltd
Original Assignee
Shenzhen Fengtai Industrial Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fengtai Industrial Technology Co ltd filed Critical Shenzhen Fengtai Industrial Technology Co ltd
Priority to CN202111116787.4A priority Critical patent/CN113903846B/zh
Publication of CN113903846A publication Critical patent/CN113903846A/zh
Application granted granted Critical
Publication of CN113903846B publication Critical patent/CN113903846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及半导体制备技术领域，公开了一种晶片混搭方法。晶片混搭方法包括以下步骤：包括以下步骤：准备至少一个晶圆，各晶圆均布置至少一个晶片；获取各晶片的实时参数，并根据各晶片的实时参数设定预设参数；对所有晶片进行混搭，混搭后的晶片被放置在若干相同面积的区域内，各区域内的所有晶片的实时参数之和的平均值与预设参数相同或者具有差值率。利用晶片混搭方法对多个晶片进行混搭，使得最后的显示设备上各区域内的晶片参数相同或者相近，从而不会出现显示设备上各处明暗不统一的问题。

Description

晶片混搭方法
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种晶片混搭方法。
背景技术
对晶圆进行切割时，晶圆中心点位置的晶片性能相对均匀，而晶圆边缘位置的晶片性能与中心位置的晶片性能差距较大，可能会有5个波长的差距。
因此，在使用晶圆上的晶片制作显示屏时，如果按照晶圆上的晶片顺序转移和排列晶片，可能会造成显示屏上晶片的质量分布不均匀。例如，有的片区晶片质量普遍较高，而有的片区晶片质量则普遍较差，从而使得显示屏整体性能不均匀，造成显示屏的显示画面具有明显的差异性。
发明内容
为了解决晶片性能差距大，导致显示屏的显示画面具有明显差异性的技术问题，本发明提供了一种晶片混搭方法，包括以下步骤：
准备至少一个晶圆，各晶圆均布置至少一个晶片；
获取各晶片的实时参数，并根据各晶片的实时参数设定预设参数；
对所有晶片进行混搭，混搭后的晶片被放置在若干相同面积的区域内，各区域内的所有晶片的实时参数之和的平均值与预设参数相同或者具有差值率。
本申请的一种实施方式中，实时参数和预设参数包括：电压参数和波长参数中任一个。
本申请的一种实施方式中，各区域内的所有晶片的实时参数之和的平均值与预设参数之间的差值率≤±5％。
具体地，实时参数和预设参数为电压参数时，差值为0.5V-1V；实时参数和预设参数为波长参数时，差值为0.1nm-0.5nm。
本申请的一种实施方式中，在根据各晶片的实时参数设定预设参数的步骤中，预设参数为所有晶片的实时参数之和的平均值。
本申请的一种实施方式中，各所述区域的形状为矩形或者圆形。
本申请的一种实施方式中，在对所有晶片进行混搭的步骤中，具体包括：
沿第一方向布置至少一排晶片，或者，沿第二方向布置至少一列晶片；以第一预设间隔布置相邻两排晶片，或者，以第二预设间隔布置相邻两列晶片；
提取至少一列晶片或者至少一排晶片，沿第一方向将提取的至少一列晶片布置成一排晶片，或者，沿第二方向将提取的至少一排晶片布置成至少一列晶片；以第二预设间隔布置相邻两排晶片，或者，以第一预设间隔布置相邻两列晶片。
本申请的一种实施方式中，每排晶片和每列晶片均包括至少两个晶片。
本申请的一种实施方式中，在沿第一方向布置至少一排晶片，或者，沿第二方向布置至少一列晶片，以第一预设间隔布置相邻两排晶片，或者，以第二预设间隔布置相邻两列晶片的步骤中，包括：从晶圆上提取至少一排晶片或者至少一列晶片，其中晶圆包括以第一初始间隔排布的至少一排晶片，或者以第二初始间隔排布的至少一列晶片；沿第一方向在第一中转盘上布置提取的至少一排晶片，或者，沿第二方向在第一中转盘上布置提取的至少一列晶片；在第一中转盘上，相对任一排晶片按第一预设间隔沿第一方向布置提取的另一排晶片；或者，在第一中转盘上，相对任一列晶片按第二预设间隔沿第二方向在第一中转盘上布置提取的另一列晶片。
本申请的一种实施方式中，在提取至少一列晶片或者至少一排晶片，沿第一方向将提取的至少一列晶片布置成至少一排晶片，或者，沿第二方向将提取的至少一排晶片布置成至少一列晶片；以第二预设间隔布置相邻两排晶片，或者，以第一预设间隔布置相邻两列晶片的步骤中，包括：从第一中转盘上提取至少一列晶片或者至少一排晶片，其中第一中转盘包括以第二初始间隔排布的至少一列晶片，或者，以第一初始间隔排布的至少一排晶片；在第二中转盘上，将第一中转盘上提取的至少一列晶片布置成为沿第一方向的至少一排晶片，或者，在第二中转盘上，将第一中转盘上提取的至少一排晶片布置成为沿第二方向的至少一列晶片；在第二中转盘上，相对任一排晶片按第二预设间隔沿第一方向布置相邻的另一排晶片，或者，在第二中转盘上，相对任一列晶片按第一预设间隔沿第二方向布置相邻的另一列晶片。
本申请的一种实施方式中，第一初始间隔具体为:在晶圆上，相邻两排晶片之间的间距X0，第二初始间隔具体为:在晶圆上，相邻两列晶片之间的间距为Y0；
第一预设间隔具体为:在第二中转盘上，相邻两排晶片之间的间距为X1,第二预设间隔具体为:在第二中转盘上，相邻两列晶片之间的间距为Y1；
其中，X0＜X1，Y0＜Y1。
本申请的一种实施方式中，第一方向和第二方向之间的具有夹角，夹角介于0°至180°之间。
本申请的一种实施方式中，所述夹角为90°或270°。
本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
本发明实施例提供的晶片混搭方法，包括以下步骤：准备至少一个晶圆，各晶圆均布置至少一个晶片；获取各晶片的实时参数，并根据各晶片的实时参数设定预设参数；对所有晶片进行混搭，混搭后的晶片被放置在若干相同面积的区域内，各区域内的所有晶片的实时参数之和的平均值与预设参数相同或者具有差值率。利用晶片混搭方法对多个晶片进行混搭，使得最后的显示设备上各区域内的晶片参数相同或者相近，从而不会出现显示设备上各处明暗不统一的问题，使得各个片区的晶片质量和性能相同或者差异不大，从而使得显示设备各个片区显示均匀，其显示画面无明显的差异性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
附图中：
图1是本发明实施例提供的晶片混搭方法的流程图；
图2是本发明实施例提供的单个晶圆的晶片混搭方法的操作示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。以下描述中，需要理解的是，“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作，仅是为了便于描述本技术方案，而不是指示所指的装置或元件必须具有特定的方位，因此不能理解为对本发明的限制。
还需要说明的是，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时，该元件能够“直接地”或“间接地”位于另一元件之上，或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
参考图1和图2，依据本发明实施例提供的一种晶片混搭方法，包括以下步骤：
准备至少一个晶圆，各晶圆均布置至少一个晶片；
获取各晶片的实时参数，并根据各晶片的实时参数设定预设参数；
对所有晶片进行混搭，混搭后的晶片被放置在若干相同面积的区域内，各区域内的所有晶片的实时参数之和的平均值与预设参数相同或者具有差值率。
其中，需要本领域技术人员理解的是，在准备至少一个晶圆的步骤之前，还可以通过各种仪器对晶圆上的晶片进行筛查，筛查的项目参数不限于晶片的类型、色差、或者波长，若筛查时与项目参数差距过大，则直接将该晶片筛选出来不参与后期的混搭，以此种方式，能够提升晶片的混搭效率，避免问题晶片或者与其他晶片参数差异过大的晶片进行混搭，影响混搭后的各区域的显示明暗度。
本申请中，利用晶片混搭方法对多个晶片进行混搭，使得最后的显示设备上各区域内的晶片参数相同或者相近，从而不会出现显示设备上各处明暗不统一的问题，使得各个片区的晶片质量和性能相同或者差异不大，从而使得显示设备各个片区显示均匀，其显示画面无明显的差异性。
在一些实施例中，预设参数和实时参数均包括：电压参数和波长参数中任一个。进一步地，晶片的参数包括晶片的类型、色差、或波长中的一种或多种。晶片的类型包括红光晶片、蓝光晶片、白光晶片、绿光晶片中的一种或多种。一般来说，亮度和波长两者会取其一，而亮度的强弱由电压决定，因此预设参数和实时参数均需采集电压参数或者波长参数，混搭后的区域内的晶片需要满足亮度或者波长中的任一个，即亮度和波长中任一个具有优先权。
进一步地，混搭方法是根据预设参数和实时参数来决定的，由于系统内会预设最终显示设备每个区域想要达到的预设参数，而每个晶片的实施参数是初始参数，初始参数不可更改，因此，首先要将显示设备划分为大小相同的多个区域，每个区域内的混搭后的所有晶片的初始参数之和的平均值与预设参数相同或者近似。
具体地，各区域内的所有晶片的实时参数之和的平均值与预设参数之间的差值率≤±5％。更加具体地，实时参数和预设参数为电压参数时，差值为0.5V-1V；实时参数和预设参数为波长参数时，差值为0.1nm-0.5nm。并且各区域的形状为矩形或者圆形。
需要说明的是，差值率以及划分的区域面积由该模块应用来决定，或者说是由终端应用根据其应用模组来决定。
在根据各晶片的实时参数设定预设参数的步骤中，具体为：预设参数为所有晶片的实时参数之和的平均值。这样预设参数后，容易对晶片进行混搭以实现每个区域内的所有晶片参数平均值与预设参数相同。
在对所有晶片进行混搭的步骤中，具体包括：沿第一方向布置至少一排晶片，或者，沿第二方向布置至少一列晶片；以第一预设间隔布置相邻两排晶片，或者，以第二预设间隔布置相邻两列晶片；提取至少一列晶片或者至少一排晶片，沿第一方向将提取的至少一列晶片布置成一排晶片，或者，沿第二方向将提取的至少一排晶片布置成至少一列晶片；以第二预设间隔布置相邻两排晶片，或者，以第一预设间隔布置相邻两列晶片。
上述的晶片混搭方法，可以将各排之间具有第一预设间隔的晶片或者各列之间具有第二预设间隔的晶片进行重新排布，即，把列转化为排，或者，把排转化为列，然后对应调整排之间的距离为第二预设间隔，或者，对应调整列之间的距离为第一预设间隔，从而可以通过上述方式对各排各列进行混搭。
其中，在提取的时候，例如，取多排晶片的时候，可以按第二方向(即从上到下或者从下到上)依次提取，也可以沿第二方向打乱顺序进行提取，需要注意的是，提取时，只能沿第一方向或者第二方向，不能在不同排或者不同列进行提取，以免增加运算的难度以及操作的难度。
具体地，每排晶片和每列晶片均包括至少两个晶片。在其中一个实施例中，包括两排晶片，第一排晶片包括两个晶片，第二排包括与第一排同样数量的晶片，第一排晶片和第二排晶片之间的垂直距离为第一预设距离。分别提取两列晶片再转动90°成排状，并调整各排之间的距离，即第二预设距离，从而得到第一预设距离和第二预设距离的矩阵阵列。
利用上述的晶片混搭方法，通过沿第一方向布置第一排晶片，然后相对第一排晶片布置第二排晶片，第二排晶片与第一排晶片之间具有预设第一预设间隔。然后提取第一列晶片，按第一方向布置第一列晶片形成排状，再提取第二列晶片，然后相对第一列晶片排布第二列晶片形成排状。转换成排状的两排晶片之间具有预设第二预设间隔。这样，使得多个晶片之间具有预设第一预设间隔和预设第二预设间隔，从而能够根据实际需求对多个晶片之间的间隔进行调整，进而形成具有预设间隔的二维晶片阵列。
当然，本实施例提供的晶片混搭方法，不仅仅可以对单颗晶片进行转移，也可以对成排的晶片进行转移，还可以应用于封装好的多功能集成单元。例如由多颗RGB芯片组成的一个彩色像素单元、或者由多颗LED芯片组成的一个背光单元。本实施例提供的晶片混搭方法可以应用于集成了逻辑芯片、MEMS装置、或者传感器中的一种或多种的多功能集成电路单元。
本申请的一种实施方式中，在沿第一方向布置至少一排晶片，或者，沿第二方向布置至少一列晶片，以第一预设间隔布置相邻两排晶片，或者，以第二预设间隔布置相邻两列晶片的步骤中，包括：从晶圆上提取至少一排晶片或者至少一列晶片，其中晶圆包括以第一初始间隔排布的至少一排晶片，或者以第二初始间隔排布的至少一列晶片；沿第一方向在第一中转盘上布置提取的至少一排晶片，或者，沿第二方向在第一中转盘上布置提取的至少一列晶片；在第一中转盘上，相对任一排晶片按第一预设间隔沿第一方向布置提取的另一排晶片；或者，在第一中转盘上，相对任一列晶片按第二预设间隔沿第二方向在第一中转盘上布置提取的另一列晶片。
这样，通过将晶圆上的晶片成排或者列的方式直接排布在第一中转盘上，不仅实现了晶片的转移，也实现了将晶片按照第一预设间隔进行排布，进而提高了晶片转移的效率。避免了将晶片从晶圆上转移到其他承载件后，再在其他承载件上对晶片进行排布，然后再将晶圆转移至目标料盘上。利用本发明实施例提供的晶片混搭方法，可以在转移晶片的同时对晶片进行排布，实现了晶片的巨量转移。
本申请的一种实施方式中，在提取至少一列晶片或者至少一排晶片，沿第一方向将提取的至少一列晶片布置成至少一排晶片，或者，沿第二方向将提取的至少一排晶片布置成至少一列晶片；以第二预设间隔布置相邻两排晶片，或者，以第一预设间隔布置相邻两列晶片的步骤中，包括：从第一中转盘上提取至少一列晶片或者至少一排晶片，其中第一中转盘包括以第二初始间隔排布的至少一列晶片，或者，以第一初始间隔排布的至少一排晶片；在第二中转盘上，将第一中转盘上提取的至少一列晶片布置成为沿第一方向的至少一排晶片，或者，在第二中转盘上，将第一中转盘上提取的至少一排晶片布置成为沿第二方向的至少一列晶片；在第二中转盘上，相对任一排晶片按第二预设间隔沿第一方向布置相邻的另一排晶片，或者，在第二中转盘上，相对任一列晶片按第一预设间隔沿第二方向布置相邻的另一列晶片。其中，第一中转盘和第二中转盘均可选用目标承载盘，也可以通过调整承载膜的方向，将第一方向转化为第二方向。
这样，在将第一中转盘上的晶片转移到第二中转盘上，使得第二中转盘上的多个晶片之间具有第一预设间隔和第二预设间隔，从而使得第二中转盘的多个晶片之间形成二维阵列排布。进而实现晶片的巨量转移，并提高晶片转移的效率。
本申请的一种实施方式中，第一初始间隔具体为:在晶圆上，相邻两排晶片之间的间距X0，第二初始间隔具体为:在晶圆上，相邻两列晶片之间的间距为Y0；第一预设间隔具体为:在第二中转盘上，相邻两排晶片之间的间距为X1,第二预设间隔具体为:在第二中转盘上，相邻两列晶片之间的间距为Y1；其中，X0＜X1，Y0＜Y1。
参考图2，以其中一个晶片为原点建立二维直角坐标系，以该晶片的一条边为x轴，以该晶片另一条与该条边垂直的边为y轴。图示中第一方向为A方向，第二方向为B方向，即第一方向为沿x轴方向，第二方向为沿y轴方向。第一预设间隔为X1，第二预设间隔为Y1。当然，在另一具体实施方式中，第一方向也可以为y轴方向，第二方向可以为x轴方向。具体地，显示设备会被划分为若干个大小相同的区域，以其中一个区域为例，图2中位于最左侧的圆圈为晶圆，内部的晶片以第一初始间隔X0和第二初始间隔Y0布置，位于其下一步骤的圆圈为第一中转盘，将晶圆上的各排晶片分别提取，各排晶片沿A方向设置，且相邻两排晶片之间的间隔为Y1，位于最后一步骤的圆圈为第二中转盘，将第一中转盘上的各列晶片分别提取，并旋转90°放置在第二中转盘上，且各排晶片之间的距离为X1，从而得到混搭后的一个区域内的晶片排布，其中，各区域混搭方式都是根据系统内的预设参数和各晶片的初始参数进行设定的。
在一具体实施方式中，第一初始间隔小于第一预设间隔。这样，可以使得转移后的多个晶片具有第一预设间隔。第一预设间隔可以根据实际需要进行设置。同时，使得晶圆切割后的多个晶片按照第一预设间隔进行排布。也可以使得第一中转盘上的多个晶片在转移至第二中转盘后按照第一预设间隔进行排布。
在一具体实施方式中，第二初始间隔小于第二预设间隔。这样可以使得转移后的多个晶片具有第二预设间隔，第二预设间隔可以根据实际需要进行设置。同时，可以使得第一中转盘上的多个晶片在转移至第二中转盘后按照第二预设间隔进行排布。
第一预设间隔介于0.5um至5mm之间，第二预设间隔介于0.5um至5mm之间。在一具体实施方式中，第一预设间隔介于0.6um至5mm之间，第二预设间隔介于0.6um至5mm之间。第一预设间隔和第二预设间隔为LED显示屏上多个晶片之间所需的间隔。常规分辨率为1920*1080的高清LED显示屏需要1920*1080*3个Micro LED晶片，合计是620万颗晶片。而显示屏上的晶片需要以第一预设间隔和第二预设间隔构成高密度级的二维阵列结构。
本申请的一种实施方式中，第一方向和第二方向之间的具有夹角，夹角介于0°至180°之间。第一方向和第二方向之间具有夹角，这样可以根据实际晶片排布的需要选取需要转移的晶片。优选地，所述夹角为90°或者270°。这样可以提高晶片转移的效率和便于调整晶片排布的位置。同时使得多个晶片之间形成二维阵列结构。
可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。

Claims (9)

1.一种晶片混搭方法，其特征在于，包括以下步骤：
准备至少一个晶圆，各晶圆均布置至少一个晶片；
获取各晶片的实时参数，并根据各晶片的实时参数设定预设参数；
对所有晶片进行混搭，混搭后的晶片被放置在若干相同面积的区域内，各区域内的所有晶片的实时参数之和的平均值与预设参数相同或者具有差值率；
其中，在对所有晶片进行混搭的步骤中，具体包括：
沿第一方向布置至少一排晶片，或者，沿第二方向布置至少一列晶片；以第一预设间隔布置相邻两排晶片，或者，以第二预设间隔布置相邻两列晶片；
提取至少一列晶片或者至少一排晶片，沿第一方向将提取的至少一列晶片布置成一排晶片，或者，沿第二方向将提取的至少一排晶片布置成至少一列晶片；以第二预设间隔布置相邻两排晶片，或者，以第一预设间隔布置相邻两列晶片。
2.根据权利要求1所述的晶片混搭方法，其特征在于，实时参数和预设参数包括：电压参数和波长参数中任一个。
3.根据权利要求1或2所述的晶片混搭方法，其特征在于，各区域内的所有晶片的实时参数之和的平均值与预设参数之间的差值率≤±5％。
4.根据权利要求1所述的晶片混搭方法，其特征在于，在根据各晶片的实时参数设定预设参数的步骤中，具体为：预设参数为所有晶片的实时参数之和的平均值。
5.根据权利要求1或4所述的晶片混搭方法，其特征在于，各所述区域的形状为矩形或者圆形。
6.根据权利要求1所述的晶片混搭方法，其特征在于，在沿第一方向布置至少一排晶片，或者，沿第二方向布置至少一列晶片，以第一预设间隔布置相邻两排晶片，或者，以第二预设间隔布置相邻两列晶片的步骤中，包括：
从晶圆上提取至少一排晶片或者至少一列晶片，其中晶圆包括以第一初始间隔排布的至少一排晶片，或者以第二初始间隔排布的至少一列晶片；沿第一方向在第一中转盘上布置提取的至少一排晶片，或者，沿第二方向在第一中转盘上布置提取的至少一列晶片；在第一中转盘上，相对任一排晶片按第一预设间隔沿第一方向布置提取的另一排晶片；或者，在第一中转盘上，相对任一列晶片按第二预设间隔沿第二方向在第一中转盘上布置提取的另一列晶片。
7.根据权利要求6所述的晶片混搭方法，其特征在于，在提取至少一列晶片或者至少一排晶片，沿第一方向将提取的至少一列晶片布置成至少一排晶片，或者，沿第二方向将提取的至少一排晶片布置成至少一列晶片；以第二预设间隔布置相邻两排晶片，或者，以第一预设间隔布置相邻两列晶片的步骤中，包括：
从第一中转盘上提取至少一列晶片或者至少一排晶片，其中第一中转盘包括以第二初始间隔排布的至少一列晶片，或者，以第一初始间隔排布的至少一排晶片；在第二中转盘上，将第一中转盘上提取的至少一列晶片布置成为沿第一方向的至少一排晶片，或者，在第二中转盘上，将第一中转盘上提取的至少一排晶片布置成为沿第二方向的至少一列晶片；在第二中转盘上，相对任一排晶片按第二预设间隔沿第一方向布置相邻的另一排晶片，或者，在第二中转盘上，相对任一列晶片按第一预设间隔沿第二方向布置相邻的另一列晶片。
8.根据权利要求6所述的晶片混搭方法，其特征在于，第一初始间隔具体为:在晶圆上，相邻两排晶片之间的间距X0，第二初始间隔具体为:在晶圆上，相邻两列晶片之间的间距为Y0；
第一预设间隔具体为:在第二中转盘上，相邻两排晶片之间的间距为X1,第二预设间隔具体为:在第二中转盘上，相邻两列晶片之间的间距为Y1；
其中，X0＜X1，Y0＜Y1。
9.根据权利要求5所述的晶片混搭方法，其特征在于，第一方向和第二方向之间具有夹角，所述夹角为90°或270°。
CN202111116787.4A 2021-09-23 2021-09-23 晶片混搭方法 Active CN113903846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111116787.4A CN113903846B (zh) 2021-09-23 2021-09-23 晶片混搭方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111116787.4A CN113903846B (zh) 2021-09-23 2021-09-23 晶片混搭方法

Publications (2)

Publication Number Publication Date
CN113903846A CN113903846A (zh) 2022-01-07
CN113903846B true CN113903846B (zh) 2024-04-05

Family

ID=79029034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111116787.4A Active CN113903846B (zh) 2021-09-23 2021-09-23 晶片混搭方法

Country Status (1)

Country Link
CN (1) CN113903846B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538327A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 一种修调方法
CN104815805A (zh) * 2015-03-19 2015-08-05 南昌大学 一种led芯片的自动筛选系统及筛选方法
CN105797966A (zh) * 2015-12-07 2016-07-27 常州市武进区半导体照明应用技术研究院 LED晶圆芯片混Bin选取方法及其装置
CN111540280A (zh) * 2020-05-06 2020-08-14 惠州雷曼光电科技有限公司 Led显示屏晶片混固方法及led显示屏

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538327A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 一种修调方法
CN104815805A (zh) * 2015-03-19 2015-08-05 南昌大学 一种led芯片的自动筛选系统及筛选方法
CN105797966A (zh) * 2015-12-07 2016-07-27 常州市武进区半导体照明应用技术研究院 LED晶圆芯片混Bin选取方法及其装置
CN111540280A (zh) * 2020-05-06 2020-08-14 惠州雷曼光电科技有限公司 Led显示屏晶片混固方法及led显示屏

Also Published As

Publication number Publication date
CN113903846A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
CN105242436B (zh) 一种阵列基板、显示面板及显示装置
CN110137212B (zh) 像素排列结构、显示基板以及显示装置
CN207320118U (zh) 像素结构、掩膜版及显示装置
US10249259B2 (en) Method for driving a pixel array
WO2016150076A1 (zh) 像素阵列、显示驱动方法、显示驱动装置和显示装置
CN107942565A (zh) 一种显示基板、显示面板及其显示装置
US11164910B2 (en) Pixel structures with at least two sub-pixels having a same color
CN108155204B (zh) 一种像素排列结构、显示装置及掩膜板
CN101493191A (zh) 面光源、显示装置及其制造方法
CN114355678A (zh) 显示基板和显示装置
CN104375319B (zh) 黑矩阵结构及制备方法、阵列基板、彩膜基板及显示装置
CN109300936B (zh) 一种显示基板、显示面板及显示装置
CN108776387A (zh) 均匀分辨率和均匀视角的双视3d显示装置及方法
CN104658438B (zh) 多个led的排布方法及led屏幕
JP2020504334A (ja) 画素アレイおよびそれを有する表示装置ならびに電子装置
KR20190102382A (ko) 마이크로 엘이디 칩들의 재배열 방법
CN109887958A (zh) 一种像素排列结构、显示面板及显示装置
CN113903846B (zh) 晶片混搭方法
CN110634934A (zh) 一种显示面板及显示装置
CN108598141B (zh) 一种像素显示模组以及制作像素显示模组的掩膜板
CN106449723A (zh) 一种可提高显示器件分辨率的像素排列结构及制造方法
TWI823248B (zh) 晶片轉移方法
CN107909931A (zh) 基于三色条形led芯片的虚拟led显示模组及6倍频显示方法
CN219350232U (zh) Led像素排列结构及led显示屏
US11830393B2 (en) Method for making micro LED display panel including light emitting units

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant