CN113870783B - 时序控制器和时序控制方法、显示装置和计算机可读介质 - Google Patents
时序控制器和时序控制方法、显示装置和计算机可读介质 Download PDFInfo
- Publication number
- CN113870783B CN113870783B CN202111135986.XA CN202111135986A CN113870783B CN 113870783 B CN113870783 B CN 113870783B CN 202111135986 A CN202111135986 A CN 202111135986A CN 113870783 B CN113870783 B CN 113870783B
- Authority
- CN
- China
- Prior art keywords
- driving
- transistor
- signal
- electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本公开提供了一种应用于显示装置的时序控制器,包括:获取模块,用于获取与显示亮度级相对应的起始信号延迟参量;输出模块,用于根据起始信号延迟参量依次向第一驱动电路提供第一驱动起始信号、向第二驱动电路提供第二驱动起始信号,以使得第一驱动电路输出第一驱动信号、第二驱动电路输出第二驱动信号,且使得像素电路工作于恢复阶段的时长与起始信号延迟参量相对应;其中,起始信号延迟参量表征输出模块所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔,不同起始信号延迟参量所对应的恢复阶段的时长不同。本公开实施例还提供了一种时序控制方法、显示装置和计算机可读介质。
Description
技术领域
本发明涉及显示领域,特别涉及一种时序控制器和时序控制方法、显示装置和计算机可读介质。
背景技术
有机发光二极管(Organic Light-Emitting Diode,OLED),具有低功耗、低成本、自发光、宽视角以及响应速度快等优点,成为目前显示领域的研究热点之一。电子产品在不同的应用场景中会采用不同的刷新率进行显示,比如采用刷新率较高的驱动方式来驱动显示动态画面(例如体育赛事或者游戏场景),以保证显示画面的流畅性;采用刷新率较低的驱动方式来驱动显示慢镜头图像或者静态画面,以降低功耗。而采用有机自发光技术的电子产品在显示慢镜头图像或者静态图像画面时会出现画面闪烁现象,影响视觉体验。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一,提出了一种时序控制器和时序控制方法、显示装置和计算机可读介质。
第一方面,本公开实施例提供了一种应用于显示装置的时序控制器,所述显示装置包括:显示基板、第一驱动电路和第二驱动电路,所述显示基板包括多个像素电路,所述像素电路包括驱动晶体管和发光元件,所述像素电路的工作过程包括依次进行的补偿阶段、恢复阶段和发光阶段,所述像素电路配置为响应于第一驱动信号的控制而工作于所述补偿阶段以对所述驱动晶体管进行阈值补偿处理,且响应于第二驱动信号的控制而工作于所述发光阶段以控制所述发光元件进行发光,以及在所述恢复阶段使得所述驱动晶体管进行偏置状态恢复;
所述时序控制器包括:
获取模块,用于获取与显示亮度级相对应的起始信号延迟参量;
输出模块,用于根据所述起始信号延迟参量依次向所述第一驱动电路提供第一驱动起始信号、向第二驱动电路提供第二驱动起始信号,以使得所述第一驱动电路输出第一驱动信号、所述第二驱动电路输出第二驱动信号,且使得所述像素电路工作于所述恢复阶段的时长与所述起始信号延迟参量相对应;
其中,所述起始信号延迟参量表征所述输出模块所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔,不同所述起始信号延迟参量所对应的恢复阶段的时长不同。
在一些实施例中,所述时序控制器还包括:
存储模块,用于存储不同所述显示亮度级及其所对应的起始信号延迟参量。
在一些实施例中,所述起始信号延迟参量包括:行扫描脉冲的数量。
第二方面,本公开实施例还提供了一种显示装置,包括:如上述第一方面中提供的所述时序控制器。
在一些实施例中,所述显示装置还包括:显示基板、第一驱动电路和第二驱动电路,所述显示基板包括多个像素电路,所述像素电路包括第一复位子电路、阈值补偿子电路、数据写入子电路、发光控制子电路、驱动晶体管和发光元件;
所述第一复位子电路,与第一信号线、所述驱动晶体管的控制极耦接,配置为响应于所述第一信号线所提供信号的控制,对所述驱动晶体管的控制极进行复位处理;
所述阈值补偿子电路,与第二信号线、所述驱动晶体管的第二极耦接,配置为响应于所述第二信号线所提供第一驱动信号的控制,对所述驱动晶体管进行阈值补偿处理,所述第二信号线与所述第一驱动电路耦接;
数据写入子电路,与对应的栅线、对应的数据线、所述驱动晶体管的第一极耦接,配置为响应于所述栅线所提供信号的控制,将所述数据线所提供的数据电压写入至所述驱动晶体管的第一极;
发光控制子电路,与第三信号线、第一工作电压端、所述驱动晶体管的第一极、所述驱动晶体管的第二极、所述发光元件的第一端耦接,配置为响应于所述第三信号线所提供第二驱动信号的控制,以控制所述第一工作电压端与所述驱动晶体管的第一极之间的通断以及所述驱动晶体管的第二极与所述发光元件之间的通断,所述第三信号线与所述第二驱动电路耦接;
所述发光元件的第二端与第二工作电压端耦接。
在一些实施例中,所述复位子电路包括第一晶体管,所述阈值补偿子电路包括第二晶体管,所述数据写入晶体管包括第三晶体管,所述发光控制子电路包括第四晶体管和第五晶体管;
所述第一晶体管的控制极于所述第一信号线耦接,所述第一晶体管的第一极与所述驱动晶体管的控制极耦接,所述第一晶体管的第二极与第一复位电压端耦接;
所述第二晶体管的控制极与所述第二信号线耦接,所述第二晶体管的第一极与所述驱动晶体管的控制极耦接,所述第二晶体管的第二极与所述驱动晶体管的第二极耦接;
所述第三晶体管的控制极与所述栅线耦接,所述第三晶体管的第一极与所述数据线耦接,所述第三晶体管的第二极与所述驱动晶体管的第一极耦接;
所述第四晶体管的控制极与所述第三信号线耦接,所述第四晶体管的第一极与所述第一工作电压端耦接,所述第四晶体管的第二极与所述驱动晶体管的第一极耦接;
所述第五晶体管的控制极与所述第三信号线耦接,所述第五晶体管的第一极与所述驱动晶体管的第二极耦接,所述第五晶体管的第二极与所述发光元件的第一端耦接。
在一些实施例中,所述第一晶体管和所述第二晶体管为低温多晶氧化物晶体管,所述第三晶体管、所述第四晶体管、所述第五晶体管和所述驱动晶体管为低温多晶硅晶体管。
第三方面,本公开实施例还提供了一种应用于显示装置的时序控制方法,所述显示装置包括:显示基板、第一驱动电路和第二驱动电路,所述显示基板包括多个像素电路,所述像素电路包括驱动晶体管和发光元件,所述像素电路的工作过程包括依次进行的补偿阶段、恢复阶段和发光阶段,所述像素电路配置为响应于第一驱动信号的控制而工作于所述补偿阶段以对所述驱动晶体管进行阈值补偿处理,且响应于第二驱动信号的控制而工作于所述发光阶段以控制所述发光元件进行发光,以及在所述恢复阶段使得所述驱动晶体管进行偏置状态恢复;
所述时序控制方法包括:
获取与显示亮度级相对应的起始信号延迟参量;
根据所述起始信号延迟参量依次向所述第一驱动电路提供第一驱动起始信号、向第二驱动电路提供第二驱动起始信号,以使得所述第一驱动电路输出第一驱动信号、所述第二驱动电路输出有效占空比与所述显示亮度级相对应的第二驱动信号,且使得所述像素电路工作于所述恢复阶段的时长与所述起始信号延迟参量相对应;
其中,所述起始信号延迟参量表征所述输出模块所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔,不同所述起始信号延迟参量所对应的恢复阶段的时长不同。
在一些实施例中,所述时序控制方法还包括:
存储不同所述显示亮度级及其所对应的起始信号延迟参量。
在一些实施例中,所述起始信号延迟参量包括:行扫描脉冲的数量。
第四方面,本公开实施例还提供了一种计算机可读介质,其上存储有计算机程序,所述程序被处理器执行时实现如第三方面中所提供的所述时序控制方法。
第五方面,本公开实施例还提供了一种时序控制器,包括:
一个或多个处理器;
存储器,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如第三方面中所提供的所述时序控制方法。
附图说明
图1为本公开实施例所涉及的显示装置的一种结构示意图;
图2A为本公开实施例中时序控制器的一种结构示意图;
图2B为本公开实施例中时序控制器所输出的第一驱动起始信号和第二驱动起始信号的一种示意图;
图3为本公开实施例中像素电路的一种电路结构示意图;
图4为图3所示像素电路在写入帧和保持帧的工作时序图;
图5为本公开实施例所提供的一种时序控制方法的流程图;
图6为本公开实施例提供的另一种时序控制方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。并且在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
需要说明的是,在本公开实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他具有相同、类似特性的器件,由于采用的晶体管的源极和漏极是对称的,所以其源极、漏极是没有区别的。在本公开实施例中,为区分晶体管的源极和漏极,将其中一极称为第一极,另一极称为第二极,栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型,当采用N型晶体管时,第一极为N型晶体管的漏极,第二极为N型晶体管的源极,P型晶体管的情况相反。本公开中的“有效电平”是指能够控制相应晶体管导通的电平;具体地,针对N型晶体管,其所对应的有效电平为高电平;针对P型晶体管,其所对应的有效电平为低电平。
本公开中的发光元件是指包括OLED、发光二极管(Light Emitting Diode,简称LED)等电流驱动型的发光元件,本公开实施例中将以发光元件为OLED为例进行示例性描述,其中发光器件OLED的第一端和第二端分别是指阳极端和阴极端。
本公开实施例提供了一种时序控制器,该时序控制器可应用于显示装置。图1为本公开实施例所涉及的显示装置的一种结构示意图,图2A为本公开实施例中时序控制器的一种结构示意图,图2B为本公开实施例中时序控制器所输出的第一驱动起始信号和第二驱动起始信号的一种示意图,图3为本公开实施例中像素电路的一种电路结构示意图,图4为图3所示像素电路在写入帧和保持帧的工作时序图。如图1至图4所示,该显示装置包括:显示基板1、时序控制器4、第一驱动电路2和第二驱动电路3,显示基板1包括多个像素电路PIX,像素电路PIX包括驱动晶体管DTFT和发光元件OLED,像素电路PIX的工作过程包括依次进行的补偿阶段t2、恢复阶段t3和发光阶段t4,像素电路PIX配置为响应于第一驱动信号的控制而工作于补偿阶段t2以对驱动晶体管DTFT进行阈值补偿处理,且响应于第二驱动信号的控制而工作于发光阶段t4以控制发光元件OLED进行发光,以及在恢复阶段t3使得驱动晶体管DTFT进行偏置状态恢复;显示装置还包括时序控制器4,时序控制器4用于控制第一驱动电路2和第二驱动电路3分别输出第一驱动信号和第二驱动信号。
其中,时序控制器4包括获取模块401和输出模块402;获取模块401用于获取与显示亮度级相对应的起始信号延迟参量;输出模块402用于根据起始信号延迟参量依次向第一驱动电路2提供第一驱动起始信号、向第二驱动电路3提供第二驱动起始信号,以使得第一驱动电路2输出第一驱动信号、第二驱动电路3输出第二驱动信号,且使得像素电路PIX工作于恢复阶段t3的时长与起始信号延迟参量相对应;其中,起始信号延迟参量表征输出模块402所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔T_relay(输出模块402停止输出第一驱动起始信号的时刻至开始输出第二驱动起始信号的时刻所对应的时长),不同起始信号延迟参量所对应的恢复阶段t3的时长不同。
在本公开实施例中,对于显示装置可实现的显示亮度级的数量不作限定。例如,2种、3种、10种、100种等。显示装置是通过PWM调光方式实现显示亮度级的调整,也就是说,在不同显示亮度级下发光元件OLED在发光阶段t4的点亮时长(即驱动晶体管DTFT输出驱动电流的时长)也不同。具体地,第二驱动信号包括多个控制周期,控制周期的有效占空比与显示亮度级相对应,控制周期的有效占空为一个控制周期内处于有效电平状态的时长与一个控制周期所对应总时长的比值;其中,不同显示亮度级所对应的第二驱动信号的有效占空比不同。一般地,表征亮度越大的显示亮度级所对应的第二驱动信号的有效占比越大。
在本公开实施例中,补偿阶段t2的时长由第一驱动信号的有效脉宽来确定,发光阶段t4的时长由第二驱动信号的总时长来确定,位于补偿阶段t2和发光阶段t4之间的恢复阶段t3的时长由同一像素电路PIX依次接收第一驱动信号和第二驱动信号的时间间隔(像素电路PIX停止接收第一驱动起始信号的时刻至开始接收第二驱动起始信号的时刻所对应的时长),该时间间隔由输出模块402所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔T_relay来确定,也就是由“起始信号延迟参量”来确定。
下面将对本公开实施例中改善画面闪烁的原理进行详细描述。
在相关技术中,当显示装置采用低刷新率进行显示时,在一个画面刷新周期内会包括1帧写入帧和位于写入帧之后的至少1帧保持帧。其中,在写入帧内,像素电路PIX会进行数据电压写入以及阈值电压补偿过程,以向驱动晶体管DTFT写入经过阈值补偿的数据电压;而在数据帧内,像素电路PIX会保持之前写入帧所写入经过阈值补偿的数据电压而不会写入新的数据电压。如此,可达到降低功耗的作用。然而,由于写入帧和保持帧的工作过程的差异,导致驱动晶体管DTFT在进入写入帧内发光阶段t4时的偏置状态与驱动晶体管DTFT在进入保持帧内发光阶段t4时的偏置状态存在差异。在驱动晶体管DTFT输出驱动电流初期会存在一个电流逐渐增大的过程,而驱动晶体管DTFT的偏置状态影响了驱动电流上升的快慢,即影响了发光元件OLED亮度上升的快慢。由于驱动晶体管DTFT在进入写入帧内发光阶段t4时的偏置状态与驱动晶体管DTFT在进入保持帧内发光阶段t4时的偏置状态存在差异,该偏置状态的差异会导致发光元件OLED亮度上升速度的差异,从而使得发光元件OLED在写入帧的亮度与在保持帧的亮度存在差异,进而导致画面闪烁现象。
在本公开实施例中,通过在像素电路PIX的补偿阶段t2与发光阶段t4之间设置恢复阶段t3,驱动晶体管DTFT能够在该恢复阶段t3进行偏置状态的恢复,从而使得驱动晶体管DTFT在写入帧内进入发光阶段t4时的偏置状态与驱动晶体管DTFT在保持帧进入发光阶段t4时的偏置状态的差异能够减小、甚至保持一致,有利于改善画面闪烁。
另外,驱动晶体管DTFT在输出驱动电流的过程中也会产生偏置,随着驱动晶体管DTFT输出驱动电流时长的变化,驱动晶体管DTFT的偏置状态也会产生变化。由于显示装置是通过PWM调光方式实现显示亮度级的调整,也就是说,在不同显示亮度级下发光元件OLED在发光阶段t4的点亮时长(即驱动晶体管DTFT输出驱动电流的时长)也不同,不同的点亮时长也可能会导致驱动晶体管DTFT的偏置状态不同;故,针对不同的偏置状态,所需配置恢复阶段t3的时长可以设置的不同。也就是说,针对不同的显示亮度级可以配置不同时长的恢复阶段t3。具体地,针对每个显示亮度级可配置对应的起始信号延迟参量,从而对不同显示亮度级下的“恢复阶段”的时长分别进行控制,以保证驱动晶体管DTFT的偏置恢复效果,有利于改善画面闪烁。
基于上述内容可见,在本公开的技术方案中,不同的显示亮度级可以分别配置对应的起始信号延迟参量,从而能够对不同的显示亮度级下的“恢复阶段”的时长进行相应调整,以满足不同的显示亮度级下驱动晶体管DTFT的偏置恢复需求,有利于改善画面闪烁。
在实际应用中,可通过预先实验来获取不同的显示亮度级所对应的“恢复阶段”的最佳时长,即在满足驱动晶体管DTFT的偏置恢复需求的情况下“恢复阶段”的时长尽可能的短。这是因为,虽然“恢复阶段”的时长越长,驱动晶体管DTFT的偏置恢复效果越好,但是“恢复阶段”的时长过长会导致一帧内非发光阶段(具体包括第一复位阶段t1、补偿阶段t2和恢复阶段t3)的总时长过长,导致发光元件OLED长时间处于不发光状态,从而导致在相邻帧之间存在明显的闪黑画面。在确定不同的显示亮度级所对应的“恢复阶段”的最佳时长后,再根据不同的显示亮度级所对应的“恢复阶段”的最佳时长对起始信号延迟参量进行相应设定。
需要说明的是,一般地,相差较大的两个显示亮度级所对应的起始信号延迟参量不同;相差较小的两个显示亮度级所对应的起始信号延迟参量可能相同,也可能不同,具体可根据实际测试情况来进行调整和设定。
为便于本领域技术人员更好的理解本公开的技术方案,下面将结合具体事例进行详细描述。
如图3和图4所示,在一些实施例中,像素电路PIX包括第一复位子电路11、阈值补偿子电路12、数据写入子电路13、发光控制子电路14、驱动晶体管DTFT和发光元件OLED。
其中,第一复位子电路11与第一信号线S1、驱动晶体管DTFT的控制极耦接,配置为响应于第一信号线S1所提供信号的控制,对驱动晶体管DTFT的控制极进行复位处理;
阈值补偿子电路12与第二信号线S1、驱动晶体管DTFT的第二极耦接,配置为响应于第二信号线S1所提供第一驱动信号的控制,对驱动晶体管DTFT进行阈值补偿处理,第二信号线S1与第一驱动电路2耦接。
数据写入子电路13与对应的栅线Gate、对应的数据线Data、驱动晶体管DTFT的第一极耦接,配置为响应于栅线Gate所提供信号的控制,将数据线Data所提供的数据电压写入至驱动晶体管DTFT的第一极。
发光控制子电路14与第三信号线S3、第一工作电压端、驱动晶体管DTFT的第一极、驱动晶体管DTFT的第二极、发光元件OLED的第一端耦接,配置为响应于第三信号线S3所提供第二驱动信号的控制,以控制第一工作电压端与驱动晶体管DTFT的第一极之间的通断以及驱动晶体管DTFT的第二极与发光元件OLED之间的通断,第三信号线S3与第二驱动电路3耦接;发光元件OLED的第二端与第二工作电压端耦接。
在一些实施例中,复位子电路包括第一晶体管T1,阈值补偿子电路12包括第二晶体管T2,数据写入晶体管包括第三晶体管T3,发光控制子电路14包括第四晶体管T4和第五晶体管T5。
其中,第一晶体管T1的控制极于第一信号线S1耦接,第一晶体管T1的第一极与驱动晶体管DTFT的控制极耦接,第一晶体管T1的第二极与第一复位电压端耦接。
第二晶体管T2的控制极与第二信号线S1耦接,第二晶体管T2的第一极与驱动晶体管DTFT的控制极耦接,第二晶体管T2的第二极与驱动晶体管DTFT的第二极耦接。
第三晶体管T3的控制极与栅线Gate耦接,第三晶体管T3的第一极与数据线Data耦接,第三晶体管T3的第二极与驱动晶体管DTFT的第一极耦接。
第四晶体管T4的控制极与第三信号线S3耦接,第四晶体管T4的第一极与第一工作电压端耦接,第四晶体管T4的第二极与驱动晶体管DTFT的第一极耦接。
第五晶体管T5的控制极与第三信号线S3耦接,第五晶体管T5的第一极与驱动晶体管DTFT的第二极耦接,第五晶体管T5的第二极与发光元件OLED的第一端耦接。
在一些实施例中,像素电路PIX内还设置有第二复位子电路15,第二复位子电路15与第四信号线S4、发光元件OLED的第一端耦接,配置为响应于第四信号线S4所提供信号的控制,对发光元件OLED的第一端进行复位处理。
在一些实施例中,第二复位子电路15包括第六晶体管T6,第六晶体管T6的控制极与第四信号线S4耦接,第六晶体管T6的第一极与第二复位电压端耦接,第六晶体管T6的第二极与发光元件OLED的第一端耦接。
一般地,为了保证驱动晶体管DTFT的控制极电压的稳定,像素电路PIX内还设置有电容C1,电容C1的第一端与第一工作电压端耦接,电容C1的第二端与驱动晶体管DTFT的控制极耦接。
在一些实施例中,第一晶体管T1和第二晶体管T2为低温多晶氧化物晶体管(LowTemperature Polycrystalline Oxide,简称LTPO),第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管DTFT为低温多晶硅(Low Temperature Poly-silicon,简称LTPS)晶体管。其中,低温多晶硅晶体管具有高载流子迁移率,能够快速的在导通状态和介质状态之间进行切换;低温多晶氧化物晶体管具有极小的漏电流,以保证驱动晶体管DTFT的控制极处电压的稳定性。此时,第一晶体管T1和第二晶体管T2为N型晶体管,第三晶体管T3~第六晶体管T6以及驱动晶体管DTFT均为P型晶体管。
在写入帧中,像素电路PIX的工作过程包括第一复位阶段t1、补偿阶段t2、恢复阶段t3和发光阶段t4;其中,补偿阶段t2内包括数据写入阶段t21和第二复位阶段t22。
在第一复位阶段t1,第一信号线S1内的信号处于高电平状态,第二信号线S1内的信号处于低电平状态,第三信号线S3内的信号处于高电平状态,第四信号线S4内的信号处于高电平状态,栅线Gate内的信号处于高电平状态。
此时,第一晶体管T1导通,第二晶体管T2~第六晶体管T6均截止。第一复位电压端提供的第一复位电压Vinit1通过第一晶体管T1写入至驱动晶体管DTFT的控制极,以对驱动晶体管DTFT的控制极进行复位处理。
在补偿阶段t2内的数据写入阶段t21,第一信号线S1内的信号处于低电平状态,第二信号线S1内的信号处于高电平状态,第三信号线S3内的信号处于高电平状态,第四信号线S4内的信号处于高电平状态,栅线Gate内的信号处于低电平状态。
此时,第二晶体管T2和第三晶体管T3均导通,第一晶体管T1、第四晶体管T4~第六晶体管T6均截止。数据电压Vdata通过第三晶体管T3写入至驱动晶体管DTFT的第一极,驱动晶体管DTFT产生的电流通过第二晶体管T2对驱动晶体管DTFT的控制极进行充电。在此后过程中,当驱动晶体管DTFT的控制极处电压充电至Vdata+Vth时,驱动晶体管DTFT截止。需要说明的是,驱动晶体管DTFT的控制极处电压充电至Vdata+Vth的时刻可能位于数据写入阶段t21内,也可能位于数据写入阶段t21结束之后。
在第二复位阶段t22,第一信号线S1内的信号处于低电平状态,第二信号线S1内的信号处于高电平状态,第三信号线S3内的信号处于高电平状态,第四信号线S4内的信号处于低电平状态,栅线Gate内的信号处于高电平状态。
此时,第二晶体管T2和第六晶体管T6均导通,第一晶体管T1、第三晶体管T3~第五晶体管T5均截止。第二复位电压端提供的第二复位电压Vinit2通过第六晶体管T6写入至发光元件OLED的第一端,以对发光元件OLED的第一端进行复位处理。
需要说的是,在补偿阶段t2第二信号线S1内所加载的信号为第一驱动信号。
在恢复阶段t3,第一信号线S1内的信号处于低电平状态,第二信号线S1内的信号处于低电平状态,第三信号线S3内的信号处于高电平状态,第四信号线S4内的信号处于高电平状态,栅线Gate内的信号处于高电平状态。
此时,第一晶体管T1~第六晶体管T6均截止,驱动晶体管DTFT自行进行偏置状态的恢复(即偏置正向恢复)。
在发光阶段t4,第一信号线S1内的信号处于低电平状态,第二信号线S1内的信号处于低电平状态,第四信号线S4内的信号处于高电平状态,栅线Gate内的信号处于高电平状态。第三信号线S3内所加载的信号为第二驱动信号。
当第二驱动信号的有效占空比为100%时,则发光阶段t4仅包括发光子阶段t41。当第二驱动信号的有效占空比小于100%且大于0时,则发光阶段t4包括交替进行的发光子阶段t41和非发光子阶段t42。其中,在发光子阶段t41内,第三信号线S3内的信号处于低电平状态;在非发光子阶段t42内,第三信号线S3内的信号处于高电平状态。在发光子阶段时,第四晶体管T4和第五晶体管T5均导通,第一晶体管T1~第三晶体管T3以及第六晶体管T6均截止,此时驱动晶体管DTFT根据控制极处电压输出相应的驱动电流,以驱动发光元件OLED进行发光。在非发光子阶段时,第一晶体管T1~第六晶体管T6均截止,发光元件OLED不发光。
在保持帧中,像素电路PIX的工作过程也包括第一复位阶段t1、补偿阶段t2、恢复阶段t3和发光阶段t4;其中,补偿阶段t2内包括数据写入阶段t21和第二复位阶段t22。
但是,与写入帧中不同的是,在保持帧内第一复位阶段t1时第一信号线S1内的信号处于低电平状态以使得第一晶体管T1在保持帧内第一复位阶段t1处于截止状态,在保持帧内补偿阶段t2时第二信号线S1内的信号处于低电平状态以使得第二晶体管T2在保持帧内补偿阶段t2处于截止状态,从而使得驱动晶体管DTFT的控制极处电压维持写入帧中的水平。
在保持帧内恢复阶段t3,第一晶体管T1~第六晶体管T6均截止,驱动晶体管DTFT自行进行偏置状态的恢复(即偏置正向恢复),从而使得驱动晶体管DTFT在写入帧内进入发光阶段t4时的偏置状态与驱动晶体管DTFT在保持帧进入发光阶段t4时的偏置状态的差异能够减小、甚至保持一致,有利于改善画面闪烁。
需要说明的是,图3所示像素电路PIX的具体电路结构仅起到示例性作用,其不会对本公开的技术方案产生限制。本领域技术人员应该知晓的是,本公开中的像素电路PIX还可采用其他电路结构。
在一些实施中,时序控制器4还包括:存储模块403,用于存储不同显示亮度级及其所对应的起始信号延迟参量。在实际应用中,可将所确定的不同显示亮度级及其所对应的起始信号延迟参量的相关数据,预先写入至时序控制器4内以进行存储。在实际显示过程中,获取模块401可通过数据查询方式来获取与当前的显示亮度级相对应的起始信号延迟参量。
在一些实施例中,起始信号延迟参量包括:行扫描脉冲的数量x。时序控制器4内可采用统计行扫描(Hync)脉冲的数量的方式来进行计时。具体地,一个行扫描脉冲所对应的时长为t,x个行扫描脉冲所对应的时长为x*t。作为一个示例,在时序控制器4完成第一驱动起始信号的输出后开始进行计数,经过x个行扫描脉冲后开始输出第二驱动起始信号。
作为一个示例,显示装置配置有n个显示亮度级,分别为Normal_1~Normal_n,其中显示亮度级Normal_i对应的行扫描脉冲的数量为x_i。例如,在n取值为9时,显示亮度级Normal_1所对应的行扫描脉冲的数量x_1为20,显示亮度级Normal_2所对应的行扫描脉冲的数量x_2为20,显示亮度级Normal_3所对应的行扫描脉冲的数量x_3为22,显示亮度级Normal_4所对应的行扫描脉冲的数量x_4为22,显示亮度级Normal_5所对应的行扫描脉冲的数量x_5为24,显示亮度级Normal_6所对应的行扫描脉冲的数量x_6为26,显示亮度级Normal_7所对应的行扫描脉冲的数量x_7为28,显示亮度级Normal_8所对应的行扫描脉冲的数量x_8为28,显示亮度级Normal_9所对应的行扫描脉冲的数量x_9为28。
当然,采用行扫描脉冲的数量x来表示起始信号延迟参量的方式仅为本公开中的一种可选实施方案,其不会对本公开的技术方案产生限制。
基于同一发明构思,本公开实施例还提供了一种显示装置。参见图1所示,其中该显示装置包括时序控制器4,该时序控制器4采用上述任一实施例所提供的时序控制器4,对于该时序控制器4的内容,可参见实施例中的描述,此处不再赘述。
在一些实施例中,显示装置还包括:显示基板1、第一驱动电路2和第二驱动电路3。可选地,第一驱动电路2和第二驱动电路3可以以GOA方式集成在显示基板1上。
在一些实施例中,显示基板包括多个像素电路,像素电路包括第一复位子电路、阈值补偿子电路、数据写入子电路、发光控制子电路、驱动晶体管和发光元件。
第一复位子电路与第一信号线、驱动晶体管的控制极耦接,配置为响应于第一信号线所提供信号的控制,对驱动晶体管的控制极进行复位处理。
阈值补偿子电路与第二信号线、驱动晶体管的第二极耦接,配置为响应于第二信号线所提供第一驱动信号的控制,对驱动晶体管进行阈值补偿处理,第二信号线与第一驱动电路耦接。
数据写入子电路与对应的栅线、对应的数据线、驱动晶体管的第一极耦接,配置为响应于栅线所提供信号的控制,将数据线所提供的数据电压写入至驱动晶体管的第一极。
发光控制子电路与第三信号线、第一工作电压端、驱动晶体管的第一极、驱动晶体管的第二极、发光元件的第一端耦接,配置为响应于第三信号线所提供第二驱动信号的控制,以控制第一工作电压端与驱动晶体管的第一极之间的通断以及驱动晶体管的第二极与发光元件之间的通断,第三信号线与第二驱动电路耦接;发光元件的第二端与第二工作电压端耦接。
在一些实施例中,复位子电路包括第一晶体管,阈值补偿子电路包括第二晶体管,数据写入晶体管包括第三晶体管,发光控制子电路包括第四晶体管和第五晶体管。
第一晶体管的控制极于第一信号线耦接,第一晶体管的第一极与驱动晶体管的控制极耦接,第一晶体管的第二极与第一复位电压端耦接。
第二晶体管的控制极与第二信号线耦接,第二晶体管的第一极与驱动晶体管的控制极耦接,第二晶体管的第二极与驱动晶体管的第二极耦接。
第三晶体管的控制极与栅线耦接,第三晶体管的第一极与数据线耦接,第三晶体管的第二极与驱动晶体管的第一极耦接。
第四晶体管的控制极与第三信号线耦接,第四晶体管的第一极与第一工作电压端耦接,第四晶体管的第二极与驱动晶体管的第一极耦接。
第五晶体管的控制极与第三信号线耦接,第五晶体管的第一极与驱动晶体管的第二极耦接,第五晶体管的第二极与发光元件的第一端耦接。
在一些实施例中,第一晶体管和第二晶体管为低温多晶氧化物晶体管,第三晶体管、第四晶体管、第五晶体管和驱动晶体管为低温多晶硅晶体管。
需要说明的是,对于本公开实施例中的像素电路的具体描述可参见前面实施例中相应内容,此处不再赘述。
基于同一发明构思,本公开实施例还提供了一种应用于显示装置的时序控制方法。图5为本公开实施例所提供的一种时序控制方法的流程图。如图5所示,显示装置包括:显示基板、第一驱动电路和第二驱动电路,显示基板包括多个像素电路,像素电路包括驱动晶体管和发光元件,像素电路的工作过程包括依次进行的补偿阶段、恢复阶段和发光阶段,像素电路配置为响应于第一驱动信号的控制而工作于补偿阶段以对驱动晶体管进行阈值补偿处理,且响应于第二驱动信号的控制而工作于发光阶段以控制发光元件进行发光,以及在恢复阶段使得驱动晶体管进行偏置状态恢复。该时序控制方法包括:
步骤S101、获取与显示亮度级相对应的起始信号延迟参量。
步骤S102、根据起始信号延迟参量依次向第一驱动电路提供第一驱动起始信号、向第二驱动电路提供第二驱动起始信号,以使得第一驱动电路输出第一驱动信号、第二驱动电路输出有效占空比与显示亮度级相对应的第二驱动信号,且使得像素电路工作于恢复阶段的时长与起始信号延迟参量相对应。
其中,起始信号延迟参量表征输出模块所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔,不同起始信号延迟参量所对应的恢复阶段的时长不同。
在一些实施例中,起始信号延迟参量包括:行扫描脉冲的数量。
需要说明的是,本公开实施例所提供的时序控制方法可基于前面实施例所提供的时序控制器,对于步骤S101和步骤S102的具体描述,可参见前面实施例中相应内容,此处不再赘述。
图6为本公开实施例提供的另一种时序控制方法的流程图。如图6所示,图6所示方法不但包括前面实施例中的步骤S101和步骤S102,还在步骤S101之前包括步骤S100。
步骤S100、存储不同显示亮度级及其所对应的起始信号延迟参量。
本公开实施例还提供了一种计算机可读介质,其上存储有计算机程序,程序被处理器执行时实现前面实施例提供的时序控制方法中的步骤。
本公开实施例还提供了一种时序控制器,包括:一个或多个处理器以及存储器,存储器上存储有一个或多个程序,当一个或多个程序被一个或多个处理器执行,使得一个或多个处理器实现前面实施例提供的时序控制方法中的步骤。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其它数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其它的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其它传输机制之类的调制数据信号中的其它数据,并且可包括任何信息递送介质。
本文已经公开了示例实施例,并且虽然采用了具体术语,但它们仅用于并仅应当被解释为一般说明性含义,并且不用于限制的目的。在一些实例中,对本领域技术人员显而易见的是,除非另外明确指出,否则可单独使用与特定实施例相结合描述的特征、特性和/或元素,或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此,本领域技术人员将理解,在不脱离由所附的权利要求阐明的本公开的范围的情况下,可进行各种形式和细节上的改变。
Claims (12)
1.一种应用于显示装置的时序控制器,其特征在于,所述显示装置包括:显示基板、第一驱动电路和第二驱动电路,所述显示基板包括多个像素电路,所述像素电路包括驱动晶体管和发光元件,所述像素电路的工作过程包括依次进行的补偿阶段、恢复阶段和发光阶段,所述像素电路配置为响应于第一驱动信号的控制而工作于所述补偿阶段以对所述驱动晶体管进行阈值补偿处理,且响应于第二驱动信号的控制而工作于所述发光阶段以控制所述发光元件进行发光,以及在所述恢复阶段使得所述驱动晶体管进行偏置状态恢复;
所述时序控制器包括:
获取模块,用于获取与显示亮度级相对应的起始信号延迟参量;
输出模块,用于根据所述起始信号延迟参量依次向所述第一驱动电路提供第一驱动起始信号、向第二驱动电路提供第二驱动起始信号,以使得所述第一驱动电路输出第一驱动信号、所述第二驱动电路输出第二驱动信号,且使得所述像素电路工作于所述恢复阶段的时长与所述起始信号延迟参量相对应;
其中,所述起始信号延迟参量表征所述输出模块所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔,不同所述起始信号延迟参量所对应的恢复阶段的时长不同。
2.根据权利要求1所述的时序控制器,其特征在于,所述时序控制器还包括:
存储模块,用于存储不同所述显示亮度级及其所对应的起始信号延迟参量。
3.根据权利要求1所述的时序控制器,其特征在于,所述起始信号延迟参量包括:行扫描脉冲的数量。
4.一种显示装置,其特征在于,包括:如上述权利要求1至3中任一所述的时序控制器。
5.根据权利要求4所述的显示装置,其特征在于,所述显示装置还包括:显示基板、第一驱动电路和第二驱动电路,所述显示基板包括多个像素电路,所述像素电路包括第一复位子电路、阈值补偿子电路、数据写入子电路、发光控制子电路、驱动晶体管和发光元件;
所述第一复位子电路,与第一信号线、所述驱动晶体管的控制极耦接,配置为响应于所述第一信号线所提供信号的控制,对所述驱动晶体管的控制极进行复位处理;
所述阈值补偿子电路,与第二信号线、所述驱动晶体管的第二极耦接,配置为响应于所述第二信号线所提供第一驱动信号的控制,对所述驱动晶体管进行阈值补偿处理,所述第二信号线与所述第一驱动电路耦接;
数据写入子电路,与对应的栅线、对应的数据线、所述驱动晶体管的第一极耦接,配置为响应于所述栅线所提供信号的控制,将所述数据线所提供的数据电压写入至所述驱动晶体管的第一极;
发光控制子电路,与第三信号线、第一工作电压端、所述驱动晶体管的第一极、所述驱动晶体管的第二极、所述发光元件的第一端耦接,配置为响应于所述第三信号线所提供第二驱动信号的控制,以控制所述第一工作电压端与所述驱动晶体管的第一极之间的通断以及所述驱动晶体管的第二极与所述发光元件之间的通断,所述第三信号线与所述第二驱动电路耦接;
所述发光元件的第二端与第二工作电压端耦接。
6.根据权利要求5所述的显示装置,其特征在于,所述复位子电路包括第一晶体管,所述阈值补偿子电路包括第二晶体管,所述数据写入晶体管包括第三晶体管,所述发光控制子电路包括第四晶体管和第五晶体管;
所述第一晶体管的控制极于所述第一信号线耦接,所述第一晶体管的第一极与所述驱动晶体管的控制极耦接,所述第一晶体管的第二极与第一复位电压端耦接;
所述第二晶体管的控制极与所述第二信号线耦接,所述第二晶体管的第一极与所述驱动晶体管的控制极耦接,所述第二晶体管的第二极与所述驱动晶体管的第二极耦接;
所述第三晶体管的控制极与所述栅线耦接,所述第三晶体管的第一极与所述数据线耦接,所述第三晶体管的第二极与所述驱动晶体管的第一极耦接;
所述第四晶体管的控制极与所述第三信号线耦接,所述第四晶体管的第一极与所述第一工作电压端耦接,所述第四晶体管的第二极与所述驱动晶体管的第一极耦接;
所述第五晶体管的控制极与所述第三信号线耦接,所述第五晶体管的第一极与所述驱动晶体管的第二极耦接,所述第五晶体管的第二极与所述发光元件的第一端耦接。
7.根据权利要求6所述的显示装置,其特征在于,所述第一晶体管和所述第二晶体管为低温多晶氧化物晶体管,所述第三晶体管、所述第四晶体管、所述第五晶体管和所述驱动晶体管为低温多晶硅晶体管。
8.一种应用于显示装置的时序控制方法,其特征在于,所述显示装置包括:显示基板、第一驱动电路和第二驱动电路,所述显示基板包括多个像素电路,所述像素电路包括驱动晶体管和发光元件,所述像素电路的工作过程包括依次进行的补偿阶段、恢复阶段和发光阶段,所述像素电路配置为响应于第一驱动信号的控制而工作于所述补偿阶段以对所述驱动晶体管进行阈值补偿处理,且响应于第二驱动信号的控制而工作于所述发光阶段以控制所述发光元件进行发光,以及在所述恢复阶段使得所述驱动晶体管进行偏置状态恢复;
所述时序控制方法包括:
获取与显示亮度级相对应的起始信号延迟参量;
根据所述起始信号延迟参量依次向所述第一驱动电路提供第一驱动起始信号、向第二驱动电路提供第二驱动起始信号,以使得所述第一驱动电路输出第一驱动信号、所述第二驱动电路输出有效占空比与所述显示亮度级相对应的第二驱动信号,且使得所述像素电路工作于所述恢复阶段的时长与所述起始信号延迟参量相对应;
其中,所述起始信号延迟参量表征输出模块所输出的第一驱动起始信号与第二驱动起始信号之间的时间间隔,不同所述起始信号延迟参量所对应的恢复阶段的时长不同。
9.根据权利要求8所述的时序控制方法,其特征在于,所述时序控制方法还包括:
存储不同所述显示亮度级及其所对应的起始信号延迟参量。
10.根据权利要求8所述的时序控制方法,其特征在于,所述起始信号延迟参量包括:行扫描脉冲的数量。
11.一种计算机可读介质,其上存储有计算机程序,其特征在于,所述程序被处理器执行时实现如权利要求8-10中任一所述的方法。
12.一种时序控制器,其特征在于,包括:
一个或多个处理器;
存储器,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求8-10中任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111135986.XA CN113870783B (zh) | 2021-09-27 | 2021-09-27 | 时序控制器和时序控制方法、显示装置和计算机可读介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111135986.XA CN113870783B (zh) | 2021-09-27 | 2021-09-27 | 时序控制器和时序控制方法、显示装置和计算机可读介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113870783A CN113870783A (zh) | 2021-12-31 |
CN113870783B true CN113870783B (zh) | 2022-09-02 |
Family
ID=78991216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111135986.XA Active CN113870783B (zh) | 2021-09-27 | 2021-09-27 | 时序控制器和时序控制方法、显示装置和计算机可读介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113870783B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114882831A (zh) * | 2022-05-13 | 2022-08-09 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板的显示控制方法、显示模组及显示装置 |
CN114927101B (zh) * | 2022-05-26 | 2023-05-09 | 武汉天马微电子有限公司 | 一种显示装置及其驱动方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009237068A (ja) * | 2008-03-26 | 2009-10-15 | Toshiba Corp | 表示装置およびその駆動方法 |
KR20210086801A (ko) * | 2019-12-30 | 2021-07-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN111710300B (zh) * | 2020-06-30 | 2021-11-23 | 厦门天马微电子有限公司 | 一种显示面板、驱动方法及显示装置 |
CN112116897A (zh) * | 2020-10-15 | 2020-12-22 | 厦门天马微电子有限公司 | 一种像素驱动电路、显示面板以及驱动方法 |
CN112102785B (zh) * | 2020-10-15 | 2024-04-16 | 厦门天马微电子有限公司 | 像素电路、显示面板及其驱动方法和显示装置 |
CN117975879A (zh) * | 2020-10-20 | 2024-05-03 | 厦门天马微电子有限公司 | 一种显示面板、驱动方法及显示装置 |
CN112331134A (zh) * | 2020-10-23 | 2021-02-05 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
CN112634832B (zh) * | 2020-12-31 | 2022-05-31 | 武汉天马微电子有限公司 | 一种显示面板、驱动方法及显示装置 |
-
2021
- 2021-09-27 CN CN202111135986.XA patent/CN113870783B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113870783A (zh) | 2021-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102511947B1 (ko) | 스테이지 및 이를 이용한 유기전계발광 표시장치 | |
CN111968574B (zh) | 一种显示装置及驱动方法 | |
CN113870783B (zh) | 时序控制器和时序控制方法、显示装置和计算机可读介质 | |
JP5844525B2 (ja) | 画素、有機電界発光表示装置及びその駆動方法 | |
EP3675099B1 (en) | Oled pixel circuit and method for retarding ageing of oled device | |
US11915648B2 (en) | Display apparatus and driving method thereof | |
US20240105119A1 (en) | Pixel Circuit, Driving Method Therefor, and Display Apparatus | |
KR100804529B1 (ko) | 유기 발광 디스플레이 장치 및 그의 구동 방법 | |
WO2020103083A1 (en) | A display-driving circuit for multi-row pixels in a single column, a display apparatus, and a display method | |
US8878755B2 (en) | Organic light-emitting diode display and method of driving same | |
CN114758619A (zh) | 一种像素电路及其驱动方法、显示面板及显示装置 | |
CN101453802B (zh) | 有机电致发光显示器及其驱动方法 | |
KR20180004369A (ko) | 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 | |
US20090231239A1 (en) | Display device | |
CN113950715B (zh) | 像素电路及其驱动方法、显示装置 | |
US9202414B2 (en) | Organic light-emitting diode pixel circuit, display panel and display device | |
US10366654B2 (en) | OLED pixel circuit and method for retarding aging of OLED device | |
CN109272931A (zh) | 显示面板的显示控制方法、显示控制装置、显示设备 | |
TWI594221B (zh) | 像素結構及其驅動方法 | |
JP2014109703A (ja) | 表示装置および駆動方法 | |
CN112259041B (zh) | 像素电路及其驱动方法、显示装置 | |
CN109064973B (zh) | 显示方法和显示装置 | |
CN114639341A (zh) | 像素驱动电路、显示面板和驱动方法 | |
CN112164375A (zh) | 一种像素补偿电路及其驱动方法、显示装置 | |
CN116884343A (zh) | 一种显示面板、驱动方法及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |