CN113862637A - 钌基纳米线及其制备方法 - Google Patents

钌基纳米线及其制备方法 Download PDF

Info

Publication number
CN113862637A
CN113862637A CN202011374848.2A CN202011374848A CN113862637A CN 113862637 A CN113862637 A CN 113862637A CN 202011374848 A CN202011374848 A CN 202011374848A CN 113862637 A CN113862637 A CN 113862637A
Authority
CN
China
Prior art keywords
ruthenium
nanowire
cobalt
annealing
cobalt alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011374848.2A
Other languages
English (en)
Other versions
CN113862637B (zh
Inventor
文俊焕
金昇炫
金泰淳
全柔常
金永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of CN113862637A publication Critical patent/CN113862637A/zh
Application granted granted Critical
Publication of CN113862637B publication Critical patent/CN113862637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/006—Nanostructures, e.g. using aluminium anodic oxidation templates [AAO]
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/50—Electroplating: Baths therefor from solutions of platinum group metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/567—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of platinum group metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0607—Wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Nanotechnology (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及利用电镀法来形成多种直径的钌纳米线及其制备方法，涉及在利用原子层沉积法在孔隙(pore)中沉积纳米管(nano‑tube)的多孔性模板(template)上利用电镀法形成钌纳米线及钌钴合金纳米线，对钌纳米线及钌钴合金纳米线进行退火来形成多种直径的钌纳米线及钌钴合金纳米线的技术。

Description

钌基纳米线及其制备方法
技术领域
本发明涉及钌基纳米线及其制备方法，更详细地，涉及利用电镀法来形成多种直径的钌纳米线及钌钴合金纳米线的技术思想。
背景技术
随着半导体的高集成化的加速，现有的金属配线的急剧的电阻增加在晶体管的速度、能耗等方面给器件整体带来不良影响。
在包含半导体器件的集成电路的制备工序中广泛使用的铜(Cu)金属配线(metalization)通过电镀(electroplating)工序和金属镶嵌(damascene)工序制备，为了防止铜金属配线向包裹其的低介电常数电介质(low-k dielectric material)扩散，需要氮化钽(TaN)阻挡层(barrier)和易于进行镀铜(Cu)的钽(Ta)衬层(liner)。
金属的厚度若降至它们的电子平均自由程以下，则会出现电阻率值急剧增加的电阻放大效果，阻挡层和衬层的TaN/Ta双重层结构虽然在达成期望的器件寿命方面很重要，但不仅比铜金属配线的电阻高出很多，而且还具有很难在具有高度差的表面保持规定厚度(step coverage)的问题。
钌(Ru)相比于现有的用作配线的铜，虽然体电阻率值高，但由于具有低的电子(electron)平均自由程(mean free path)，可以在小直径中比相同直径的铜具有更低的电阻值，具有更高的内聚(cohesive)能，因此防止扩散的特性优良，有望以单一金属替代现有的配线结构。
大部分的先前研究利用物理气相沉积法(physics vapor deposition，PVD)、化学气相沉积法(chemical vapor deposition，CVD)还有原子层沉积法(atomic layerdeposition，ALD)来形成薄膜，或者通过追加工序形成纳米线，来评价器件的电特性。
即，在现有的技术中，钌的情况下，由于电镀时的竞争反应而产生氢，在纳米级(nanoscale)直径中的合成有困难，因此大部分与钌材料相关的现有技术通过物理气相沉积法或化学气相沉积法等高真空工序来合成二维薄膜结构的形态。
但是，由于实际的半导体配线的结构与薄膜不同，形成具有高纵横比的低级维度结构的纳米线形态，与薄膜相比可能具有其他特性，因此很难提供有关纳米线的不同直径、不同组合的微细结构变化及电特性。
现有技术文献
非专利文献
非专利文献1：Shibesh Dutta et al.，“Finite Size Effects in HighlyScaled Ruthenium Interconnects”，IEEE Electron Device Letters 39，268(2018)
非专利文献2：Erik Milosevic et al.，“Resistivity size effect inepitaxial Ru(0001)layers”，Journal of Applied Physics 124，165105(2018)
发明内容
技术问题
本发明的目的在于，利用电镀法合成低直径的钌纳米线和钌钴合金纳米线来提供比现有的配线材料具有更低电阻率的材料。
本发明的目的在于，提供钌纳米线和钌钴合金纳米线及其制备方法，该纳米线作为用于防止金属配线向低介电常数电介质扩散的阻挡层及金属配件镀层的衬层而起作用，能够以单层在金属配线工序中使用。
技术方案
本发明一实施例的钌纳米线可以利用原子层沉积法在多孔性模板(template)的孔隙(pore)中沉积纳米管(nano-tube)后，在上述多孔性模板上利用电镀法还原上述纳米管内的钌来形成，电镀后通过退火(annealing)来控制晶粒(crystal grain)的大小。
上述纳米管可以为在上述孔隙沉积厚度为5nm至30nm的二氧化硅(SiO2)形成的二氧化硅纳米管。
上述多孔性模板可以包括聚碳酸酯膜(polycarbonate membrane，PCM)及阳极氧化铝(anodic aluminum oxide，AAO)膜中的一种
上述退火(annealing)可以在400℃至600℃的温度下进行。
可将上述晶粒的大小在400℃至500℃的温度下控制为以9nm至12nm的结晶生长为基础的大小或者在600℃以上的温度下控制为以55nm的结晶生长为基础的大小。
根据本发明的一实施例，钌纳米线可以利用原子层沉积法在多孔性模板的孔隙中沉积纳米管来形成与半导体设备类似的结构后，在上述多孔性模板上利用电镀法还原上述纳米管内的钌来形成具有10nm级的直径的钌纳米线。
根据本发明的一实施例，钌纳米线可以通过能够替代半导体器件的后道工序(BEOL，back end of line)层所具有的通孔(via)、接触件(contact)以及金属配线层(metal line)中的金属配线层或所具有的所有层(通孔、接触件、金属配线层)的电镀法合成。
根据本发明的一实施例，钌钴合金纳米线可以利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，在上述多孔性模板上利用电镀法并根据钴(Co)的含量控制结晶结构，通过退火减少电阻率。
根据本发明的一实施例，钌钴合计纳米线可以通过上述退火形成钌钴完全固溶体(complete solid solution)来减少上述电阻率。
上述完全固溶体可以在上述退火后通过使上述钴向钌矩阵(matrix)内移动来形成。
上述退火可以在400℃至600℃的温度下进行。
可将上述钴的含量决定为1原子百分比至96原子百分比中的一种含量，当上述钴的含量为1原子百分比至48原子百分比时，可将上述结晶结构控制为类非结晶结构(amorphous-like structure)。
根据本发明的一实施例，钌钴合金纳米线在上述钴的含量增加时，晶粒的大小也增加。
可以通过调节上述钴的前体浓度及电流密度(current density)中的至少一项来控制上述钴的含量。
根据本发明的一实施例，钌钴合金纳米线可以在半导体器件的后道工序层所具有的通孔、接触件以及金属配线层中至少一个中适用为阻挡层(barrier)及衬层(liner)中的至少一个。
根据本发明的一实施例，钌纳米线的制备方法可以包括：在利用原子层沉积法在孔隙中沉积纳米管的多孔性模板上利用电镀法形成钌纳米线的步骤；以及对所形成的上述钌纳米线进行退火的步骤，上述退火的步骤可以包括控制所形成的上述钌纳米线的晶粒的大小的步骤。
在上述退火的步骤可以包括：在400℃至600℃的温度下进行上述退火，将上述晶粒的大小在400℃至500℃的温度下控制为以9nm至12nm的结晶生长为基础的大小，或者在600℃以上的温度下控制为以55nm的结晶生长为基础的大小的步骤。
根据本发明的一实施例，钌钴合金纳米线的制备方法可以包括：利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，利用电镀法在上述多孔性模板上形成钌钴合金纳米线的步骤；以及对所形成的上述钌钴合金纳米线进行退火的步骤，上述形成钌钴合金纳米线的步骤可以包括根据钴的含量控制上述钌钴合金纳米线的结晶结构的步骤。
上述对所形成的钌钴合金纳米线进行退火的步骤可以包括通过上述退火形成钌钴完全固溶体来减少电阻率的步骤。
上述形成钌钴合金纳米线的步骤可以包括：将上述钴的含量决定为1原子百分比至96原子百分比中的一种含量，当上述钴的含量为1原子百分比至48原子百分比时，将上述结晶结构控制为类非结晶结构的步骤。
在上述形成钌钴合金纳米线的步骤中,为了同时还原钌和上述钴，可以在施加1.25Ma/cm2至5.00Ma/cm2的电流密度的环境中利用上述电镀法来形成上述钌钴合金纳米线。
上述形成钌钴合金纳米线的步骤可以包括通过调节上述钴的前体浓度及电流密度中的至少一项来控制上述钴的含量的步骤。
发明的效果
本发明可以利用电镀法合成低直径的钌纳米线和钌钴合金纳米线来提供比现有的配线材料具有更低电阻率的材料。
本发明可以提供钌纳米线和钌钴合金纳米线及其制备方法，该纳米线作为用于防止金属配线扩散为低介电常数电介质的阻挡层及金属配件镀层的衬层而起作用，能够以单层在金属配线工序中使用。
附图说明
图1为用于说明本发明一实施例的钌基纳米线的图；
图2为用于说明本发明一实施例的钌基纳米线的制备方法的图；
图3为用于说明本发明一实施例的钌基纳米线的制备及电特性检测的步骤的图；
图4A为用于说明本发明一实施例的涂敷二氧化硅膜的钌纳米线的制备步骤的图；
图4B为用于说明本发明一实施例的涂敷二氧化硅膜的钌纳米线的透射电子显微镜图像的图；
图5A至图5G为用于说明本发明一实施例的钌纳米线的透射电子显微镜图像的图；
图6A为用于说明本发明一实施例的钌纳米线的不同热处理温度的X射线衍射分析的图；
图6B为用于说明本发明一实施例的钌纳米线的根据热处理温度的晶粒大小的变化的图；
图7A及图7B为用于说明本发明一实施例的钌纳米线的电特性变化的图；
图8A至图8F为用于说明本发明一实施例的钌钴合金纳米线的不同组合的透射电子显微镜图像和电子衍射分析图案的图；
图9A至图9D为用于说明本发明一实施例的钌钴合金纳米线的不同组合的X射线衍射分析及根据钴的组合的晶粒大小变化的图；
图10为用于说明本发明一实施例的钌基纳米线的退火前后的电特性变化的图；
图11A至图11C为用于说明本发明一实施例的钌基纳米线的应用例的图。
附图标记的说明
100：钌基纳米线
具体实施方式
以下，参照附图记载本文的多种实施例。
实施例及其使用的术语并不是要以特定的实施方式来限制本文中记载的技术，应该理解的是，还包括相关实施例的多种变更、同等物和/或替代物。
在下述对多种实施例进行说明的过程中，若相关已知的功能或结构的具体说明会给本发明的要旨带来不必要的混淆，则将省略其详细说明。
而且，后述的术语为考虑到多种实施例中的功能而定义的术语，可以根据使用人员、操作人员的意图或惯例等的不同而不同。因此，其定义应以本说明书整体内容为基础来确定。
对于附图的说明，相似的结构要素可以使用相似的附图标记。
除非上下文另有特别定义，否则单数的表达可以包括复数的表达。
在本文中，“A或B”或者“A和/或B中的至少一个”等的表达，可以包括列举的内容中所有可能的组合。
“第一”、“第二”、“首先”、“其次”等表达可以与相关结构要素的顺序或重要程度无关，只是为了将一个结构要素区别于其他结构要素而已，不是要限定相关结构要素。
当提及某(例如，第一)结构要素与其他(例如，第二)结构要素“(功能性或通信性)连接”或“结合”时，可以表示上述某结构要素与其他结构要素直接连接，或者通过其他结构要素(例如，第三结构要素)连接。
在本说明书中，根据情况,“以…方式构成的(或者设置的)(configured to)”可以与例如以硬件性或软件性地“适合于…”、“具有…的能力的”、“以…方式变更的”、“以…方式制造的”、“能够…的”或者“以…方式设计的”互换使用。
在某种情况下，“以…的方式构成的装置”的表达是指该装置可以与其他装置或部件一起“...”。
例如，句子“以执行A、B及C的方式构成(或设置)的处理器”可以指用于执行相关动作的专用处理器(例如，嵌入式处理器)，或者通过执行存储于存储装置中的一个以上的软件程序来执行相关工作的通用处理器(例如，中央处理器(CPU)或应用处理器(applicationprocessor))。
并且，术语“或者”是指兼或“inclusive or”，而不是异或“exclusive or”。
即，除非另有其他说明或者上下文没有明确定义，否则“x为利用a或b的…”的表达是指自然包容性排列(natural inclusive permutations)中的任一项。
以下使用的“…部”、“…器”等术语是指处理一种功能或动作的单位，可以实现为硬件或软件，或者硬件及软件的结合。
图1为用于说明本发明一实施例的钌基纳米线的图。
参照图1，本发明一实施例的钌基纳米线100可以包括钌纳米线及钌钴合金纳米线，利用电镀法形成，能够以非晶体结构及具有相对低的电阻率的方式形成。
作为一例，钌基纳米线100可以起到防止金属配线向低介电常数电介质扩散的阻挡层及金属配件镀层的衬垫的作用，可以用于单层的金属配线工序中。
例如，由于钌基纳米线100比现有的铜的防扩散特性突出，根据其不需要防止扩散的阻挡层，可以将其用作单层来用于金属配线工序中，可以用于利用电镀的半导体金属镶嵌工序中。
根据本发明的一实施例，钌纳米线可以利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，在多孔性模板上利用电镀法还原纳米管内的钌来形成，通过退火来控制晶粒的大小。
例如，纳米管可以通过在孔隙沉积厚度为5nm至30nm的二氧化硅来形成二氧化硅纳米管。
例如，多孔性模板可以包括聚碳酸酯膜及阳极氧化铝膜中的一种。
根据本发明的一实施例，钌纳米线可以在在400℃至600℃的温度下进行退火，可根据退火将晶粒的大小在400℃至500℃的温度下控制为以9nm至12nm的结晶生长为基础的大小或者在600℃以上的温度下控制为以55nm的结晶生长为基础的大小。
根据本发明的一实施例，钌钴合金纳米线可以利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，在多孔性模板上利用电镀法并根据钴的含量控制结晶结构，通过退火减少电阻率。
作为一例，钌钴合金纳米线可以通过退火形成钌钴完全固溶体来减少电阻率。
例如，完全固溶体可以在退火后通过使上述钴向钌矩阵内移动来形成。
根据本发明的一实施例，在钌钴合金纳米线中，可将钴的含量决定为1原子百分比至96原子百分比中的一种含量，当钴的含量为1原子百分比至48原子百分比时，可将结晶结构可以控制为类非结晶结构。
例如，钴的含量增加时，晶粒的大小也可以增加。
其中，钴的含量可以通过调节前体浓度及电流密度中的任一项来控制。
图2为用于说明本发明一实施例的钌基纳米线的制备方法的图。
参照图2，本发明一实施例的钌基纳米线的制备方法中，在步骤201中，利用多孔性模板形成钌纳米线或钌钴合金纳米线。
即，钌基纳米线的制备方法中，可以在利用原子层沉积法在孔隙中沉积纳米管的多孔性模板上利用电镀法来形成相当于钌基纳米线的钌纳米线或钌钴合金纳米线。
钌基纳米线的制备方法中，在步骤202中，对步骤201中形成的纳米线进行退火。
即，钌基纳米线的制备方法中，可以通过在400℃至600400℃的温度下进行退火来控制钌纳米线的晶粒大小或者减少钌钴纳米线的电阻率。
图3为用于说明本发明一实施例的钌基纳米线的制备及电特性检测的步骤的图。
具体地，图3为例示根据本发明的一实施例利用电镀法形成钌纳米线后，检测分析钌纳米线的电特性的步骤。
参照图3，在步骤301及步骤302中，准备多孔性模板，将准备好的多孔性模板放入电镀槽内，多孔性模板可以使用离子照射的聚碳酸酯膜(polycarbonate membrane，PCM)或阳极氧化铝(anodic aluminum oxide，AAO)膜。例如，多孔性模板可以指纳米模具或纳米模板。
在步骤303中，为了能够进行电镀，可以用电子束蒸镀机(e-beam evaporator)在一侧面蒸镀300nm的银(Ag)。例如，可以将蒸镀的银用作电镀的工作电极，而将铂电极板用作对电极。
在电镀槽中使用的以去离子水(deionized water)为基质的溶液可以包含用作前体的氯化钌(ruthenium chloride(RuCl3，0.02M))或者氯化钌·x水合物(RuCl3 altsulfate hydrate(RuCl3·xH2O，0.20M))，用作缓冲剂的硼酸(boric acid，H3BO3，0.40M)，用作添加剂的氯化钾(potassium chloride，KCl，0.50M)或者盐酸(hydrochloric acid，HCl，0.50M)或者高氯酸(perchloric acid，HClO4，0.50M)或者氯化铵(ammoniumchloride，NH4Cl，0.50M)。
例如，以去离子水为基质的溶液还可以包含作为缓冲剂的硼酸以及柠檬酸(citric acid，C6H8O7)和作为添加剂的柠檬酸钠(sodium citrate tribasic dihydrate，C6H7Na3O8)。
在步骤S304中，为了还原单浴状态的钌，可以施加1.25mA/cm2至5.00Ma/cm2的电流密度。
在步骤S305中，可以使用通过粘附性胶带去除工作电极的二氯甲烷溶液(CH2Cl2)选择性去除多孔性模板，然后，通过离心机使用三氯甲烷溶液(CHCl3)及丙酮进行5次以上的洗涤来分离存在于多孔性模板内部的钌基纳米线并形成之。
在步骤S306中，可以利用探针检测分析钌基纳米线的电特性，可以使用包括高分辨透射电子显微镜(high resolution transmission electron microscopy，HR-TEM)和选区电子衍射(selected area electron diffraction，SAED)的电子显微镜来分析。
图4A为用于说明本发明一实施例的涂敷二氧化硅膜的钌纳米线的制备步骤的图。
参照图4A，在步骤S401中，准备径迹蚀刻聚碳酸酯膜(track-etchedpolycarbonate membrane)用作多孔性模板。
在步骤S402中，利用原子层沉积法(atomic layer deposition，ALD)在聚碳酸酯膜的孔隙中沉积厚度为5nm至30nm的二氧化硅来在多孔性模板的孔隙中形成二氧化硅纳米管。
在步骤S403中，为了能够进行电镀，可以用电子束蒸镀机在一侧面蒸镀300nm厚的银。可以将蒸镀的银用作电镀的工作电极，而将铂电极板用作对电极。
在步骤S404中，为了还原单浴状态的钌，可以施加1.25mA/cm2至5.00Ma/cm2的电流密度。
在步骤S405中，可以使用通过粘附性胶带去除工作电极的二氯甲烷溶液选择性去除多孔性模板，然后，通过离心机使用三氯甲烷溶液及丙酮进行5次以上的洗涤来分离存在于多孔性模板内部的钌基纳米线并形成。
例如，通过形成二氧化硅纳米管形成的钌基纳米线以比现有的直径小的孔隙形成，可以形成约10nm级别的纳米线。
图4B为用于说明本发明一实施例的涂敷二氧化硅膜的钌纳米线的透射电子显微镜图像的图。
参照图4B，利用能量色散X射线光谱仪(energy dispersive x-rayspectroscopy)示出二氧化硅纳米管内钌纳米线的生长。
放大钌纳米线的图像400可以确认钌元素分布图像410、氧元素分布图像420以及硅(Si)元素分布图像430。
例如，钌纳米线可以在多孔性模板的孔隙内壁涂敷有二氧化硅膜的状态下利用电镀法来形成。
图5A至图5G为用于说明本发明一实施例的钌纳米线的透射电子显微镜图像的图。
图5A至图5D例示了利用高分辨透射电子显微镜和选区电子衍射分析的不同直径的钌纳米线的形态和微细结构。
并且，图5E及图5G例示了通过合成二氧化硅纳米管而形成比现有的直径小的孔隙后，利用电镀的方式使钌纳米线生长而形成10nm级别的纳米线。
图像500例示了直径为130纳米的钌纳米线，图像510例示了直径为70nm的钌纳米线，图像520例示了直径为60nm的钌纳米线，图像530例示了直径为35nm的钌纳米线，图像540及图像550例示了二氧化硅纳米管内的直径为18nm的钌纳米线。
观察图像540和图像550，二氧化硅纳米管和钌纳米线的总直径可以为76nm。
并且，观察图像560，例示了二氧化硅纳米管内的具有10nm级的直径的钌纳米线。
由此，本发明一实施例的钌纳米线可以通过在多孔性模板的孔隙沉积纳米管形成与半导体设备相似的结构后，在多孔性模板上利用电镀法还原钌来形成瀚宇天悦10nm级的直径的钌纳米线。
即，本发明一实施例的钌纳米线可形成为利用电镀法合成的10nm级的钌纳米线。
图6A为用于说明本发明一实施例的钌纳米线的不同热处理温度的X射线折射分析的图。
更具体地，图6A例示了直径为130nm的纳米线的不同热处理温度的X射线衍射(X-ray diffraction，XRD)分析曲线图。
参照图6A，曲线图600示出不同角度(degree)的强度(intensity)，例示了直径为130nm的钌纳米线不同热处理温度的X射线衍射及微细结构分析结果。
在曲线图600中，退火在6×10-5Torr的真空中进行1小时，虽然在400℃及500℃的温度下晶粒的大小为表现出大的变化，但在600℃以上的温度下，晶粒的大小急剧增大。退火的温度越高，越向小角度移动。
图6B为用于说明本发明一实施例的钌纳米线的根据热处理温度的晶粒大小的变化的图。
具体地，图6B的曲线图610例示了使用谢乐(Scherrer)公式计算的晶粒大小。
参照图6B，曲线图610可以示出晶粒大小(grain size)随着退火温度(annealingtemperature)的变化的变化。
根据本发明一实施例，可将钌纳米线的晶粒大小在400℃至500℃的温度下控制为以9nm至12nm的直径生长为基础的大小或者在600℃以上的温度下控制为以约55nm的结晶生长为基础的大小。
图7A及图7B为用于说明本发明一实施例的钌纳米线的电特性变化的图。
图7A的曲线图700例示了将钌纳米线分散在基板后利用附着有4个纳米探针的聚焦离子束(focused ion beam，FIB)进行检测的结果。例如，基板可以为厚度为300nm的Si/SiO2基板，
并且，为了消除纳米线与纳米探针之间的接触电阻，使用了4个纳米探针，为了将纳米线固定于基板，利用电子束在纳米线的末端沉积形成铂(Pt)。
曲线图700可以示出随输入电压变化的电流的变化，曲线图700内的小曲线图可以示出随电压变化的δ电压的变化。
参照图7B，曲线图710例示了随钌纳米线的直径变化的电阻率的变化。
根据曲线图710可以确认，电阻根据电镀合成条件得到很大改善。
曲线图710示出电镀工序条件1(20mol/L的RuCl3xH2O、400mol/L的HBO3、500mol/L的HCl)、电镀工序条件2(20mol/L的RuCl3xH2O、400mol/L的HBO3、500mol/L的KCl)、电镀工序条件3(20mol/L的RuCl3、400mol/L的HBO3、500mol/L的KCl)的工序条件。
并且，曲线图710可以确认直径越小电阻越增加，根据热处理600℃的曲线图变化可以确认电镀工序条件3在600℃的温度下热处理后，电特性的改善甚微。
图8A至图8F为用于说明本发明一实施例的钌钴合金纳米线的不同组合的透射电子显微镜图像和电子折射分析图案的图。
图8A及图8D的图像800和图像830例示了钴含量为1原子百分比的钌钴合金纳米线，图8B及图8E的图像810和图像840例示了钴含量为48原子百分比的钌钴合金纳米线，图8C及图8F的图像820和图像850例示了钴含量为96原子百分比的钌钴合金纳米线。
更具体地，参照图像800和图像810，钴的含量为1原子百分比、48原子百分比的钌钴合金纳米线显出环形图案。
这说明1原子百分比、48原子百分比的钌钴合金纳米线为具有纳米结晶结构的非结晶形态。
并且，图像830、图像840以及图像820的钌钴合金纳米线各为将图像800、图像810及图像820的钌钴纳米线在450℃的温度下退火3小时的状态。退火后看选区电子衍射分析图案时可以观察到发生了微细结构的变化。
即，当钌钴纳米线中的钴的含量为1原子百分比至48原子百分比时，可将上述结晶结构控制为类非结晶结构(amorphous-like structure)。
图9A至图9D为用于说明本发明一实施例的钌钴合金纳米线的不同组合的X线折射分析及根据钴的组合的晶粒大小变化的图。
更具体地，图9A至图9D例示了不同组合的直径为130nm的钌钴合金纳米线的X射线衍射分析结果。
图9A的曲线图900例示了对电镀后(as-deposited)状态的钌钴合金纳米线进行分析的结果，图9B的曲线图910例示了对在450℃的温度下退火3小时的状态的钌钴纳米线进行分析的结果。
图9C的曲线图920例示了钴含量为1原子百分比的钌钴合金纳米线的电镀后状态和放大进行450℃退火后状态的X射线衍射的结果。
参照曲线图920，电镀后状态的曲线图中同时出现峰值(peak)，这意味着钌和钴在钌钴合金纳米线内相分离(phase segregation)。
然而，观察在半导体的后道工序中使用的温度范围的450℃的温度下进行退火后的钌钴合金纳米线的X射线衍射数据，只出现钌的峰值，可知钴向钌的矩阵内移动形成合金(alloy)。
即，可以通过退火形成钌钴完全固溶体减少钌钴合金纳米线的电阻率。
图9D的曲线图930为示出以曲线图900和曲线图910为基础的根据与钴含量(concentration)相关的不同组合的钌钴合金纳米线的晶粒大小的曲线图。
参照曲线图930，可以确认随着钴含量的增高，晶粒的大小也显出增大的倾向。
即，当钴含量增加时，钌钴合金纳米线的晶粒的大小可以随之增大。
图10为用于说明本发明一实施例的钌基纳米线的退火前后的电特性变化的图。
更具体地，图10例示了对退火前后的直径为130nm的钌钴合金纳米线(Ru-Co NW)及钌纳米线(Ru NW)的电特性变化进行的比较。
参照图10，曲线图1000示出根据直径(diameter)的电阻率的变化。
参照曲线图1000，电镀后状态的钌钴合金纳米线的电阻率具有32.8μΩ·cm至365.9μΩ·cm的值，而在450℃的温度下进行退火后，电阻率很大地降至27.2μΩ·cm至54.1μΩ·cm的值。
并且，在电镀后状态的钌纳米线的直径为130nm的情况下，电阻率具有约22μΩ·cm的值，而在450℃的温度下进行退火后，电阻率减少至约13μΩ·cm的值。
因此，本发明一实施例的钌基纳米线能够采用用于替代现有的双层结构的单层合金化接近法，单层合金化接近法可以通过形成非结晶结构或晶粒填充效应(stuffingeffect)来改善屏障特性，非结晶结构可以通过去除通过晶粒系统的扩散途径来表现出卓越的防扩散特性。
并且，一实施例的钌钴合金纳米线的单层合金材料在减少因多层结构产生的界面电阻(interface resistance)的同时，可以具有比氮化物(TaN，电阻率：160μΩ·cm至400μΩ·cm)更低的电阻率值。
图11A至图11C部分为用于说明本发明一实施例的钌基纳米线的应用例的图。
参照图11A至图11C，图11A部分示出包括后道工序层及前道工序(FEOL，front endof line)层的半导体器件1100，图11B部分示出半导体器件1100的后道工序层所具有的金属配线层1110及通孔1112，图11C部分示出包括金属层1111、衬层1112、阻挡层1113以及电介质层(dielectric)1114的金属配线层1110。
例如，图11B部分示出的设备1130可以为晶体管器件，金属层1111可以包含铜金属。
具体地，本发明一实施例的钌基纳米线可以在半导体器件1100的后道工序层所具有的的金属配线层1110、通孔1120及接触件中的至少一个中适用为阻挡层及衬层中的至少一个。
例如，钌基纳米线可适用为金属配线层1110的金属层1111上形成的衬层1112及阻挡层1113。
本发明一实施例的钌基纳米线可以包括钌纳米线和钌钴合金纳米线。
换句话说，一实施例的钌基纳米线可以替代现有的铜金属配线上形成的Ta衬层及TaN阻挡层，借此可以防止铜金属配线电阻的急剧增加，减少阻挡层/衬层双重层的厚度。
本发明一实施例的钌基纳米线可以替代现有的铜金属配线上形成的Ta衬层及TaN阻挡层，借此可以防止铜金属配线电阻的急剧增加，减少阻挡层/衬层双重层的厚度。
即，本发明一实施例的钌基纳米线可以在半导体器件1100的后道工序层中的金属配线层1110、通孔1120及接触件所具备的的至少一个适用为阻挡层及衬层中的至少一个。
最终，利用本发明可以提供通过利用电镀法而具有非结晶结构和低电阻率的钌基纳米线。
并且，还可以提供钌基纳米线，该钌基纳米线作为用于防止金属配线扩散为低介电常数电介质的阻挡层及金属配件镀层的衬层而起作用，能够以单层在金属配线工序中使用。
虽然上述的实施例以限定的附图进行说明，本领域的普通技术人员可以通过上述记载进行多种修改及变形。例如，所说明的技术可以通过所说明的方法和其他顺序执行，和/或所说明的系统、结构、装置、电路等结构要素可以通过所说明的方法和其他形态结合或组合，或者通过其他结构要素或同等物替代或替换，也可以达成适当的结果。
因此，其他实施方式、其他实施例及与发明要求保护范围同等的都属于前述的发明要求保护范围内。

Claims (22)

1.一种钌纳米线，其特征在于，利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，在上述多孔性模板上利用电镀法还原上述纳米管内的钌来形成，通过退火来控制晶粒的大小。
2.根据权利要求1所述的钌纳米线，其特征在于，上述纳米管为在上述孔隙沉积厚度为5nm至30nm的二氧化硅形成的二氧化硅纳米管。
3.根据权利要求1所述的钌纳米线，其特征在于，上述多孔性模板包括聚碳酸酯膜及阳极氧化铝膜中的一种。
4.根据权利要求1所述的钌纳米线，其特征在于，上述退火在400℃至600℃的温度下进行。
5.根据权利要求4所述的钌纳米线，其特征在于，将上述晶粒的大小在400℃至500℃的温度下控制为以9nm至12nm的结晶生长为基础的大小或者在600℃以上的温度下控制为以55nm的结晶生长为基础的大小。
6.一种钌纳米线，其特征在于，利用原子层沉积法在多孔性模板的孔隙中沉积纳米管来形成与半导体设备类似的结构后，在上述多孔性模板上利用电镀法还原上述纳米管内的钌来形成具有10nm级的直径的钌纳米线。
7.根据权利要求6所述的钌纳米线，其特征在于，通过能够替代半导体器件的后道工序层所具有的通孔、接触件以及金属配线层中的金属配线层或所具有包括通孔、接触件、金属配线层在内的所有层的电镀法合成。
8.一种钌钴合金纳米线，其特征在于，利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，在上述多孔性模板上利用电镀法并根据钴的含量控制结晶结构，通过退火减少电阻率。
9.根据权利要求8所述的钌钴合金纳米线，其特征在于，通过上述退火形成钌钴完全固溶体来减少上述电阻率。
10.根据权利要求9所述的钌钴合金纳米线，其特征在于，上述完全固溶体在上述退火后通过使上述钴向钌矩阵内移动来形成。
11.根据权利要求8所述的钌钴合金纳米线，其特征在于，上述退火在400℃至600℃的温度下进行。
12.根据权利要求8所述的钌钴合金纳米线，其特征在于，
将上述钴的含量决定为1原子百分比至96原子百分比中的一种含量，
当上述钴的含量为1原子百分比至48原子百分比时，将上述结晶结构控制为类非结晶结构。
13.根据权利要求12所述的钌钴合金纳米线，其特征在于，当上述钴的含量增加时，晶粒的大小增加。
14.根据权利要求8所述的钌钴合金纳米线，其特征在于，通过调节上述钴的前体浓度及电流密度中的至少一项来控制上述钴的含量。
15.根据权利要求8所述的钌钴合金纳米线，其特征在于，在半导体器件的后道工序层所具有的通孔、接触件以及金属配线层中至少一个中适用为阻挡层及衬层中的至少一个。
16.一种钌纳米线的制备方法，其特征在于，
包括：
在利用原子层沉积法在孔隙中沉积纳米管的多孔性模板上利用电镀法形成钌纳米线的步骤；以及
对所形成的上述钌纳米线进行退火的步骤，
上述退火的步骤包括控制所形成的上述钌纳米线的晶粒的大小的步骤。
17.根据权利要求16所述的钌纳米线的制备方法，其特征在于，上述退火的步骤包括：在400℃至600℃的温度下进行上述退火，将上述晶粒的大小在400℃至500℃的温度下控制为以9nm至12nm的结晶生长为基础的大小并在600℃以上的温度下控制为以55nm的结晶生长为基础的大小的步骤。
18.一种钌钴合金纳米线的制备方法，其特征在于，
包括：
利用原子层沉积法在多孔性模板的孔隙中沉积纳米管后，在上述多孔性模板上利用电镀法形成钌钴合金纳米线的步骤；以及
对所形成的上述钌钴合金纳米线进行退火的步骤，
上述形成钌钴合金纳米线的步骤包括根据钴的含量控制上述钌钴合金纳米线的结晶结构的步骤。
19.根据权利要求18所述的钌钴合金纳米线的制备方法，其特征在于，上述对所形成的钌钴合金纳米线进行退火的步骤包括通过上述退火形成钌钴完全固溶体来减少电阻率的步骤。
20.根据权利要求18所述的钌钴合金纳米线的制备方法，其特征在于，上述形成钌钴合金纳米线的步骤包括：将上述钴的含量决定为1原子百分比至96原子百分比中的一种含量，当上述钴的含量为1原子百分比至48原子百分比时，将上述结晶结构控制为类非结晶结构的步骤。
21.根据权利要求18所述的钌钴合金纳米线的制备方法，其特征在于，在上述形成钌钴合金纳米线的步骤中,为了同时还原钌和上述钴，在施加1.25Ma/cm2至5.00Ma/cm2的电流密度的环境中利用上述电镀法来形成上述钌钴合金纳米线。
22.根据权利要求18所述的钌钴合金纳米线的制备方法，其特征在于，上述形成钌钴合金纳米线的步骤包括通过调节上述钴的前体浓度及电流密度中的至少一项来控制上述钴的含量的步骤。
CN202011374848.2A 2020-06-30 2020-11-30 钌基纳米线及其制备方法 Active CN113862637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0080216 2020-06-30
KR1020200080216A KR102370705B1 (ko) 2020-06-30 2020-06-30 루테늄계 나노선 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN113862637A true CN113862637A (zh) 2021-12-31
CN113862637B CN113862637B (zh) 2024-04-16

Family

ID=73646162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011374848.2A Active CN113862637B (zh) 2020-06-30 2020-11-30 钌基纳米线及其制备方法

Country Status (4)

Country Link
US (1) US11618962B2 (zh)
EP (1) EP3933071A1 (zh)
KR (1) KR102370705B1 (zh)
CN (1) CN113862637B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060251874A1 (en) * 2005-05-04 2006-11-09 3M Innovative Properties Company Microporous article having metallic nanoparticle coating
CN1903427A (zh) * 2005-07-28 2007-01-31 中国科学院大连化学物理研究所 一种金属钌纳米线的制备方法
US20080096345A1 (en) * 2006-10-12 2008-04-24 Fengyan Zhang Nanoelectrochemical cell
CN101692463A (zh) * 2009-09-24 2010-04-07 复旦大学 一种混合纳米晶存储器的电容结构及其制备方法
US20130084210A1 (en) * 2011-09-30 2013-04-04 The Research Foundation Of State University Of New York Surfactantless metallic nanostructures and method for synthesizing same
US20140329089A1 (en) * 2011-11-15 2014-11-06 The Regents Of The University Of California Templated synthesis of metal nanorods in silica nanotubes
KR20160108784A (ko) * 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법
CN106159284A (zh) * 2015-04-17 2016-11-23 中国科学院上海高等研究院 一种有序纳米结构膜电极及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786869B1 (ko) * 2006-06-29 2007-12-20 삼성에스디아이 주식회사 연료 전지용 캐소드 촉매, 이를 포함하는 연료 전지용막-전극 어셈블리 및 연료 전지 시스템
JP5294231B2 (ja) * 2007-03-26 2013-09-18 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタの製造方法
KR100973522B1 (ko) * 2007-08-06 2010-08-02 포항공과대학교 산학협력단 양극 산화 알루미늄과 원자층 증착 공정을 이용한 루테늄 나노 구조물의 제조방법
KR101031019B1 (ko) * 2009-03-10 2011-04-25 삼성전기주식회사 전이금속산화물 코팅층을 가지는 금속 전극의 제조 방법 및그에 의해 제조된 금속 전극
KR20120077952A (ko) 2010-12-31 2012-07-10 연세대학교 산학협력단 루테늄 캡핑 실리사이드 나노와이어 제조방법
CN107438793A (zh) * 2015-03-09 2017-12-05 金泰克斯公司 具有塑料衬底的电化学装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060251874A1 (en) * 2005-05-04 2006-11-09 3M Innovative Properties Company Microporous article having metallic nanoparticle coating
CN1903427A (zh) * 2005-07-28 2007-01-31 中国科学院大连化学物理研究所 一种金属钌纳米线的制备方法
US20080096345A1 (en) * 2006-10-12 2008-04-24 Fengyan Zhang Nanoelectrochemical cell
CN101692463A (zh) * 2009-09-24 2010-04-07 复旦大学 一种混合纳米晶存储器的电容结构及其制备方法
US20130084210A1 (en) * 2011-09-30 2013-04-04 The Research Foundation Of State University Of New York Surfactantless metallic nanostructures and method for synthesizing same
US20140329089A1 (en) * 2011-11-15 2014-11-06 The Regents Of The University Of California Templated synthesis of metal nanorods in silica nanotubes
KR20160108784A (ko) * 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법
CN106159284A (zh) * 2015-04-17 2016-11-23 中国科学院上海高等研究院 一种有序纳米结构膜电极及其制备方法

Also Published As

Publication number Publication date
US11618962B2 (en) 2023-04-04
KR20220001818A (ko) 2022-01-06
CN113862637B (zh) 2024-04-16
EP3933071A1 (en) 2022-01-05
KR102370705B1 (ko) 2022-03-04
US20210404080A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
Shacham-Diamand et al. 30 years of electroless plating for semiconductor and polymer micro-systems
Wang et al. Solid‐state dewetting for fabrication of metallic nanoparticles and influences of nanostructured substrates and dealloying
JP2004067413A (ja) 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
Hu et al. Coating strategies for atomic layer deposition
JP5920808B2 (ja) 配線パターンの形成方法
Liu et al. Preferential outward diffusion of Cu during unconventional galvanic replacement reactions between HAuCl4 and surface-limited Cu nanocrystals
Tsai et al. The growth morphology and crystallinity of electroless NiP deposition on silicon
Herre et al. Rapid fabrication and interface structure of highly faceted epitaxial Ni-Au solid solution nanoparticles on sapphire
Xiang et al. Revisiting behaviour of monometallic catalysts in chemical vapour deposition synthesis of single-walled carbon nanotubes
Scudiero et al. Characterization of a controlled electroless deposition of copper thin film on germanium and silicon surfaces
CN113862637A (zh) 钌基纳米线及其制备方法
Goh et al. Direct formation of gold nanoparticles on substrates using a novel ZnO sacrificial templated-growth hydrothermal approach and their properties in organic memory device
Chiodi et al. Nanostructured TiO x film on Si substrate: room temperature formation of TiSi x nanoclusters
KR102370279B1 (ko) 코발트-텅스텐 합금 및 그의 제조 방법
US20190217382A1 (en) Methods for synthesizing silver nanowires
EP2572241A1 (en) Synthesis of nanopeapods by galvanic displacement of segmented nanowires
JP2005126323A (ja) 触媒担持基板、それを用いたカーボンナノチューブの成長方法及びカーボンナノチューブを用いたトランジスタ
JP4133655B2 (ja) ナノカーボン材料の製造方法、及び配線構造の製造方法
Wongpiya et al. Structural and electrical characterization of CoTiN metal gates
Ducati et al. Ruthenium-coated ruthenium oxide nanorods
Fujiki et al. Scanning tunneling microscopy of Dy@ C 82 and Dy@ C 60 adsorbed on Si (111)−(7× 7) surfaces
Kante et al. Structure and atoms mixing in electrodeposited Sn (Au) nanoaggregates
Saida et al. Electroless Plating of Ru Using Hydrazine Hydrate as a Reducing Agent
JP2008218615A (ja) 集積回路の修正配線形成方法
Feng et al. Unleashing the Power of 2D MoS2: In Situ TEM Study of Its Potential as Diffusion Barriers in Ru Interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant