CN113850047B - 一种用于印刷电路板的仿真系统及方法 - Google Patents
一种用于印刷电路板的仿真系统及方法 Download PDFInfo
- Publication number
- CN113850047B CN113850047B CN202111206630.0A CN202111206630A CN113850047B CN 113850047 B CN113850047 B CN 113850047B CN 202111206630 A CN202111206630 A CN 202111206630A CN 113850047 B CN113850047 B CN 113850047B
- Authority
- CN
- China
- Prior art keywords
- slave
- simulation
- module
- sub
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000005457 optimization Methods 0.000 claims abstract description 63
- 238000004891 communication Methods 0.000 claims abstract description 13
- 238000013433 optimization analysis Methods 0.000 claims description 13
- 238000007405 data analysis Methods 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 8
- 238000012795 verification Methods 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 7
- 238000009472 formulation Methods 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 abstract description 4
- 230000003993 interaction Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种用于印刷电路板的仿真系统及方法，仿真系统包括：上位机，所述上位机配置为接收并传递初始数据；与所述上位机通信连接的第一从机；分别与所述上位机、所述第一从机通信连接的第二从机；分别与所述上位机、所述第一从机通信连接第三从机；其中，所述第二从机配置为接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真。通过本发明的方案，实现了自动化IR DROP仿真及PCB调优，对仿真、优化方案制定、优化方案导入、方案验证等过程进行了有效整合，提高验证的效率，验证的充分性，以及优化方案的可靠性。
Description
技术领域
本发明涉及计算机应用技术领域，尤其涉及一种用于印刷电路板的仿真系统及方法。
背景技术
随着信息产业的高速发展，人们对服务器的需求与日俱增，供电系统作为服务器运行的能量供给中枢，其设计的可靠性和稳定性对服务器产品的整体性能至关重要。
IR DROP仿真是PI(Power Integrity，电源完整性)仿真中的一种，在某些约束条件下，对待仿真的PCB进行仿真，得到“VRM(供电端)-DISCRETES(路径上的分离器件)-SINK(用电端)”的电流通路上的压降水平，进而评估用电端的电压水平是否满足用电端元器件的设计需求。
若不满足，通常基于IR DROP仿真对PCB(Printed Circuit Board，印刷电路板)进行优化，具体过程为：设计人员先根据当前PCB设计，进行初版仿真，再根据仿真报告分析可能的调优方案，然后使用Allegro软件将优化方案导入Layout中，最后使用最新的Layout重新仿真，以验证该方案是否可达成预期的优化效果。现有技术方案有如下缺点：手动仿真需在软件中完成大量的仿真前准备工作(设置初始参数，设置VRM/SINK/DISCRETE等)，人工操作效率低；由于优化时变更Layout，仿真验证时需在软件中将其当成一个全新的Layout来处理，即每验证一次优化方案，均需要再完成一次仿真前准备工作，进一步降低效率；由于验证的繁琐性，实际操作中，可验证的优化方案数量较少，有几率因验证不充分而错失最优的优化方案。
发明内容
有鉴于此，本发明提出了一种用于印刷电路板的仿真系统及方法，通过上位机与第一从机、第二从机和第三从机的交互、以及第一从机与第二从机，第一从机与第三从机之间的相互交互，实现了自动化IR DROP仿真及PCB调优，对仿真、优化方案制定、优化方案导入、方案验证等过程进行了有效整合，提高验证的效率，验证的充分性，以及优化方案的可靠性。
基于上述目的，本发明实施例的一方面提供了一种用于印刷电路板的仿真系统，仿真系统具体包括：
上位机，所述上位机配置为接收并传递初始数据；
与所述上位机通信连接的第一从机；
分别与所述上位机、所述第一从机通信连接的第二从机；
分别与所述上位机、所述第一从机通信连接第三从机；
其中，所述第二从机配置为接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真。
在一些实施方式中，所述第一从机包括设定参数子模块和判定参数子模块；
所述第二从机还配置为将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，并在赋值完成后发送赋值完成命令给所述上位机；
所述上位机还配置为接收所述赋值完成命令，控制所述第一从机将所述设定参数子模块和所述判定参数子模块的数据传递给所述第三从机，并将所述初始数据中的待仿真的PCB文件发送给所述第三从机以使所述第三从机进行IR DROP仿真。
在一些实施方式中，所述第二从机包括数据解析子模块，所述数据解析子模块配置为解析初始数据中的仿真参数、原始仿真数据及避让和约束规则。
在一些实施方式中，将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，包括：
将所述仿真参数赋值给所述设定子模块，并且将所述原始仿真数据，以及约束和避让规则赋值给所述判定子模块。
在一些实施方式中，所述第三从机包括仿真子模块，所述仿真子模块配置为基于所述解析后的初始数据和所述待仿真的PCB文件进行IR DROP仿真并生成仿真结果，并将所述仿真结果返回给所述上位机。
在一些实施方式中，所述第二从机还配置为接收所述仿真结果，并将所述仿真结果通过所述第一从机传递到所述第三从机进行PCB调优。
在一些实施方式中，所述第二从机还包括数据对比子模块；
所述数据解析子模块还配置为接收所述仿真结果；
所述数据对比子模块配置为从所述数据解析子模块中读取仿真结果，基于所述仿真结果和所述初始数据中的原始仿真数据以及电流密度确定瓶颈位置的坐标。
在一些实施方式中，所述第二从机还包括优化分析子模块，所述优化分析子模块读取瓶颈位置坐标以及所述约束和避让规则，以生成优化方案，并将优化方案传递给所述上位机。
在一些实施方式中，所述第一从机还包括优化参数子模块，所述优化分析子模块还配置为将所述优化方案中的关键数据赋值给所述优化参数子模块；
所述优化参数子模块配置为将所述关键数据传递给所述第三从机；
所述第三从机还包括调优子模块，所述调优子模块配置为基于所述关键数据对PCB仿真文件进行修改以生成PCB调优文件，并将所述PCB调优文件发送给所述仿真子模块进行仿真。
本发明实施例的另一方面，还提供了一种用于印刷电路板的仿真方法，基于如上所述的仿真系统，执行以下步骤：
通过上位机为接收初始数据，并将初始数据传递给第二从机；
第二从机接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真。
本发明具有以下有益技术效果：通过上位机与第一从机、第二从机和第三从机的交互、以及第一从机与第二从机，第一从机与第三从机之间的相互交互，实现了自动化IRDROP仿真及PCB调优，对仿真、优化方案制定、优化方案导入、方案验证等过程进行了有效整合，提高验证的效率，验证的充分性，以及优化方案的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的用于印刷电路板的仿真系统的一实施例的结构示意图；
图2为仿真系统中第一从机的一实施例的结构示意图；
图3为仿真系统中第二从机的一实施例的结构示意图；
图4为仿真系统中第三从机的一实施例的结构示意图；
图5为本发明提供的用于印刷电路板的仿真方法的一实施例的框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种用于印刷电路板的仿真系统的实施例。仿真系统具体包括：
上位机，所述上位机配置为接收并传递初始数据；
与所述上位机通信连接的第一从机；
分别与所述上位机、所述第一从机通信连接的第二从机；
分别与所述上位机、所述第一从机通信连接第三从机；
其中，所述第二从机配置为接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真。
具体的，结合如图1所示的仿真系统对本实施例进行说明。
如图1所示的仿真系统具体包括：上位机100、分别与上位机100连接的从机110(图1中还示出为从机1，即第一从机)、从机120(图1中还示出为从机2，即第二从机)、从机130(图1中还示出为从机3，即第三从机)，从机120、从机130还同时与从机110连接。以数据交换区、数据处理区和执行区作为划分原则对从机110、从机120、从机130的功能进行划分，从机110作为数据IO模块、从机120作为数据处理模块、从机130作为仿真/PCB优化模块。上位机100与从机110、从机120与从机130之间通过USB线交互，交互逻辑如下：上位机100与从机110由通路①双向交互，上位机100与从机120由通路②双向交互，上位机100与从机130由通路③双向交互，从机110与从机120由通路④双向交互，从机110向从机130由通路⑤双向交互。
通过上位机与从机110、从机120和从机130的交互、以及从机110与从机120，从机110与从机130之间的相互交互，实现了自动化IR Drop仿真，提高了仿真的效率。
在一些实施方式中，所述第一从机包括设定参数子模块和判定参数子模块；
所述第二从机还配置为将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，并在赋值完成后发送赋值完成命令给所述上位机；
所述上位机配置为接收所述赋值完成命令，控制所述第一从机将所述设定参数子模块和所述判定参数子模块的数据传递给所述第三从机，并将所述初始数据中的待仿真的PCB文件发送给所述第三从机以使所述第三从机进行IR DROP仿真。
在一些实施方式中，所述第二从机包括数据解析子模块，所述数据解析子模块配置为解析初始数据中的仿真参数、原始仿真数据及避让和约束规则。
在一些实施方式中，将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，包括：
将所述仿真参数赋值给所述设定子模块，并且将所述原始仿真数据，以及约束和避让规则赋值给所述判定子模块。
在一些实施方式中，所述第三从机包括仿真子模块，所述仿真子模块配置为基于所述解析后的初始数据和所述待仿真的PCB文件进行IR DROP仿真并生成仿真结果，并将所述仿真结果返回给所述上位机。
在一些实施方式中，所述第二从机还配置为接收所述仿真结果，并将所述仿真结果通过所述第一从机传递到所述第三从机进行PCB调优。
在一些实施方式中，所述第二从机还包括数据对比子模块；
所述数据解析子模块还配置为接收所述仿真结果；
所述数据对比子模块配置为从所述数据解析子模块中读取仿真结果，基于所述仿真结果和所述初始数据中的原始仿真数据以及电流密度确定瓶颈位置的坐标。
在一些实施方式中，所述第二从机还包括优化分析子模块，所述优化分析子模块读取瓶颈位置坐标以及所述约束和避让规则，以生成优化方案，并将优化方案传递给所述上位机。
在一些实施方式中，所述第一从机还包括优化参数子模块，所述优化分析子模块还配置为将所述优化方案中的关键数据赋值给所述优化参数子模块；
所述优化参数子模块配置为将所述关键数据传递给所述第三从机；
所述第三从机还包括调优子模块，所述调优子模块配置为基于所述关键数据对PCB仿真文件进行修改以生成PCB调优文件，并将所述PCB调优文件发送给所述仿真子模块进行仿真。
下面通过具体的实施例，对本发明的多个实施方式进行具体的说明。
如图2所示，为本发明提供的第一从机的结构示意图。
第一从机包括设定参数子模块、判定参数子模块和优化参数子模块，初次仿真时，上位机将初始数据发送给第二从机并控制第二从机将初始数据赋值给第一从机的设定参数子模块和判定参数子模块，同时上位机控制第一从机和第三从机完成初始参数的设定，并且上位机将待仿真的PCB文件发送给第三从机使第三从机执行仿真。
PCB优化时，上位机接收到第三从机的仿真结果后，将仿真结果发送到第二从机，第二从机分析仿真结果制定优化方案，并将优化方案中的关键数据赋值第一从机的优化参数子模块。上位机控制第一从机将优化参数传递到第三从机，使第三从机进行PCB优化。
如图3所示，为本发明提供的第二从机的结构示意图。
第二从机包括数据解析子模块，数据对比子模块和优化分析子模块。
数据解析子模块主要用来分析初始参数、原始仿真数据、仿真结果以及避让和约束规则；数据对比子模块读取数据解析子模块中的仿真结果以及避让和约束规则，将仿真结果与原始仿真数据，电流密度SPEC进行对比，确定瓶颈位置的坐标；优化分析子模块读取数据解析子模块中的瓶颈位置坐标及数据解析模块中的避让和约束规则，制定过孔或电源平面的优化方案，并将优化方案传递给上位机和第一从机。
进一步的，优化分析子模块还用于记录LOG信息，并将LOG信息返回至上位机。
如图4所示，为本发明提供的第三从机的结构示意图。
第三从机包括IR DROP仿真子模块和PCB调优子模块，本实施例中使用的IR Drop仿真软件为Power DC，PCB调优软件为Cadence Allegro。
IR DROP仿真子模块受上位机控制，通过SPD LINKS软件将BRD文件(即PCB文件)转化为可仿真的SPD文件，同时，上位机协同第一从机，将设定参数子模块中的数据传递至IRDROP仿真子模块，用以在POWER DC软件中完成仿真前设置，进而执行仿真。
PCB调优子模块受上位机控制，在CADENCE ALLEGRO软件中对BRD瓶颈坐标的过孔或电源平面进行修改，同时，上位机协同第一从机，将优化参数模块中的数据传递至PCB调优子模块，最终完成PCB的调优。
结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
基于上述的第一从机、第二从机和第三从机，结合上位机对IR DROP仿真和调优的具体过程进行说明。
上位机作为整个系统的中枢，负责整个仿真系统的控制工作，同时，上位机作为人机交互窗口，接收并处理使用者输入的指令，导入并传递初始参数，制作并呈现优化建议报告。仿真系统运行的整体逻辑如下：“初始设定”-“首次仿真”-“筛选瓶颈点”-“制定优化方案”-“导入方案及仿真验证”-“优化全部瓶颈点”-“报告输出”，同时全程“记录log日志信息”
1)“初始设定”：使用者在交互界面(上位机)启动仿真系统，输入初始文件或数据，初始文件或数据包括“待仿真PCB初始BRD”、“Power Budget”、“输入电感及Power Plane”，“避让规则和约束条件”、“CRB仿真数据”、“SPEC”、“Stackup/E-constrains设定”等；
2)“首次仿真”：上位机将初始文件或数据发送到第二从机，第二从机解析初始文件或数据并将解析后的文件或数据赋值到第一从机的设定参数子模块和判定参数子模块，设定参数子模块根据“Stackup/E-constrains设定”设定仿真默认参数，根据“PowerBudget”和“电感及Power Plane”，设定VRM/SINK/DISCRETES，其中VRM和SINK选择软件中的“手动设定”模式，判定参数子模块根据电感和Power Plane的交叉关系，判定需要被设置为VRM/SINK的Power Plane，根据“Power Budget”中的电流信息，在已判定的Power Plane上以每个点1A的标准均匀打点，进而最大程度模拟手动操作时的VRM/SINK设定，并将上述设定的数据发送到IR DROP仿真子模块进行仿真；
3)“筛选瓶颈点”：数据对比子模块根据步骤(1)中输入的电流密度SPEC，从仿真结果中筛选电流密度大于SPEC的瓶颈点的坐标；
4)“制定优化方案”：优化分析子模块根据步骤(1)中输入的“避让和约束规则”对第一个瓶颈点评估优化方案，具体有增加过孔、修改过孔位置和修改电源平面三种方向，避让和约束规则主要用于评估进行上述三种优化方案时，对周围及其他层中过孔、平面及高速线的影响，原则上在对其均不产生影响或产生的影响仍满足约束及避让规则的限制区域内评估优化可行性，同时，增加过孔为通孔，不考虑盲孔情况；
5)“导入方案及仿真验证”：优化分析子模块将优化方案中的瓶颈点坐标赋值给优化参数子模块，并通过优化参数子模块发送给PCB调优子模块，PCB调优子模块根据优化方案中的坐标，使用Cadence Allegro在BRD中导入增加过孔、修改过孔位置或修改电源平面方案，保存后使用SPD Links将BRD文件转化为仿真所需的SPD文件，启动仿真软件PowerDC，仿真设定参考步骤(2)。进一步的，可根据瓶颈点及VRM/SINK/DISCRETE位置对生成的SPD进行适当裁剪，以提高仿真速度，保存后启动仿真；
6)“优化全部瓶颈点”：系统以步骤(3)的方式评估步骤(5)中的结果，若瓶颈消失，则认为方案可行，进而开始下一个瓶颈点的评估，若瓶颈仍然存在，则就该瓶颈位置评估第二种优化方案，重复步骤(4)-(6)，直到获得可消除瓶颈的优化方案；重复上述步骤，依次完成全部瓶颈点的优化方案评估及验证；
7)“报告输出”：系统将优化后的仿真数据及LOG文件借由第一从机返回至上位机，上位机根据模板，生成并输出最终的优化建议报告。
本发明的实施例通过上位机与第一从机、第二从机和第三从机的交互、以及第一从机与第二从机，第一从机与第三从机之间的相互交互，实现了自动化IR Drop仿真及PCB调优，对仿真、优化方案制定、优化方案导入、方案验证等过程进行了有效整合，提高验证的效率，验证的充分性，以及优化方案的可靠性。
在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
基于上述目的，本发明实施例的第二个方面，还提供了一种用于印刷电路板的仿真方法，基于如上所述的仿真系统，执行以下步骤：
步骤S101、通过上位机为接收初始数据，并将初始数据传递给第二从机；
步骤S103、第二从机接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真。
本发明实施例还可以包括相应的计算机设备。计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述方法。
其中，存储器作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。处理器通过运行存储在存储器中的非易失性软件程序、指令以及模块，从而执行装置的各种功能应用以及数据处理。
存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据装置的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (9)
1.一种用于印刷电路板的仿真系统，其特征在于，包括：
上位机，所述上位机配置为接收并传递初始数据；
与所述上位机通信连接的第一从机；
分别与所述上位机、所述第一从机通信连接的第二从机；
分别与所述上位机、所述第一从机通信连接第三从机；
其中，所述第二从机配置为接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真；
所述第一从机包括设定参数子模块和判定参数子模块；
所述第二从机还配置为将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，并在赋值完成后发送赋值完成命令给所述上位机；并且
所述上位机还配置为接收所述赋值完成命令，控制所述第一从机将所述设定参数子模块和所述判定参数子模块的数据传递给所述第三从机，并将所述初始数据中的待仿真的PCB文件发送给所述第三从机以使所述第三从机进行IR DROP仿真。
2.根据权利要求1所述的仿真系统，其特征在于，所述第二从机包括数据解析子模块，所述数据解析子模块配置为解析初始数据中的仿真参数、原始仿真数据及避让和约束规则。
3.根据权利要求2所述的仿真系统，其特征在于，将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，包括：
将所述仿真参数赋值给所述设定参数子模块，并且将所述原始仿真数据，以及约束和避让规则赋值给所述判定参数子模块。
4.根据权利要求2所述的仿真系统，其特征在于，所述第三从机包括仿真子模块，所述仿真子模块配置为基于所述解析后的初始数据和所述待仿真的PCB文件进行IR DROP仿真并生成仿真结果，并将所述仿真结果返回给所述上位机。
5.根据权利要求4所述的仿真系统，其特征在于，所述第二从机还配置为接收所述仿真结果，并将所述仿真结果通过所述第一从机传递到所述第三从机进行PCB 调优。
6.根据权利要求5所述的仿真系统，其特征在于，所述第二从机还包括数据对比子模块；
所述数据解析子模块还配置为接收所述仿真结果；
所述数据对比子模块配置为从所述数据解析子模块中读取仿真结果，基于所述仿真结果和所述初始数据中的原始仿真数据以及电流密度确定瓶颈位置的坐标。
7.根据权利要求6所述的仿真系统，其特征在于，所述第二从机还包括优化分析子模块，所述优化分析子模块读取瓶颈位置坐标以及所述约束和避让规则，以生成优化方案，并将优化方案传递给所述上位机。
8.根据权利要求7所述的仿真系统，其特征在于，所述第一从机还包括优化参数子模块，所述优化分析子模块还配置为将所述优化方案中的关键数据赋值给所述优化参数子模块；
所述优化参数子模块配置为将所述关键数据传递给所述第三从机；
所述第三从机还包括调优子模块，所述调优子模块配置为基于所述关键数据对PCB仿真文件进行修改以生成PCB调优文件，并将所述PCB调优文件发送给所述仿真子模块进行仿真。
9.一种用于印刷电路板的仿真方法，其特征在于，基于如权利要求1-8任一项权利要求所述的仿真系统，执行以下步骤：
通过上位机为接收初始数据，并将初始数据传递给第二从机；
第二从机接收并解析所述初始数据，并将解析后的初始数据通过所述第一从机传递到所述第三从机进行IR DROP仿真；
其中，所述第一从机包括设定参数子模块和判定参数子模块；
所述第二从机还配置为将所述解析后的初始数据分别对应赋值给所述设定参数子模块和所述判定参数子模块，并在赋值完成后发送赋值完成命令给所述上位机；并且
所述上位机还配置为接收所述赋值完成命令，控制所述第一从机将所述设定参数子模块和所述判定参数子模块的数据传递给所述第三从机，并将所述初始数据中的待仿真的PCB文件发送给所述第三从机以使所述第三从机进行IR DROP仿真。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111206630.0A CN113850047B (zh) | 2021-10-17 | 2021-10-17 | 一种用于印刷电路板的仿真系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111206630.0A CN113850047B (zh) | 2021-10-17 | 2021-10-17 | 一种用于印刷电路板的仿真系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113850047A CN113850047A (zh) | 2021-12-28 |
| CN113850047B true CN113850047B (zh) | 2024-01-16 |
Family
ID=78978663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111206630.0A Active CN113850047B (zh) | 2021-10-17 | 2021-10-17 | 一种用于印刷电路板的仿真系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113850047B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115087193A (zh) * | 2022-06-30 | 2022-09-20 | 苏州浪潮智能科技有限公司 | 一种印制电路板、印制电路板供电系统、仿真方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026641A (ko) * | 1997-09-25 | 1999-04-15 | 서평원 | 상위 콘트롤러에서 수신된 데이타에 의한 피엘디의 자체 프로그램방법 |
| JP2011163897A (ja) * | 2010-02-09 | 2011-08-25 | Renesas Electronics Corp | テストパタン生成装置、テストパタン生成方法、及びプログラム |
| CN103472385A (zh) * | 2013-09-29 | 2013-12-25 | 哈尔滨工业大学 | 一种带故障注入功能的通用型电路故障仿真系统 |
-
2021
- 2021-10-17 CN CN202111206630.0A patent/CN113850047B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026641A (ko) * | 1997-09-25 | 1999-04-15 | 서평원 | 상위 콘트롤러에서 수신된 데이타에 의한 피엘디의 자체 프로그램방법 |
| JP2011163897A (ja) * | 2010-02-09 | 2011-08-25 | Renesas Electronics Corp | テストパタン生成装置、テストパタン生成方法、及びプログラム |
| CN103472385A (zh) * | 2013-09-29 | 2013-12-25 | 哈尔滨工业大学 | 一种带故障注入功能的通用型电路故障仿真系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113850047A (zh) | 2021-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110598235B (zh) | 芯片设计中修复时序违例的方法及系统 | |
| CN113850047B (zh) | 一种用于印刷电路板的仿真系统及方法 | |
| US20050198611A1 (en) | Method and apparatus for decomposing and verifying configurable hardware | |
| JP2004171576A (ja) | 高速チップ管理システム | |
| JP2009517764A (ja) | 階層的ｓｏｃ設計でマージするタイミング規制 | |
| CN109656801B (zh) | 一种基于路径自适应技术的业务流测试用例自动生成系统 | |
| CN111726255A (zh) | 针对网络变更的处理方法和装置 | |
| US6609230B1 (en) | Method for design verification using modular templates of test benches | |
| WO2022033079A1 (zh) | 一种皮基站配置方法、装置、存储介质和电子装置 | |
| CN112860587B (zh) | Ui自动测试方法和装置 | |
| KR102411291B1 (ko) | 스마트공장 데이터 품질평가 방법 | |
| US8510692B2 (en) | Verification system and method using constrained random test parameter selection | |
| US10922459B2 (en) | Methods for converting circuits in circuit simulation programs | |
| CN114138597B (zh) | 一种操作系统性能调优装置、方法、设备及存储介质 | |
| CN108984991B (zh) | 一种用于低功耗设计的可重用仿真验证方法 | |
| US9235673B2 (en) | Apparatus for and a method of making a hierarchical integrated circuit design of an integrated circuit design, a computer program product and a non-transitory tangible computer readable storage medium | |
| CN114385649A (zh) | 一种联锁逻辑规则配置文件的自动更新系统及方法 | |
| Van Amstel et al. | Using a DSL and fine-grained model transformations to explore the boundaries of model verification | |
| KR102601979B1 (ko) | 소프트웨어 프로그램을 검증하는 방법 및 장치 | |
| US9104826B2 (en) | Monitoring coverage for static modelling of an electronic device | |
| CN111343785A (zh) | 电路板的背钻钻孔设定方法 | |
| CN116737165A (zh) | 编译预测模型的生成方法、编译方法 | |
| Ringert et al. | Model-based specification of component behavior with controlled underspecification | |
| CN115687152A (zh) | 测试用例的生成方法和装置、电子设备、存储介质 | |
| CN117371156A (zh) | 机台建模方法、装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |