CN113849353A - 具有实时故障检测功能的端口控制器 - Google Patents

具有实时故障检测功能的端口控制器 Download PDF

Info

Publication number
CN113849353A
CN113849353A CN202110626877.1A CN202110626877A CN113849353A CN 113849353 A CN113849353 A CN 113849353A CN 202110626877 A CN202110626877 A CN 202110626877A CN 113849353 A CN113849353 A CN 113849353A
Authority
CN
China
Prior art keywords
voltage
transistor
current terminal
terminal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110626877.1A
Other languages
English (en)
Other versions
CN113849353B (zh
Inventor
迈克尔·谢尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN113849353A publication Critical patent/CN113849353A/zh
Application granted granted Critical
Publication of CN113849353B publication Critical patent/CN113849353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种端口控制器电路，通过在电源开关的接通状态期间调节电源开关的控制电压，来实现对电源通路短路故障的监视和检测。当电源开关的控制电压被调节到超出允许范围的电压水平时，表示出现故障。端口控制器电路实现实时监控，在启用电源通路时，可以检测到电源通路中的短路，并且可以使用故障条件禁用多端口系统中的其他端口控制器电路。在一个实施例中，端口控制器电路包括形成电源通路的一对背靠背晶体管，并且实时故障检测方案被应用于独立地控制每个晶体管，以便确定任一晶体管是否具有故障状况。

Description

具有实时故障检测功能的端口控制器
技术领域
本发明涉及一种多端口系统中的短路检测和保护，尤其涉及一种多端口系统中的实时故障检测和报告。
背景技术
笔记本电脑等电子系统，通常包括一个或多个串行端口，例如通用串行总线(USB)端口，用于串行数据通信以及与外部设备的电力传输。在一些示例中，可充电便携式设备需要一个外部电源为其电池充电，USB端口由于可用的总线电源而成为一种方便的充电方式。随着USB–C标准和USB电源传输(USB–PD)标准的推出，使用USB端口的电源传输得到了进一步普及。USB–PD标准是处理更高功率的规范，允许一系列设备通过USB连接快速充电。USB–PD标准通过促进两个设备之间的通讯来协调电力契约，这样它们就可以确定从充电器中可以提取多少电量。电源传输从5V设置开始，最高可配置为20V。USB–PD标准可使用标准USB-C电缆提供高达60W的电源。USB电源传输的另一个特点是它允许电源双向流动，不需要根据电路或连接设置方向。
例如掌上计算机、掌上扩展底座、串行集线器、充电器或适配器等设备，都含有一个或多个支持电源传输的端口。这些端口有时称为电源传输充电端口。在并行多端口系统中，每个端口都与一个端口控制器相连，以便在端口提供电源控制和保护功能。电力输送端口控制器在端口处连接电力供应器和电力消耗器，并且使得设备之间能够通讯以建立电力契约。端口控制器的实现通常包括故障检测和保护，以确保一个端口的故障不会对另一个端口或连接的设备造成灾难性损坏。
发明内容
本发明涉及一种端口控制器电路，配置控制第一端子和第二端子之间的电源通路上的功率传输，该控制器电路包括：
第一和第二晶体管串联在第一端子和第二端子之间，第一晶体管的控制端子接收第一栅极电压，第二晶体管的控制端子接收第二栅极电压；
第一栅极电压调制器电路，配置产生所述的第一栅极电压，在第一晶体管的第一电流端子和第二电流端子之间保持预定电压差；
第一比较器电路，配置比较作为第一晶体管的控制端子和第一电流端子之间的电压的第一电压与第一比较器电压，并根据第一电压低于第一比较器电压时，生效第一比较器输出信号；
第二栅极电压调制器电路，配置产生所述的第二栅极电压，在第二晶体管的第一电流端子和第二电流端子之间保持预定电压差；
第二比较器电路，配置比较作为第二晶体管的控制端子和第一电流端子之间的电压的第二电压与第一比较器电压，并根据第二电压低于第一比较器电压时，生效第二比较器输出信号。
其中生效相应的第一或第二比较器电路的第一或第二比较器输出信号，以指示相应的第一或第二晶体管处的故障状况。
其中第一比较器电压的电压值小于第一和第二晶体管的阈值电压。
其中第一比较器电路具有一个负输入端子耦合到第一晶体管的栅极端子、一个正输入端子通过提供第一比较器电压的电压源耦合到第一晶体管的第一电流端子，以及一个输出端子提供第一比较器输出信号；第二比较器电路具有一个负输入端子耦合到第二晶体管的栅极端子、一个正输入端子通过提供第一比较器电压的电压源耦合到第二晶体管的第一电流端子和一个输出端子提供第二比较器输出信号。
其中第一晶体管的第一电流端子连接到第一端子，第二晶体管的第一电流端子连接到第二端子，第一晶体管的第二电流端子连接到第二晶体管的第二电流端子。
其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
一个第一放大器电路，配置接收在第一晶体管的第二电流端子处的电压和在第一晶体管的第一电流端子处的电压迭加第一调制电压，所述第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
一个第二放大器电路，配置接收在所述第二晶体管的第一电流端子处的电压和在所述第二晶体管的第二电流端子处迭加所述第一调制电压的电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第二晶体管的第一电流端子和第二电流端子之间保持预定的电压差。
其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
一个第一放大器电路，配置接收在第一晶体管的第二电流端子处的电压和在第一晶体管的第一电流端子处的电压迭加第一调制电压，所述的第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的所述第一电流端子和所述第二电流端子之间的预定电压差；以及
一个第二放大器电路，配置接收在所述第二晶体管的所述第一电流端子处的电压和在所述第一晶体管的所述第一电流端子处的电压迭加第二调制电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第一晶体管的第一电流端子和所述第二晶体管的第一电流端子之间保持预定电压差的两倍。
其中第一晶体管的第二电流端子连接到第一端子，第二晶体管的第二电流端子连接到第二端子，第一晶体管的第一电流端子连接到第二晶体管的第一电流端子。
其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
一个第一放大器电路，配置接收在第一晶体管的第一电流端子处的电压和在第一晶体管的第二电流端子处的电压迭加第一调制电压，所述的第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
一个第二放大器电路，配置接收在第二晶体管的第二电流端子处的电压和在第二晶体管的第一电流端子处的电压迭加所述第一调制电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第二晶体管的第一电流端子和第二电流端子之间保持预定电压差。
其中第一比较器电压是第一和第二晶体管阈值电压的50-90％。
其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
配置一个第一放大器电路，用于接收在第一晶体管的第一电流端子处的电压和在第一晶体管的第二电流端子处的电压迭加第一调制电压，所述的第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
配置一个第二放大器电路，用于接收在所述第二晶体管的所述第二电流端子处的电压和在所述第一晶体管的所述第二电流端子处的电压迭加第二调制电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第一晶体管的第二电流端子和所述第二晶体管的第二电流端子之间保持预定电压差的两倍。
其中第一比较器电压是第一和第二晶体管阈值电压的50-90％，第二调制电压是第一调制电压的两倍。
本发明还涉及一种配置端口控制器电路的方法，用于控制第一端子和第二端子之间的功率传输，该方法包括：
通过串联的第一和第二晶体管，将功率从第一端子传输到第二端子；
调制第一栅极电压，耦合驱动第一晶体管，在第一晶体管的第一电流端子和第二电流端子之间保持预定电压差；
比较作为第一晶体管的控制端子和第一电流端子上的电压的第一电压(Vgs1)与第一比较器电压；
根据第一电压低于第一比较器电压时，生效第一比较器输出信号；
调制第二栅极电压，耦合驱动第二晶体管，在第二晶体管的第一电流端子和第二电流端子之间保持预定电压差；
比较作为第二晶体管的控制端子和第一电流端子上的电压的第二电压(Vgs2)与第一比较器电压；以及
根据二电压低于第一比较器电压时，生效第二比较器输出信号。
其中生效相应的第一或第二比较器电路的第一或第二比较器输出信号，以指示相应的第一或第二晶体管处的故障状况。
其中第一晶体管的第一电流端子连接到第一端子，第二晶体管的第一电流端子连接到第二端子，第一晶体管的第二电流端子连接到第二晶体管的第二电流端子，以及调节第一和第二栅极电压，包括：
根据第一晶体管的第二电流端子处的电压和第一晶体管的第一电流端子处的电压迭加第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
根据第二晶体管的第一电流端子处的电压和第二晶体管的第二电流端子处的电压迭加第一调节电压，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以保持所述第二晶体管的第一电流端子和第二电流端子之间的预定电压差。
其中第一晶体管的第一电流端子连接到第一端子，第二晶体管的第一电流端子连接到第二端子，第一晶体管的第二电流端子连接到第二晶体管的第二电流端子，以及调制第一和第二栅极电压包括：
根据第一晶体管的第二电流端子处的电压和第一晶体管的第一电流端子处的电压迭加第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
根据第二晶体管的第一电流端子处的电压和第二晶体管的第二电流端子处的电压迭加第二调节电压时，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以在所述第一晶体管的第一电流端子和所述第二晶体管的第一电流端子之间保持预定电压差的两倍。
其中第一晶体管的第二电流端子连接到第一端子，第二晶体管的第二电流端子连接到第二端子，第一晶体管的第一电流端子连接到第二晶体管的第一电流端子，以及调制第一和第二栅极电压包括：
根据第一晶体管的第二电流端子处的电压和第一晶体管的第一电流端子处的电压迭加了第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
根据第二晶体管的第二电流端子处的电压和第二晶体管的第一电流端子处的电压迭加了第一调节电压时，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以保持在所述第二晶体管的第一电流端子和第二电流端子之间的预定电压差。
其中第一晶体管的第二电流端子连接到第一端子，第二晶体管的第二电流端子连接到第二端子，第一晶体管的第一电流端子连接到第二晶体管的第一电流端子，以及调制第一和第二栅极电压包括：
根据第一晶体管的第一电流端子处的电压和第一晶体管的第二电流端子处的电压迭加了第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的所述第一电流端子和所述第二电流端子之间的预定电压差；以及
根据第二晶体管的第二电流端子处的电压和第二晶体管的第二电流端子处的电压迭加第二调节电压，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以在所述第一晶体管的第二电流端子和所述第二晶体管的第二电流端子之间保持预定电压差的两倍。
附图说明
以下的详细说明及附图提出了本发明的各个实施例。
图1表示在本发明的一些示例中，一种含有连接到各自串行端口上的端口控制器的多端口系统。
图2表示在一些示例中，一种配置在多端口系统中的传统的故障检测体系。
图3表示在本发明的实施例中，一种多端口系统中的故障保护体系。
图4表示在本发明的实施例中，一种多端口系统中配置了实时故障检测体系的多端口系统的示意图。
图5表示在一些示例中，一种MOSFET电源开关的电流-电压特性。
图6表示在本发明的实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。
图7表示在本发明的第一个可选实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。
图8表示在本发明的第二个可选实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。
图9表示在本发明的第三个可选实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。
图10表示在本发明的实施例中，一种表示比较器电压电路的电路图。
图11表示在本发明的可选实施例中，一种表示比较器电压电路的电路图。
具体实施方式
根据本发明的实施例，一种端口控制器通过在功率开关的接通状态期间调节到电源通路功率开关的控制电压，以实现对电源通路故障的实时监视和检测。当电源开关的控制电压调节到超出允许范围的电压水平时，会指示故障状态。在多端口应用中，端口控制器可用于检测单点故障，例如端口控制器电源通路上的短路，以便从一个端口加载电源，而不会损坏其他端口。端口控制器实现实时监控，可以检测到电源通路中的短路，并且可以使用故障条件禁用多端口系统中的其他端口控制器，从而保护其他端口。在一个实施例中，端口控制器包括形成电源通路的一对背靠背晶体管，并且应用实时故障检测方案，来独立地控制每个晶体管，以确定任一晶体管是否具有故障状况。
在本说明书中，电源通路故障的实时监视和检测是指当电源通路被激活或启用，并且电源通路电源开关被导通或启用时，端口控制器的电源通路中的故障检测。这与传统的故障检测方案不同，在传统的故障检测方案中，仅当电源通路被禁用时才可能进行故障检测。本发明的实时故障检测方案在端口控制器中实现，以便在启用或激活电源通路时，能够检测故障状况，从而实现对大范围故障状况的检测。
图1表示在本发明的一些示例中，包括连接到各个串行端口的端口控制器的一种多端口系统。参见图1，多端口系统10包括一对端口控制器12，其耦合以控制各个串行端口13，端口13包括端口1和端口2。确切地说，端口控制器1耦合到串行端口1，而端口控制器2耦合到串行端口2。端口控制器12的电源通路，连接到内部系统总线VSYS 18和端口电源总线VBUS 17。在本说明书中，端口13被配置为用于双向功率流。因此，每个端口13可以连接到电源供应器(一个电源或供电源)或用电设备(一个电源接收器或负载)。多端口系统10可以在接收器配置中配置，其中端口13面向端口接收器或消耗由外部设备提供的VBUS电源的上游。也就是说，电源向用于驱动耦合到内部系统总线VSYS 18的内部系统的VBUS电源总线上的串行端口13供电。多端口系统10还可以在源配置中配置，其中端口13面向为外部设备提供电源的端口。也就是说，内部系统是电源，例如充电器，它向VBUS电源总线上的串行端口13供电，VBUS电源总线用于驱动耦合到串行端口13的外部设备。
每个端口控制器12包括形成用于控制两个输入/输出节点17、18之间的功率传输的电源通路的一对阻塞功率开关Q1和Q2。每个端口控制器12还包括驱动功率开关Q1和Q2的控制电路14，并且还提供控制、故障检测和保护功能。在本示例中，功率开关Q1和Q2被构造为背对背场效应晶体管(FET)。通过在每个端口控制器12中使用阻塞电源开关Q1和Q2，每个端口与另一个端口隔离，并且没有电流从一个端口传递到另一个端口。如上所述，根据多端口系统10的接收器或源极配置，节点17和18中的每一个可以是输入节点或输出节点。在本发明的实施例中，节点17和18可以互换地用作输入节点或输出节点。
作为解释说明，假设多端口系统10处于接收器配置中，当外部设备连接到端口13(例如端口1)时，该设备在VBUS1上提供5V电压。然后，如果设备能够以更高的电压(例如20V)提供电源，则设备可以通过端口控制器1协商更高的电压。在协商握手之后，端口控制器1确定设备可以处理更高的电压，并使VBUS1增加到20V。内部系统总线VSYS 18依次也被驱动到20V。在另一个示例中，当另一个外部设备连接到端口13(如端口2)时，该设备在VBUS2上提供5V电压。设备通过端口控制器2协商它只能提供5V电压。在这种情况下，协商握手后，端口2保持5V供电。
端口控制器12被配置成检测故障状况，例如短路、过电流或过电压，并生效故障信号。在一些实施例中，故障信号是一个开路漏极信号FLTB。每个端口控制器12还接收禁用信号DISB。在一些实施例中，所有端口控制器12的故障信号和禁用信号一起连接到故障信号总线。当端口控制器12中的一个控制器生效故障信号时，生效的故障信号下拉到故障信号总线上，而故障信号总线又生效连接到故障信号总线的禁用信号。所有端口控制器的禁用信号DISB将被生效，并且每个端口控制器12中的控制电路14将断开电源开关，并禁用每个端口控制器中的电源通路。通过这种方式，在包括多个并行端口的多端口系统10中，一个端口控制器的故障信号FLTB被生效为禁用所有端口控制器。
在图1所示的并行多端口电力传输系统中，端口控制器12被配置成检测各种故障条件，例如短路、过流或过电压，并生效故障信号。在图1所示的双端口系统示例中，沿电源通路有六种可能的短路组合。例如，节点A(VBUS1)可能对节点B短路，表示端口控制器1的电源开关Q1处出现故障。节点A可能对节点C(VSYS)短路，表示端口控制器1处两个背靠背电源交换机的源极端子之间短路。节点B(在电源开关Q1和Q2之间)可能对节点C短路，表明端口控制器1的电源开关Q2出现故障。节点E(VBUS2)可能对节点D短路，表示端口控制器2的电源开关Q1出现故障。节点E可对节点C(VSYS)短路，表示端口控制器2处的两个背靠背电源交换机的源端子之间短路。节点D(在电源开关Q1和Q2之间)可能对节点C短路，表明端口控制器2的电源开关Q2出现故障。
为了确保对多端口系统10的充分保护，端口控制器12应当能够检测任何节点A到E之间沿着电源通路的全部或大部分短路状况。传统的故障检测方法往往只能检测出故障状态的一个子集。此外，传统的故障检测方案通常只能在端口被禁用时检测故障，而不能在端口被启用时检测故障。
图2表示在一些示例中，在多端口系统中实现的传统故障检测方案。参见图2，多端口系统20包括耦合到相应端口1和端口2的端口控制器1和2。在一些示例中，串行端口13是C型端口或USB–C端口。在端口控制器22处实现过电压保护(OVP)方案。例如，端口控制器2传感节点E处的电压是否超过最大允许电压，例如通过将节点E处的电压与5V轨道过电压阈值进行比较。如果端口控制器2检测到过电压情况，端口控制器2会确认故障信号并使端口控制器1禁用电源通路。
在一个示例中，当端口1启用而端口2禁用时，内部系统总线18为20V。端口2被禁用，因此节点E应保持在5V。在节点E被焊桥短路或被破坏事件损坏的故障场景中，端口控制器2检测到节点E处的过电压状况，并确认故障信号，该故障信号向端口控制器1发出故障警报，端口控制器1相应地断开电源通路。在这种故障情况下，在过压保护启动之前，由于节点E对节点C短路，节点E可能暂时处于高电压。因此，连接到端口2的设备可能会瞬时遇到高电压(20V)。如果连接到端口2的低电压设备无法处理高电压(20V)，或者当系统需要保证低电压端口(5V)不会遇到高电压(20V)时，额外的过电压保护开关25串联在端口控制器(例如端口控制器2)和端口连接器之间。当端口2被禁用时，过压保护开关25断开，以确保连接到端口2的设备不会遇到过电压。在图2中，只有端口2配有过压保护开关25。如果端口1和端口2都配置为可交换地处理5V和20V轨道，那么两个端口都需要过压保护开关25与端口连接器和端口控制器串联。过压保护开关25增加了系统成本。
传统的故障检测解决方案是不可取的，因为现有的解决方案只能检测故障条件的子集，并且故障检测高度依赖于端口阻抗。此外，以前的解决方案通常仅在端口被禁用或未被使用时，才启用故障检测。如果某个端口已启用，并且某个设备已插入连接器，以及端口控制器的电源开关短路，则端口控制器无法检测故障状况，并向主机系统发出警报。因此，当端口被启用时，不能提供故障保护。如图3所示，在先前的一个解决方案中，使用了一组额外的电源交换机或端口控制器电路。
图3表示在一些示例中，一个多端口系统中的故障保护方案。参见图3，为了在端口启用时提供端口保护，在端口连接器和原始端口控制器之间串联了一组额外的电源交换机。图3所示的故障保护方案是不可取的，因为它将双端口系统的电源开关总数从4个增加到8个，这意味着系统成本的显著增加。另外，两组电源开关串联会给5V设备带来太大的电压降。
在本发明的实施例中，端口控制器实现实时故障检测方案，其中每个端口控制器实时监视自己的端口，或在端口启用时，执行自诊断和故障检测。本发明的实时故障检测方案能够检测端口控制器电源通路内的任何短路，并且能够保护不符合(或低压)下游端口，而无需与电源通路的额外电源开关串联。
图4表示在本发明的实施例中，实现实时故障检测方案的多端口系统的示意图。参见图4，多端口系统50包括耦合到各个串行端口13的端口控制器52。多端口系统50的构造方式与图1的多端口系统10的方式类似，并添加控制电压调节电路，以实现实时故障检测方案。为了简化讨论，图1和图3所示的类似元素以相同的参考号给出。
在本实施例中，多端口系统50包括一对端口控制器52，耦合该对端口控制器52，以控制各个串行端口13，串行端口13包括端口1和端口2。确切地说，端口控制器1耦合到串行端口1，而端口控制器2耦合到串行端口2。在一些实施例中，串行端口13是C类型端口或USB–C类型端口。每个端口控制器52的电源通路连接到内部系统总线VSYS 18和端口电源总线VBUS 17。在本说明书中，端口13被配置为用于双向功率流。因此，每个端口13可以连接到电源供应器(一个电源或供电源)或用电设备(一个电源接收器或负载)。多端口系统50可以在接收器配置或源极配置中配置，其中端口13耦合到电源供应器或电源消耗器上。
在本说明中，如图所示，多端口系统50包括两个端口，每个端口耦合到各自的端口控制器上。在其他实施例中，多端口系统可以包括两个或多个端口，每个端口耦合到各自的端口控制器。多端口系统50中使用两个端口仅用于解释说明，并不作为限制。
每个端口控制器52都包括形成用于控制两个输入/输出节点17、18之间的功率传输的电源通路的一对阻塞功率开关Q1和Q2。每个端口控制器52还包括驱动功率开关Q1和Q2的控制电路54，并且也提供控制、故障检测和保护功能。在本示例中，功率开关Q1和Q2被构造为背对背场效应晶体管(FET)。通过在每个端口控制器52中使用阻塞电源开关Q1和Q2，每个端口与另一个端口隔离，并且没有电流从一个端口传递到另一个端口。更具体地说，电源开关Q1的源极端子连接到端口电源总线VBUS 17，电源开关Q2的源极端子连接到内部系统总线VSYS 18。电源开关Q1和Q2的漏极端子连接在一起。电源开关Q1和Q2的栅极端子由控制电路54控制。控制电路54接通电源开关Q1和Q2，以启用电源通路，并且断开电源开关Q1和Q2，以禁用电源通路。
配置端口控制器52，用于检测故障状况，例如短路、过电流或过电压，并生效故障信号FLTB。在本说明书中，故障信号FLTB是在晶体管Q3处产生的开路漏极信号。端口控制器52的控制电路54在检测到故障状况时，向晶体管Q3确认控制信号，以便导通晶体管。晶体管Q3拉下故障信号FLTB，以指示检测到的故障状况。开路漏极晶体管Q3电阻连接到提供给定电压(例如5V)的电源16。所有端口控制器52的故障信号FLTB一起连接到电阻连接到电源16的故障信号总线15。每个端口控制器52还包括连接到故障信号总线15的禁用信号DISB。因此，当端口控制器52中的一个生效故障信号，并在故障信号总线15上下拉时，将生效所有端口控制器的禁用信号DISB(低电平有效)，并且每个端口控制器52中的控制电路54将断开电源开关，并禁用每个端口控制器中的电源通路。
在本发明的实施例中，每个端口控制器52包括控制电压调节电路56，以调节功率开关Q1和Q2的控制电压。控制电压调节电路56也运行，以便监视施加到每个电源开关Q1或Q2的控制电压，检测故障状况。控制电压调节电路56确定到电源开关的控制电压在允许范围之外，并且产生故障检测信号Fault，该故障检测信号Fault可用于控制晶体管Q3，以产生故障信号FLTB。更具体地说，控制电压调节电路56独立地调节功率开关Q1和功率开关Q2的控制电压，以便在晶体管的源极和漏极端子之间保持给定的调制电压。如果控制电压调节电路56必须将到电源开关的控制电压调节到低于阈值的值，则电路56确定电源开关处存在故障状况，并且可以生效故障检测信号。通过这种方式，端口控制器可以确定是一个电源开关短路还是两个电源开关短路。此外，故障检测可以实时实现，即当电源通路被启用，电源开关被导通时。传统的故障检测解决方案仅在禁用或不使用电源通路时启用检测。本发明的端口控制器能够在电源通路被启用，并且相关联的串行端口被耦合到或插入到设备时，检测故障事件。
在一个示例中，如果电源开关短路，则电压调节电路56将降低至电源开关的控制电压至0V，以尝试将漏极-源极电压增加至目标调节值。当电源开关的控制电压降低到给定水平时，电压调节电路56确定电源开关处发生了故障。通过此方式，端口控制器52实时确定电源开关短路，并生成故障检测信号。
在传统的端口控制器中，控制电路导通或断开电源通路的电源开关。在本发明的实施例中，电源开关Q1和Q2被调节为几乎不接通。因此，即使在空载情况下，也会调节电源开关的控制电压，以保持电源开关处于饱和状态。电源开关控制电压的调节如图5的电压-电流图所示。图5表示在一些示例中MOSFET电源开关的电流-电压特性。参见图5，栅极-源极电压VGS(曲线40)和漏极-源极电压VDS(曲线45)相对于输出电流IOUT的电流-电压(IV)特性。栅极到源极电压VGS几乎是恒定的，直到FET的IR损耗大于规定的漏极到源极电压VDS。这时，电源开关的栅极到源极电压VGS将充分增强，最大限度地减少重负载时的任何功率损耗。
在本发明的实施例中，在实时故障检测方案下，电源控制器保持电源开关始终处于导通状态。功率开关作为场效应晶体管(FET)实现，将在两个区域工作：饱和以及三极管区域。在运行过程中，如果晶体管源极的漏极短路，控制电压调节电路将尝试增加漏极至源极阻抗，直到晶体管断开，表示异常状态。
图6表示在本发明的实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。控制电压调节电路可以适应公共源极或公共漏极配置。图6所示的实施例说明了公共漏极配置。参见图6，端口控制器60包括在端子62和66之间串联连接的一对电源开关Q1和Q2，以形成电源通路。端子62和66中的每一个都可以是输入端子或输出端子。也就是说，电源通路的输入和输出端子是可互换的，以促进两个端子之间的双向功率传输。
在本发明的实施例中，功率开关被构造为含有栅极端子67作为控制端子的MOSFET器件。栅极端子接收栅极电压，在本说明书中也称为控制电压。MOSFET器件的漏极和源极端子可以互换。在本实施例中，电源开关处于公共漏极配置中。因此，电源开关Q1和Q2的漏极端子连接到节点64。电源开关Q1的电源端子连接到端子62，而电源开关Q2的电源端子连接到端子66上。
端口控制器60包括控制电压调节电路，用于独立地控制每个电源开关的控制电压(或栅极电压)，以调节通过用于公共漏极配置的电源开关的源极到漏极端子(以及用于公共源极配置的漏极到源极端子)的电压。在本实施例中，控制电压调节电路被描述为包括用于调节第一功率开关的栅极电压的第一栅极电压调制器电路，和用于调节第二功率开关的栅极电压的第二栅极电压调制器电路。第一和第二栅极电压调制器电路以类似的方式构造，以便产生栅极电压，驱动相应的功率开关，从而在功率开关的源极-漏极端子上保持所需的电压。
在电源开关Q1处，第一栅极电压调节电路包括产生控制电压的放大器72，以便驱动电源开关Q1的控制端子67。放大器72测量电源开关Q1上的源极至漏极电压。也就是说，放大器的第一端子71耦合到源极端子62上，放大器的第二端子耦合到漏极端子64上。确切地说，放大器的第一端子71通过提供第一调制电压VREG1的电源，耦合到源极端子62上。换句话说，源极电压迭加第一调制电压VREG1，然后提供给放大器72的第一端子71。放大器72生成栅极电压，以驱动电源开关Q1的控制端子，以便使源极至漏极电压(VDS)穿过源极-漏极端子62、64保持在等于第一调制电压VREG1的电压值。
当放大器72调节到电源开关Q1的控制电压时，比较器74监视电源开关Q1的栅极到源极电压(VGS1)。确切地说，比较器74具有耦合到电源开关Q1的栅极端子67的负输入端子，以及耦合到比较器电压电路61生成的比较器电压VCOMP的正输入端子73。在一些实施例中，比较器电压电路61生成具有小于电源开关Q1的阈值电压VT的电压值的比较器电压。在本实施例中，比较器电压VCOMP参考电源开关Q1的源极端子62处的电压。在一些实施例中，电源开关Q1的阈值电压VT可以是0.7V，并且比较器电压VCOMP可以被选择为大约0.4V到0.5V。在其它实施例中，比较器电压VCOMP被选择为电源开关Q1的阈值电压VT的50％到90％。比较器74根据栅极电压变得小于比较器电压VCOMP时，产生故障检测信号Fault。通过这样的配置，比较器74将电源开关Q1的栅极到源极电压(VGS1)与电压值小于晶体管阈值电压的比较器电压VCOMP进行比较。
在运行过程中，根据电源开关Q1的栅极到源极电压(VGS1)大于比较器电压，即大于电源开关的阈值电压VT时，比较器74解除故障检测信号Fault。根据电源开关Q1的栅极到源极电压(VGS1)变得小于比较器电压，即小于电源开关的阈值电压VT时，比较器74生效故障检测信号Fault。
在电源开关Q2处，第二栅极电压调制器电路包括放大器76和比较器78，比较器78的配置方式与用于电源开关Q1的第一栅极电压调制器电路的配置方式类似。在公共漏极配置中，放大器76接收由第二调制电压VREG2迭加的漏极电压(节点64)，并且还接收电源开关Q2的源极电压(节点66)。比较器78将电源开关Q2的栅极到源极电压VGS2，与比较器电压电路63产生的比较器电压VCOMP进行比较。比较器电压VCOMP的电压值小于电源开关Q2的阈值电压VT。例如，比较器电压被选择为电源开关Q2的阈值电压VT的50％到90％。在本实施例中，功率开关Q1和Q2使用相同的MOSFET器件类型构造，并且具有相同的阈值电压。用于比较器74和比较器78的比较器电压VCOMP具有相同的电压值。
在运行过程中，根据电源开关Q2的栅极到源极电压(VGS2)大于比较器电压，即大于电源开关的阈值电压VT时，比较器78解除故障检测信号Fault。响应于电源开关Q2的栅极到源极电压(VGS2)变得小于比较器电压，即小于电源开关的阈值电压VT时，比较器78生效故障检测信号Fault。
如此配置，将电源开关的栅极到源极电压与比较器电压进行比较，比较器电压小于电源开关的导通电压，每个栅极电压调制器电路都可以在电源开关导通时发出信号，即使栅极到源极电压低于开启电压，并且生效故障检测信号，以指示电源开关受损。
端口控制器60中的控制电压调节电路实现了与传统故障检测解决方案相比的许多优点。首先，通过独立地主动调节电源通路中的每个功率开关，允许实时检测电源通路可能具有故障状况。其次，通过保持每个背对背的FET器件漏极到源极电压的稳定，FET的阻抗可以变化，从而允许系统知道是否存在以短路形式与端口控制器平行的电源通路。第三，故障检测方案允许检测所有可能的短路配置，甚至可以检测电源通路中是否存在多个短路。
在图6所示的实施例中，第一和第二栅极电压调制器电路将各个电源开关Q1和Q2的源极到漏极电压保持在各自的调制电压。在一些示例中，电源开关Q1和Q2的源极到漏极电压分别保持在35mV。第一和第二栅极电压调制器电路的配置将电源开关Q1和电源开关Q2的源极到漏极电压分别保持在35mV。在其它实施例中，第一和第二栅极电压调制器电路可被配置成在电源通路中的两个电源开关之间保持一个电源开关在35mV源极到漏极电压，而另一个电源开关在70mV源极到源极电压。
图7表示在本发明的第一个可选实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。图7所示的实施例说明了一种公共漏极配置。参见图7，端口控制器80中的控制电压调制器电路包括一个第一栅极电压调制器电路，其配置方式与图6所示的第一栅极电压调制器电路的配置方式相同。所述的控制电压调制器电路包括第二栅极电压调制器电路，所述的第二栅极电压调制器电路被配置成调节跨越电源开关Q1和Q2的源极对源极电压。换言之，第二栅极电压调制器电路被配置成调节节点62和节点66之间、两个电源开关的源极端子之间的电压。
因此，放大器76接收由第二调制电压VREG2迭加的电源开关Q1(节点62)的源极电压，并且还接收电源开关Q2(节点106)的漏极电压。在本实施例中，第二调制电压VREG2是第一调制电压VREG1的两倍，因为放大器76正在调节两个晶体管之间的源极到漏极电压。在一个示例中，第一调制电压VREG1是35mV，第二调制电压VREG2是70mV。
在上述实施例中，功率开关Q1和Q2被配置为公共漏极配置，其中功率开关的漏极端子在节点64处连接在一起。在本发明的可选实施例中，可以在公共电源配置中配置电源开关，而电源开关的电源端子连接在一起。
图8表示在本发明的第二个可选实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。图8所示的实施例说明了一种公共源配置。参见图8，端口控制器100中的控制电压调制器电路包括一个第一栅极电压调制器电路，其配置方式与图6所示的第一和第二栅极电压调制器电路的配置方式类似。在公共源极配置中，电源开关Q1和Q2的源极端子在节点104处连接在一起。电源开关Q1的漏极端子连接到端子102，电源开关Q2的漏极端子连接到端子106。
在公共源极配置中，第一栅极电压调制器电路根据电源开关Q1的漏极到源极电压，来调节电源开关Q1的栅极电压。确切地说，放大器112接收由调制电压VREG1迭加的漏极电压(节点102)，并且还接收源极电压(节点104)。放大器112产生栅极电压，以便将功率开关Q1的漏极到源极电压保持在调制电压值。第一栅极电压调制器电路使用比较器114监视电源开关Q1的栅极到源极电压VGS1。比较器114具有耦合以接收由比较器电压电路101产生的比较器电压VCOMP的正输入端子。比较器114具有耦合以在电源开关Q1的栅极端子处接收栅极电压(节点107)的负输入端子。通过这种方式，比较器114将栅极到源极电压VGS1与比较器电压VCOMP进行比较。在一个实施例中，比较器电压VCOMP小于电源开关Q1的阈值电压VT。在其它实施例中，比较器电压VCOMP被选择为电源开关Q1的阈值电压VT的50％到90％。
第二栅极电压调制器电路根据电源开关Q2的漏极到源极电压，来调节电源开关Q2的栅极电压。第二栅极电压调制器电路包括放大器116和比较器118，比较器118的配置方式与用于功率开关Q1的第一栅极电压调制器电路的配置方式类似。在公共源极配置中，放大器116接收由第二调制电压VREG2迭加的源电压(节点104)，并且还接收功率开关Q2的漏极电压(节点106)。比较器118监视电源开关Q2的栅极到源极电压。比较器118将电源开关Q2的栅极到源极电压VGS2与比较器电压电路103产生的比较器电压VCOMP进行比较。也就是说，比较器118在负输入端子108上接收电源开关Q2的栅极电压(节点108)，并且也在正输入端子119上接收比较器电压。
比较器电压具有小于电源开关Q2的阈值电压VT的电压值。在本实施例中，用于比较器114和比较器118的比较器电压具有相同的电压值。在一个实施例中，比较器电压小于形成功率开关Q1和Q2的MOSFET器件的阈值电压。在其它实施例中，比较器电压VCOMP被选择为电源开关Q2的阈值电压VT的50％到90％。
在图8所示的实施例中，第一和第二栅极电压调制器电路将各个电源开关Q1和Q2的漏极到源极电压保持在各自的调制电压(例如35mV)。在其它实施例中，第一和第二栅极电压调制器电路可被配置成将一个电源开关保持在35mV漏极到源极电压，并将另一个电源开关保持在穿过电源通路中的两个电源开关的70mV漏极到漏极电压。
图9表示在本发明的第三个可选实施例中，耦合以驱动端口控制器中的一对背靠背电源开关的控制电压调节电路的示意图，用于实现实时故障检测方案。图9所示的实施例说明了一种公共源配置。参见图9，端口控制器120中的控制电压调制器电路包括一个低压栅极电压调制器，其配置方式与图8的第一栅极电压调制器电路的配置方式相同。所述的控制电压调制器电路包括第二栅极电压调制器电路，所述第二栅极电压调制器电路被配置成调节跨越电源开关Q1和Q2的漏极到漏极电压。换言之，第二栅极电压调制器电路被配置成调节节点102和节点106之间、两个功率开关的漏极端子之间的电压。
因此，放大器116接收由第二调制电压VREG2迭加的功率开关Q1(节点102)的漏极电压，并且还接收功率开关Q2(节点106)的漏极电压。在本实施例中，第二调制电压VREG2是第一调制电压VREG1的两倍，因为放大器116调节两个晶体管的漏极到源极电压。在一个示例中，第一调制电压VREG1是35mV，第二调制电压VREG2是70mV。比较器118监视电源开关Q2的栅极到源极电压。也就是说，比较器118在负输入端子上接收电源开关Q2的栅极电压(节点108)，并且还在正输入端子上接收由比较器电压迭加的电源开关Q2的源极电压(节点104)。
在上述实施例中，在栅极电压调制器电路的比较器处使用的比较器电压VCOMP具有小于与其相关联的电源开关的阈值电压的电压值。产生比较器电压VCOMP的比较器电压电路可以以各种方式构造，以提供与电源开关的阈值电压相关的比较器电压VCOMP。图10表示在本发明的实施例中，一种比较器电压电路的电路图。参见图10，比较器电压电路160可并入端口控制器150，以便在栅极电压调制器电路中产生比较器电压VCOMP。确切地说，晶体管Q5模仿电源开关Qx，并且由相同的栅极电压驱动。晶体管Q5是二极管连接的，并且由电流源162供电。通过这样的配置，晶体管Q5的漏极端子处的基准电压是阈值电压VT加上过驱动电压VOD。通过减小由电流源162提供的上拉电流或通过增加晶体管Q5的W/L比来降低基准电压。在本示例中，参考电压降低一半以，说明不精确性。降低的参考电压作为比较器电压VCOMP提供。
图11表示在本发明的可选实施例中，比较器电压电路的电路图。参见图11，比较器电压电路180可以并入端口控制器150，以便在栅极电压调制器电路中生成比较器电压VCOMP。在本实施例中，在从阈值电压VT和过驱动电压VOD(在晶体管Q7处生成)的总和中减去(在晶体管Q6处生成)的过驱动电压VOD时生成参考电压。参考电压只剩下阈值电压VT。参考电压使用电阻器分压器降低10％，以解释不准确性。降低的参考电压作为比较器电压VCOMP提供。
图10和11表示比较器电压电路的两个示例性实施例。图10和图11仅用于解释说明，并不用于限制。在本发明所述的控制电压调节电路中，可以使用产生小于电源开关的阈值电压的比较器电压的其他方法。
本发明可以以多种方式实现，包括作为一个过程、一个装置、一个系统、一个物质组合物、一个体现在计算机可读存储介质上的计算机程序产品和/或处理器，例如硬件处理器或处理器设备，其被配置成执行存储在和/或由耦合到处理器的存储器提供的指令。在本说明书中，这些实现或本发明可能采取的任何其他形式可被称为技术。一般来说，在本发明的范围内可以改变所公开的方法的步骤的顺序。除非另有说明，被描述为被配置为执行任务的诸如处理器或存储器之类的组件可以被实现为临时配置为在给定时间执行任务的通用组件或被制造为执行任务的特定组件。如本文所使用的，术语“处理器”是指配置为处理数据(例如计算机程序指令)的一个或多个装置、电路和/或处理核心。
上文提供了对本发明的一个或多个实施例的详细描述以及说明本发明原理的附图。结合这些实施例描述本发明，但是本发明不限于任何实施例。本发明的范围仅受权利要求书的限制，本发明包括许多替代品、修改和等效物。为了提供对本发明的透彻理解，在说明书中阐述了许多具体细节。提供这些细节是为了示例的目的，并且可以根据权利要求实施本发明，而不需要这些特定细节中的一些或全部。为了清楚起见，在与本发明相关的技术领域中已知的技术材料没有被详细描述，以免对本发明产生不必要的混淆。
提供上述详细描述是为了说明本发明的具体实施例，而不是为了限制。本发明范围内的许多修改和变化都是可能的。本发明由所附权利要求书限定。

Claims (18)

1.一种端口控制器电路，配置控制第一端子和第二端子之间的电源通路上的功率传输，该控制器电路包括：
第一和第二晶体管串联在第一端子和第二端子之间，第一晶体管的控制端子接收第一栅极电压，第二晶体管的控制端子接收第二栅极电压；
第一栅极电压调制器电路，配置产生所述的第一栅极电压，在第一晶体管的第一电流端子和第二电流端子之间保持预定电压差；
第一比较器电路，配置比较作为第一晶体管的控制端子和第一电流端子之间的电压的第一电压与第一比较器电压，并根据第一电压低于第一比较器电压时，生效第一比较器输出信号；
第二栅极电压调制器电路，配置产生所述的第二栅极电压，在第二晶体管的第一电流端子和第二电流端子之间保持预定电压差；
第二比较器电路，配置比较作为第二晶体管的控制端子和第一电流端子之间的电压的第二电压与第一比较器电压，并根据第二电压低于第一比较器电压时，生效第二比较器输出信号。
2.如权利要求1所述的端口控制器电路，其中生效相应的第一或第二比较器电路的第一或第二比较器输出信号，以指示相应的第一或第二晶体管处的故障状况。
3.如权利要求1所述的端口控制器电路，其中第一比较器电压的电压值小于第一和第二晶体管的阈值电压。
4.如权利要求1所述的端口控制器电路，其中第一比较器电路具有一个负输入端子耦合到第一晶体管的栅极端子、一个正输入端子通过提供第一比较器电压的电压源耦合到第一晶体管的第一电流端子，以及一个输出端子提供第一比较器输出信号；第二比较器电路具有一个负输入端子耦合到第二晶体管的栅极端子、一个正输入端子通过提供第一比较器电压的电压源耦合到第二晶体管的第一电流端子和一个输出端子提供第二比较器输出信号。
5.如权利要求1所述的端口控制器电路，其中第一晶体管的第一电流端子连接到第一端子，第二晶体管的第一电流端子连接到第二端子，第一晶体管的第二电流端子连接到第二晶体管的第二电流端子。
6.如权利要求5所述的端口控制器电路，其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
一个第一放大器电路，配置接收在第一晶体管的第二电流端子处的电压和在第一晶体管的第一电流端子处的电压迭加第一调制电压，所述第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
一个第二放大器电路，配置接收在所述第二晶体管的第一电流端子处的电压和在所述第二晶体管的第二电流端子处迭加所述第一调制电压的电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第二晶体管的第一电流端子和第二电流端子之间保持预定的电压差。
7.如权利要求5所述的端口控制器电路，其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
一个第一放大器电路，配置接收在第一晶体管的第二电流端子处的电压和在第一晶体管的第一电流端子处的电压迭加第一调制电压，所述的第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的所述第一电流端子和所述第二电流端子之间的预定电压差；以及
一个第二放大器电路，配置接收在所述第二晶体管的所述第一电流端子处的电压和在所述第一晶体管的所述第一电流端子处的电压迭加第二调制电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第一晶体管的第一电流端子和所述第二晶体管的第一电流端子之间保持预定电压差的两倍。
8.如权利要求1所述的端口控制器电路，其中第一晶体管的第二电流端子连接到第一端子，第二晶体管的第二电流端子连接到第二端子，第一晶体管的第一电流端子连接到第二晶体管的第一电流端子。
9.如权利要求8所述的端口控制器电路，其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
一个第一放大器电路，配置接收在第一晶体管的第一电流端子处的电压和在第一晶体管的第二电流端子处的电压迭加第一调制电压，所述的第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
一个第二放大器电路，配置接收在第二晶体管的第二电流端子处的电压和在第二晶体管的第一电流端子处的电压迭加所述第一调制电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第二晶体管的第一电流端子和第二电流端子之间保持预定电压差。
10.如权利要求6或9所述的端口控制器电路，其中第一比较器电压是第一和第二晶体管阈值电压的50-90％。
11.如权利要求8所述的端口控制器电路，其中第一栅极电压调制器电路和第二栅极电压调制器电路包括：
配置一个第一放大器电路，用于接收在第一晶体管的第一电流端子处的电压和在第一晶体管的第二电流端子处的电压迭加第一调制电压，所述的第一放大器电路产生作为第一栅极电压的输出电压，以驱动所述第一晶体管到工作点，保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
配置一个第二放大器电路，用于接收在所述第二晶体管的所述第二电流端子处的电压和在所述第一晶体管的所述第二电流端子处的电压迭加第二调制电压，所述的第二放大器电路产生作为所述第二栅极电压的输出电压，以驱动所述第二晶体管到工作点，从而在所述第一晶体管的第二电流端子和所述第二晶体管的第二电流端子之间保持预定电压差的两倍。
12.如权利要求7或11所述的端口控制器电路，其中第一比较器电压是第一和第二晶体管阈值电压的50-90％，第二调制电压是第一调制电压的两倍。
13.一种配置端口控制器电路的方法，用于控制第一端子和第二端子之间的功率传输，该方法包括：
通过串联的第一和第二晶体管，将功率从第一端子传输到第二端子；
调制第一栅极电压，耦合驱动第一晶体管，在第一晶体管的第一电流端子和第二电流端子之间保持预定电压差；
比较作为第一晶体管的控制端子和第一电流端子上的电压的第一电压(Vgs1)与第一比较器电压；
根据第一电压低于第一比较器电压时，生效第一比较器输出信号；
调制第二栅极电压，耦合驱动第二晶体管，在第二晶体管的第一电流端子和第二电流端子之间保持预定电压差；
比较作为第二晶体管的控制端子和第一电流端子上的电压的第二电压(Vgs2)与第一比较器电压；以及
根据二电压低于第一比较器电压时，生效第二比较器输出信号。
14.如权利要求13所述的方法，其中生效相应的第一或第二比较器电路的第一或第二比较器输出信号，以指示相应的第一或第二晶体管处的故障状况。
15.如权利要求13所述的方法，其中第一晶体管的第一电流端子连接到第一端子，第二晶体管的第一电流端子连接到第二端子，第一晶体管的第二电流端子连接到第二晶体管的第二电流端子，以及调节第一和第二栅极电压，包括：
根据第一晶体管的第二电流端子处的电压和第一晶体管的第一电流端子处的电压迭加第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
根据第二晶体管的第一电流端子处的电压和第二晶体管的第二电流端子处的电压迭加第一调节电压，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以保持所述第二晶体管的第一电流端子和第二电流端子之间的预定电压差。
16.如权利要求13所述的方法，其中第一晶体管的第一电流端子连接到第一端子，第二晶体管的第一电流端子连接到第二端子，第一晶体管的第二电流端子连接到第二晶体管的第二电流端子，以及调制第一和第二栅极电压包括：
根据第一晶体管的第二电流端子处的电压和第一晶体管的第一电流端子处的电压迭加第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
根据第二晶体管的第一电流端子处的电压和第二晶体管的第二电流端子处的电压迭加第二调节电压时，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以在所述第一晶体管的第一电流端子和所述第二晶体管的第一电流端子之间保持预定电压差的两倍。
17.如权利要求13所述的方法，其中第一晶体管的第二电流端子连接到第一端子，第二晶体管的第二电流端子连接到第二端子，第一晶体管的第一电流端子连接到第二晶体管的第一电流端子，以及调制第一和第二栅极电压包括：
根据第一晶体管的第二电流端子处的电压和第一晶体管的第一电流端子处的电压迭加了第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的第一电流端子和第二电流端子之间的预定电压差；以及
根据第二晶体管的第二电流端子处的电压和第二晶体管的第一电流端子处的电压迭加了第一调节电压时，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以保持在所述第二晶体管的第一电流端子和第二电流端子之间的预定电压差。
18.如权利要求13所述的方法，其中第一晶体管的第二电流端子连接到第一端子，第二晶体管的第二电流端子连接到第二端子，第一晶体管的第一电流端子连接到第二晶体管的第一电流端子，以及调制第一和第二栅极电压包括：
根据第一晶体管的第一电流端子处的电压和第一晶体管的第二电流端子处的电压迭加了第一调节电压，产生第一栅极电压，利用所产生的第一栅极电压，驱动所述第一晶体管到操作点，以保持所述第一晶体管的所述第一电流端子和所述第二电流端子之间的预定电压差；以及
根据第二晶体管的第二电流端子处的电压和第二晶体管的第二电流端子处的电压迭加第二调节电压，产生第二栅极电压，利用所产生的第二栅极电压，驱动所述第二晶体管到操作点，以在所述第一晶体管的第二电流端子和所述第二晶体管的第二电流端子之间保持预定电压差的两倍。
CN202110626877.1A 2020-06-26 2021-06-04 具有实时故障检测功能的端口控制器 Active CN113849353B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/913,438 2020-06-26
US16/913,438 US11269390B2 (en) 2020-06-26 2020-06-26 Port controller with real-time fault detection

Publications (2)

Publication Number Publication Date
CN113849353A true CN113849353A (zh) 2021-12-28
CN113849353B CN113849353B (zh) 2024-04-26

Family

ID=78972998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110626877.1A Active CN113849353B (zh) 2020-06-26 2021-06-04 具有实时故障检测功能的端口控制器

Country Status (3)

Country Link
US (2) US11269390B2 (zh)
CN (1) CN113849353B (zh)
TW (1) TWI769849B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205894B1 (en) * 2020-06-26 2021-12-21 Alpha And Omega Semiconductor International Lp Port controller power path short detection
US11269390B2 (en) * 2020-06-26 2022-03-08 Alpha And Omega Semiconductor International Lp Port controller with real-time fault detection
TWI813070B (zh) * 2021-11-16 2023-08-21 瑞昱半導體股份有限公司 電源供應電路以及電源供應方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713156A (zh) * 2004-06-25 2005-12-28 联想(北京)有限公司 检测和诊断计算机硬件故障的方法和装置
US20130187452A1 (en) * 2012-01-24 2013-07-25 Hamilton Sundstrand Corporation Fail protected pulse generator and system
CN103293351A (zh) * 2012-02-27 2013-09-11 鸿富锦精密工业（深圳）有限公司 Usb接口测试负载电路
US20170063369A1 (en) * 2015-08-31 2017-03-02 Texas Instruments Incorporated Methods and Apparatus for a Configurable High-Side NMOS Gate Control with Improved Gate to Source Voltage Regulation
US20170060216A1 (en) * 2015-08-31 2017-03-02 Texas Instruments Incorporated Usb power delivery dead-battery control
CN108092496A (zh) * 2016-11-23 2018-05-29 万国半导体(开曼)股份有限公司 用于切换电源器件的有源箝位过电压保护

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228941A (ja) * 2000-02-16 2001-08-24 Internatl Business Mach Corp <Ibm> 電源装置及びコンピュータ
US7042280B1 (en) * 2003-12-15 2006-05-09 National Semiconductor Corporation Over-current protection circuit
US20080265838A1 (en) * 2007-04-24 2008-10-30 Saurabh Garg Battery charging using a USB-ID pin of a USB interface
US9671465B2 (en) * 2013-07-12 2017-06-06 Linear Technology Corporation Detecting faults in hot-swap applications
US9652351B2 (en) 2014-12-23 2017-05-16 Intel Corporation System to detect charger and remote host for type-C connector
JP6596447B2 (ja) * 2015-01-26 2019-10-23 ローム株式会社 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法
JP6264491B1 (ja) * 2017-05-11 2018-01-24 富士電機株式会社 短絡検出装置および装置
JP6976196B2 (ja) * 2018-02-27 2021-12-08 エイブリック株式会社 ボルテージレギュレータ
CN108923383A (zh) * 2018-08-28 2018-11-30 苏州力生美半导体有限公司 一种新颖的USB Type-C连接器过热保护电路及其过热保护方法
US11100034B1 (en) * 2020-02-21 2021-08-24 Cypress Semiconductor Corporation Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery
US11269390B2 (en) * 2020-06-26 2022-03-08 Alpha And Omega Semiconductor International Lp Port controller with real-time fault detection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713156A (zh) * 2004-06-25 2005-12-28 联想(北京)有限公司 检测和诊断计算机硬件故障的方法和装置
US20130187452A1 (en) * 2012-01-24 2013-07-25 Hamilton Sundstrand Corporation Fail protected pulse generator and system
CN103293351A (zh) * 2012-02-27 2013-09-11 鸿富锦精密工业（深圳）有限公司 Usb接口测试负载电路
US20170063369A1 (en) * 2015-08-31 2017-03-02 Texas Instruments Incorporated Methods and Apparatus for a Configurable High-Side NMOS Gate Control with Improved Gate to Source Voltage Regulation
US20170060216A1 (en) * 2015-08-31 2017-03-02 Texas Instruments Incorporated Usb power delivery dead-battery control
CN108092496A (zh) * 2016-11-23 2018-05-29 万国半导体(开曼)股份有限公司 用于切换电源器件的有源箝位过电压保护

Also Published As

Publication number Publication date
US20220155838A1 (en) 2022-05-19
US20210405720A1 (en) 2021-12-30
US11809249B2 (en) 2023-11-07
US11269390B2 (en) 2022-03-08
TWI769849B (zh) 2022-07-01
CN113849353B (zh) 2024-04-26
TW202201029A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
CN113849353B (zh) 具有实时故障检测功能的端口控制器
US11075628B2 (en) Power sharing solid-state relay
US9166423B2 (en) Battery leakage current elimination in UPS units
US10050460B2 (en) Mobile terminal, DC-charging power source adaptor, and charging method
US8450976B2 (en) Power topology with battery charging and discharge current protection capabilities
US9152197B2 (en) Overcurrent protection circuit and server using the same
US8541981B2 (en) Low-voltage dual-power-path management architecture for rechargeable battery monitoring solutions
US11588402B2 (en) Systems and methods for charging a battery
US8917062B2 (en) Charging control circuit
US11387667B2 (en) Combo buck boost battery charger architecture with reverse boost mode
US11646570B2 (en) Port controller power path short detection
US8804451B2 (en) Power source and power source control circuit
US20170093173A1 (en) Front end charger bypass switch with linear regulation function and path for reverse boost
KR20060093000A (ko) 전류원으로부터의 전류를 제어하기 위한 전류 제어 회로 및방법
US11463085B2 (en) Semiconductor integrated circuit
JP2003250229A (ja) 充電制御装置および電圧変換装置
US10965145B2 (en) Charge control device, charging system, and charge control method
US20230118432A1 (en) Discharge current limit loop for short circuit protection in reverse operation for buck-boost battery chargers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant