CN113839869A - 一种bmc网口双路phy芯片切换电路和服务器 - Google Patents

一种bmc网口双路phy芯片切换电路和服务器 Download PDF

Info

Publication number
CN113839869A
CN113839869A CN202111112128.3A CN202111112128A CN113839869A CN 113839869 A CN113839869 A CN 113839869A CN 202111112128 A CN202111112128 A CN 202111112128A CN 113839869 A CN113839869 A CN 113839869A
Authority
CN
China
Prior art keywords
chip
phy chip
phy
bmc
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111112128.3A
Other languages
English (en)
Other versions
CN113839869B (zh
Inventor
周志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111112128.3A priority Critical patent/CN113839869B/zh
Publication of CN113839869A publication Critical patent/CN113839869A/zh
Application granted granted Critical
Publication of CN113839869B publication Critical patent/CN113839869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/70—Routing based on monitoring results
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery

Abstract

本发明公开了一种BMC网口双路PHY芯片切换电路，包括：BMC，BMC上设置有第一网口和第二网口，第一网口和第二网口分别与第一PHY芯片和第二PHY芯片相连；处理芯片，处理芯片配置用于接收第一PHY芯片或第二PHY芯片的数据，并将数据发送至光模块接口；CPLD芯片，CPLD芯片的接收端与处理芯片相连，CPLD芯片的输出端分别与第一PHY芯片和第二PHY芯片相连，其中，第一PHY芯片和第二PHY芯片最多有一个与处理芯片连通，处理芯片配置用于监测连通的PHY芯片是否出现异常，若是连通的PHY芯片出现异常，则向CPLD芯片发送切换信号以进行电路切换。本发明还公开了对应的服务器。

Description

一种BMC网口双路PHY芯片切换电路和服务器
技术领域
本发明涉及网络服务器技术领域，尤其涉及一种BMC网口双路PHY芯片切换电路和服务器。
背景技术
从硬件上来说，一般PHY(Physical Layer，物理层)芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D(模拟/数字)转换后通过MII接口(MediaIndependent Interface，介质无关接口)将信号交给MAC(Media Access Control，媒体访问控制器)芯片进行处理。一般MAC芯片为纯数字电路。物理层定义了数据传输与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。
BMC(Baseboard Manager Controller，基板管理控制器)百兆网口就是从BMC芯片经过PHY芯片，再到RJ45(光模块接口)。现有技术在BMC网口链路中，BMC中一般有两个网口，分别是BMC专口和BMC共享口。BMC控制芯片连接到PHY芯片再连接到输出模块，如果中间PHY芯片或者整个链路出现非断开的严重问题，那么对整个BMC的网络访问没有太大的影响，但是在BMC网口大压力下，将会产生严重的丢包现象，对于客户依靠BMC大流量下的数据传输将会产生严重的数据丢失。
另一方面，现如今服务器技术的发展对服务器的可靠性要求越来越高，BMC功能中有一个重要的功能是操作系统镜像挂载安装操作系统，需要把控制器的ISO文件(光盘映像)挂载到BMC中，通过网口稳定性连接实现本地操作系统的安装。而一般是断断续续的通过网口反馈服务器的一些信息，而这个功能对网口的稳定性及丢包率要求更高。而一旦PHY芯片不稳定，经常会出现操作系统能够挂载，但是安装到一半却发现安装失败，客户浪费大量的时间在操作系统安装上，体验非常差。
另外，一般在专口稳定性出现问题后，需要手动调节到共享口上，通过共享口的网络拓扑在进行访问，操作十分不便。
发明内容
为解决上述问题，本发明实施例的目的在于提出一种BMC网口双路PHY芯片切换电路和服务器，通过将BMC的两个网口在内部进行绑定，增加CPLD芯片和处理芯片实现链路稳定切换，避免了当某一个PHY芯片链路出现问题异常，整个BMC访问或者网络功能异常，造成BMC网络链路异常。更灵活高效可靠的保护了BMC网络链路的正常运行，有效地提高了客户端使用体验。
基于上述目的，本发明实施例的一方面提供了一种BMC网口双路PHY芯片切换电路，包括：BMC，所述BMC上设置有第一网口和第二网口，所述第一网口和所述第二网口分别与第一PHY芯片和第二PHY芯片相连；处理芯片，所述处理芯片配置用于接收所述第一PHY芯片或所述第二PHY芯片的数据，并将所述数据发送至光模块接口；CPLD芯片，所述CPLD芯片的接收端与所述处理芯片相连，所述CPLD芯片的输出端分别与所述第一PHY芯片和所述第二PHY芯片相连，其中，所述第一PHY芯片和所述第二PHY芯片最多有一个与所述处理芯片连通，所述处理芯片配置用于监测连通的PHY芯片是否出现异常，若是连通的PHY芯片出现异常，则向所述CPLD芯片发送切换信号以进行电路切换。
在一些实施方式中，所述处理芯片进一步配置用于：定时计算所述连通的PHY芯片丢包率，并判断所述丢包率是否超过预设数值；若是所述丢包率超过预设数值，则认为所述连通的PHY芯片出现异常，并向所述CPLD芯片发送切换信号。
在一些实施方式中，所述处理芯片进一步配置用于：定时计算所述连通的PHY芯片平均延时，并判断所述平均延时是否超过预设数值；若是所述平均延时超过预设数值，则认为所述连通的PHY芯片出现异常，并向所述CPLD芯片发送切换信号。
在一些实施方式中，所述CPLD芯片进一步配置用于：响应于接收到所述处理芯片发送的切换信号，则通过控制连接所述第一PHY芯片和所述第二PHY芯片的电平高低，以控制电路切换。
在一些实施方式中，所述处理芯片进一步配置用于：将所述第一PHY芯片和所述第二PHY芯片进行绑定，并生成一个虚拟IP地址。
在一些实施方式中，所述处理芯片进一步配置用于：分别为所述第一PHY芯片、所述第二PHY芯片和所述处理芯片设置第一IP地址、第二IP地址和第三IP地址。
在一些实施方式中，所述第一IP地址由所述虚拟IP地址加1生成，所述第二IP地址由所述虚拟IP地址加2生成，所述第三IP地址由所述虚拟IP地址加3生成。
在一些实施方式中，所述第一网口为BMC专口，所述第二网口为BMC共享口。
在一些实施方式中，所述第一PHY芯片为专口PHY芯片，所述第二PHY为共享口PHY芯片。
本发明实施例的另一方面，还提供了一种服务器，包括如下所述的BMC网口双路PHY芯片切换电路：BMC，所述BMC上设置有第一网口和第二网口，所述第一网口和所述第二网口分别与第一PHY芯片和第二PHY芯片相连；处理芯片，所述处理芯片配置用于接收所述第一PHY芯片或所述第二PHY芯片的数据，并将所述数据发送至光模块接口；CPLD芯片，所述CPLD芯片的接收端与所述处理芯片相连，所述CPLD芯片的输出端分别与所述第一PHY芯片和所述第二PHY芯片相连，其中，所述第一PHY芯片和所述第二PHY芯片最多有一个与所述处理芯片连通，所述处理芯片配置用于监测连通的PHY芯片是否出现异常，若是连通的PHY芯片出现异常，则向所述CPLD芯片发送切换信号以进行电路切换。
在一些实施方式中，所述处理芯片进一步配置用于：定时计算所述连通的PHY芯片丢包率，并判断所述丢包率是否超过预设数值；若是所述丢包率超过预设数值，则认为所述连通的PHY芯片出现异常，并向所述CPLD芯片发送切换信号。
在一些实施方式中，所述处理芯片进一步配置用于：定时计算所述连通的PHY芯片平均延时，并判断所述平均延时是否超过预设数值；若是所述平均延时超过预设数值，则认为所述连通的PHY芯片出现异常，并向所述CPLD芯片发送切换信号。
在一些实施方式中，所述CPLD芯片进一步配置用于：响应于接收到所述处理芯片发送的切换信号，则通过控制连接所述第一PHY芯片和所述第二PHY芯片的电平高低，以控制电路切换。
在一些实施方式中，所述处理芯片进一步配置用于：将所述第一PHY芯片和所述第二PHY芯片进行绑定，并生成一个虚拟IP地址。
在一些实施方式中，所述处理芯片进一步配置用于：分别为所述第一PHY芯片、所述第二PHY芯片和所述处理芯片设置第一IP地址、第二IP地址和第三IP地址。
在一些实施方式中，所述第一IP地址由所述虚拟IP地址加1生成，所述第二IP地址由所述虚拟IP地址加2生成，所述第三IP地址由所述虚拟IP地址加3生成。
在一些实施方式中，所述第一网口为BMC专口，所述第二网口为BMC共享口。
在一些实施方式中，所述第一PHY芯片为专口PHY芯片，所述第二PHY为共享口PHY芯片。
本发明具有以下有益技术效果：通过将BMC的两个网口在内部进行绑定，增加CPLD芯片和处理芯片实现链路稳定切换，避免了当某一个PHY芯片链路出现问题异常，整个BMC访问或者网络功能异常，造成BMC网络链路异常。更灵活高效可靠的保护了BMC网络链路的正常运行，有效地提高了客户端使用体验。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的BMC网口双路PHY芯片切换电路的实施例的示意图；
图2为本发明提供的服务器的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了BMC网口双路PHY芯片切换电路的实施例。图1示出的是本发明提供的BMC网口双路PHY芯片切换电路的实施例的示意图。如图1所示，本发明实施例包括：
BMC100，BMC100上设置有第一网口101和第二网口102，第一网口101和第二网口102分别与第一PHY芯片201和第二PHY芯片202相连；
处理芯片300，处理芯片300配置用于接收第一PHY芯片201或第二PHY芯片202的数据，并将数据发送至光模块接口400；
CPLD芯片500，CPLD芯片500的接收端与处理芯片300相连，CPLD芯片500的输出端分别与第一PHY芯片201和第二PHY芯片202相连，
其中，第一PHY芯片201和第二PHY芯片202最多有一个与处理芯片300连通，处理芯片300配置用于监测连通的PHY芯片是否出现异常，若是连通的PHY芯片出现异常，则向CPLD芯片500发送切换信号以进行电路切换。
在本实施例中，把NCSI共享口的PHY芯片加在主板上，不接外插NCSI网口，并且增加CPLD芯片和处理芯片来支持冗余功能，通过主板上增加的这个处理芯片来侦测专口和共享口的数据包情况，控制CPLD芯片侦测输出的SCLK(Serial Clock，串行时钟)信号，实现SCLK信号自动切换网络链路的选择。为系统可靠性提供保障，通过本发明，将专口和共享网口进行绑定，绑定IP在处理芯片上，通过处理芯片侦测到各链路的PHY的丢包率、响应时间，实现双路PHY芯片的SCLK信号的自动切换，以达到BMC网络输出，专用网口PHY异常切换到共享网口PHY的目的。
现有技术中，客户使用BMC KVM挂载镜像的功能，通过BMC网口给整机安装OS，如果BMC芯片到PHY到RJ45这个链路因为丢包超标，会导致客户安装OS失败，必须更换主板来解决。在本实施例中，BMC KVM挂载镜像安装OS，即使一路BMC网络丢包严重，将会自动切换另外一路进行替换，避免了更换主板，从而解决了该问题。
在本发明的一些实施例中，处理芯片300进一步配置用于：定时计算连通的PHY芯片丢包率，并判断丢包率是否超过预设数值；若是丢包率超过预设数值，则认为连通的PHY芯片出现异常，并向CPLD芯片500发送切换信号。
在本实施例中，每隔一段时间监测一次链路丢包状态，如果有一条线路丢包严重就转入另一条线路。避免因为一路BMC网络链路异常，造成整个BMC网口链路丢包或者超时。这样既能够监控BMC网络丢包情况，同时又能做相应的冗余。
在本实施例中，处理芯片IP3将向第一PHY芯片IP1进行ping包。默认的64bit、512各ping4个包，1024ping2个包，32200ping1个包，每分钟计算一次，如果所有的PING包累计加起来，丢失的包大于千分之5；或者平均延时超过30ms。处理芯片将给CPLD发送信号，转换高低电平，来实现链路选择。
在本发明的一些实施例中，处理芯片300进一步配置用于：定时计算连通的PHY芯片平均延时，并判断平均延时是否超过预设数值；若是平均延时超过预设数值，则认为连通的PHY芯片出现异常，并向CPLD芯片500发送切换信号。
在本实施例中，默认BMC芯片、第一PHY芯片到处理芯片、RJ45口工作，此时第二PHY芯片处于待命状态。当第一PHY芯片出现异常(工作中丢包率超过千分之5，或者网络延时超过30ms)，处理芯片将给CPLD芯片发送信号。
在本发明的一些实施例中，CPLD芯片500进一步配置用于：响应于接收到处理芯片300发送的切换信号，则通过控制连接第一PHY芯片201和第二PHY芯片202的电平高低，以控制电路切换。
在本实施例中，默认BMC芯片、第一PHY芯片到处理芯片、RJ45口工作，此时第二PHY芯片处于待命状态。CPLD芯片接收到处理芯片发送的切换信号，将会切换第一PHY芯片由高电平转换为低电平，从而停止第一PHY芯片链路的导通；而第二PHY芯片链路上的CPLD信号由低电平变为高电平，从而实现切换，第二PHY链路变成导通，并通过处理芯片转换数据，给光模块接口(RJ45网口)发送。
在本发明的一些实施例中，处理芯片300进一步配置用于：将第一PHY芯片201和第二PHY芯片202进行绑定，并生成一个虚拟IP地址。
在本实施例中，将BMC的PHY芯片通过处理芯片进行绑定，形成一个虚拟IP地址，并将虚拟IP地址保存在处理芯片中。
在本发明的一些实施例中，处理芯片300进一步配置用于：分别为第一PHY芯片201、第二PHY芯片202和处理芯片300设置第一IP地址、第二IP地址和第三IP地址。
在本实施例中，处理芯片在BMC WEB中设置第一IP地址、第二IP地址和第三IP地址的代码如下：
Vi/etc/sysconfig/network-scripts/BMC专口：
DEVICE＝eth BMC专口
ONBOOT＝yes
BOOTPROTO＝static
MASTER＝bond0
SLAVE＝yes
Vi/etc/sysconfig/network-scripts/共享口：
DEVICE＝eth NCSI口
ONBOOT＝yes
BOOTPROTO＝static
MASTER＝bond0
SLAVE＝yes
vi/etc/sysconfig/network-scripts/ifcfg-bond0
DEVICE＝bond0
ONBOOT＝yes
BOOTPROTO＝static
IPADDR＝IP3
NETMASK＝255.255.255.0
USERCTL＝no
在本发明的一些实施例中，第一IP地址由虚拟IP地址加1生成，第二IP地址由虚拟IP地址加2生成，第三IP地址由虚拟IP地址加3生成。
在本发明的一些实施例中，第一网口101为BMC专口，第二网口102为BMC共享口。
在本发明的一些实施例中，第一PHY芯片201为专口PHY芯片，第二PHY为共享口PHY芯片。
基于上述目的，本发明实施例的第二个方面，提出了一种服务器。图2示出的是本发明提供的服务器的实施例的示意图。如图2所示，服务器011包括如下的BMC网口双路PHY芯片切换电路012，该BMC网口双路PHY芯片切换电路012包括：BMC，BMC上设置有第一网口和第二网口，第一网口和第二网口分别与第一PHY芯片和第二PHY芯片相连；处理芯片，处理芯片配置用于接收第一PHY芯片或第二PHY芯片的数据，并将数据发送至光模块接口；CPLD芯片，CPLD芯片的接收端与处理芯片相连，CPLD芯片的输出端分别与第一PHY芯片和第二PHY芯片相连，其中，第一PHY芯片和第二PHY芯片最多有一个与处理芯片连通，处理芯片配置用于监测连通的PHY芯片是否出现异常，若是连通的PHY芯片出现异常，则向CPLD芯片发送切换信号以进行电路切换。
在本发明的一些实施例中，处理芯片进一步配置用于：定时计算连通的PHY芯片丢包率，并判断丢包率是否超过预设数值；若是丢包率超过预设数值，则认为连通的PHY芯片出现异常，并向CPLD芯片发送切换信号。
在本发明的一些实施例中，处理芯片进一步配置用于：定时计算连通的PHY芯片平均延时，并判断平均延时是否超过预设数值；若是平均延时超过预设数值，则认为连通的PHY芯片出现异常，并向CPLD芯片发送切换信号。
在本发明的一些实施例中，CPLD芯片进一步配置用于：响应于接收到处理芯片发送的切换信号，则通过控制连接第一PHY芯片和第二PHY芯片的电平高低，以控制电路切换。
在本发明的一些实施例中，处理芯片进一步配置用于：将第一PHY芯片和第二PHY芯片进行绑定，并生成一个虚拟IP地址。
在本发明的一些实施例中，处理芯片进一步配置用于：分别为第一PHY芯片、第二PHY芯片和处理芯片设置第一IP地址、第二IP地址和第三IP地址。
在本发明的一些实施例中，第一IP地址由虚拟IP地址加1生成，第二IP地址由虚拟IP地址加2生成，第三IP地址由虚拟IP地址加3生成。
在本发明的一些实施例中，第一网口为BMC专口，第二网口为BMC共享口。
在本发明的一些实施例中，第一PHY芯片为专口PHY芯片，第二PHY为共享口PHY芯片。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种BMC网口双路PHY芯片切换电路，其特征在于，包括：
BMC，所述BMC上设置有第一网口和第二网口，所述第一网口和所述第二网口分别与第一PHY芯片和第二PHY芯片相连；
处理芯片，所述处理芯片配置用于接收所述第一PHY芯片或所述第二PHY芯片的数据，并将所述数据发送至光模块接口；
CPLD芯片，所述CPLD芯片的接收端与所述处理芯片相连，所述CPLD芯片的输出端分别与所述第一PHY芯片和所述第二PHY芯片相连，
其中，所述第一PHY芯片和所述第二PHY芯片最多有一个与所述处理芯片连通，所述处理芯片配置用于监测连通的PHY芯片是否出现异常，若是连通的PHY芯片出现异常，则向所述CPLD芯片发送切换信号以进行电路切换。
2.根据权利要求1所述的BMC网口双路PHY芯片切换电路，其特征在于，所述处理芯片进一步配置用于：
定时计算所述连通的PHY芯片丢包率，并判断所述丢包率是否超过预设数值；
若是所述丢包率超过预设数值，则认为所述连通的PHY芯片出现异常，并向所述CPLD芯片发送切换信号。
3.根据权利要求1所述的BMC网口双路PHY芯片切换电路，其特征在于，所述处理芯片进一步配置用于：
定时计算所述连通的PHY芯片平均延时，并判断所述平均延时是否超过预设数值；
若是所述平均延时超过预设数值，则认为所述连通的PHY芯片出现异常，并向所述CPLD芯片发送切换信号。
4.根据权利要求1所述的BMC网口双路PHY芯片切换电路，其特征在于，所述CPLD芯片进一步配置用于：
响应于接收到所述处理芯片发送的切换信号，则通过控制连接所述第一PHY芯片和所述第二PHY芯片的电平高低，以控制电路切换。
5.根据权利要求1所述的BMC网口双路PHY芯片切换电路，其特征在于，所述处理芯片进一步配置用于：
将所述第一PHY芯片和所述第二PHY芯片进行绑定，并生成一个虚拟IP地址。
6.根据权利要求5所述的BMC网口双路PHY芯片切换电路，其特征在于，所述处理芯片进一步配置用于：
分别为所述第一PHY芯片、所述第二PHY芯片和所述处理芯片设置第一IP地址、第二IP地址和第三IP地址。
7.根据权利要求6所述的BMC网口双路PHY芯片切换电路，其特征在于，所述第一IP地址由所述虚拟IP地址加1生成，所述第二IP地址由所述虚拟IP地址加2生成，所述第三IP地址由所述虚拟IP地址加3生成。
8.根据权利要求1所述的BMC网口双路PHY芯片切换电路，其特征在于，所述第一网口为BMC专口，所述第二网口为BMC共享口。
9.根据权利要求8所述的BMC网口双路PHY芯片切换电路，其特征在于，所述第一PHY芯片为专口PHY芯片，所述第二PHY为共享口PHY芯片。
10.一种服务器，其特征在于，包括如权利要求1-9任意一项所述的BMC网口双路PHY芯片切换电路。
CN202111112128.3A 2021-09-18 2021-09-18 一种bmc网口双路phy芯片切换电路和服务器 Active CN113839869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111112128.3A CN113839869B (zh) 2021-09-18 2021-09-18 一种bmc网口双路phy芯片切换电路和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111112128.3A CN113839869B (zh) 2021-09-18 2021-09-18 一种bmc网口双路phy芯片切换电路和服务器

Publications (2)

Publication Number Publication Date
CN113839869A true CN113839869A (zh) 2021-12-24
CN113839869B CN113839869B (zh) 2023-01-06

Family

ID=78969221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111112128.3A Active CN113839869B (zh) 2021-09-18 2021-09-18 一种bmc网口双路phy芯片切换电路和服务器

Country Status (1)

Country Link
CN (1) CN113839869B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120023320A1 (en) * 2010-07-23 2012-01-26 Hon Hai Precision Industry Co., Ltd. Bios chip recovery system and computer thereof
CN104133799A (zh) * 2014-08-06 2014-11-05 曙光信息产业(北京)有限公司 一种多网卡ncsi管理系统
CN104407714A (zh) * 2014-11-05 2015-03-11 无锡城市云计算中心有限公司 一种实现远程多电脑切换的主板及其使用方法
CN104536514A (zh) * 2014-11-27 2015-04-22 英业达科技有限公司 具有选择性切换管理网络连接功能的服务器
CN104618141A (zh) * 2014-12-27 2015-05-13 中国船舶重工集团公司第七一一研究所 基于fpga的双网切换装置及其双网切换方法
CN105703935A (zh) * 2014-11-27 2016-06-22 英业达科技有限公司 具自动切换共享网络功能的服务器系统
WO2016101408A1 (zh) * 2014-12-24 2016-06-30 中兴通讯股份有限公司 服务器串口切换装置及方法、服务器
CN209118266U (zh) * 2018-10-17 2019-07-16 西安诺瓦电子科技有限公司 接插件、接插组件、扫描卡、显示屏系统和显示控制卡
CN112631877A (zh) * 2020-12-11 2021-04-09 苏州浪潮智能科技有限公司 Ai服务器加速卡运行状态指示装置、方法、设备及介质
CN113094316A (zh) * 2021-04-01 2021-07-09 浪潮电子信息产业股份有限公司 一种ncsi信号的在线切换装置及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120023320A1 (en) * 2010-07-23 2012-01-26 Hon Hai Precision Industry Co., Ltd. Bios chip recovery system and computer thereof
CN104133799A (zh) * 2014-08-06 2014-11-05 曙光信息产业(北京)有限公司 一种多网卡ncsi管理系统
CN104407714A (zh) * 2014-11-05 2015-03-11 无锡城市云计算中心有限公司 一种实现远程多电脑切换的主板及其使用方法
CN104536514A (zh) * 2014-11-27 2015-04-22 英业达科技有限公司 具有选择性切换管理网络连接功能的服务器
CN105703935A (zh) * 2014-11-27 2016-06-22 英业达科技有限公司 具自动切换共享网络功能的服务器系统
WO2016101408A1 (zh) * 2014-12-24 2016-06-30 中兴通讯股份有限公司 服务器串口切换装置及方法、服务器
CN104618141A (zh) * 2014-12-27 2015-05-13 中国船舶重工集团公司第七一一研究所 基于fpga的双网切换装置及其双网切换方法
CN209118266U (zh) * 2018-10-17 2019-07-16 西安诺瓦电子科技有限公司 接插件、接插组件、扫描卡、显示屏系统和显示控制卡
CN112631877A (zh) * 2020-12-11 2021-04-09 苏州浪潮智能科技有限公司 Ai服务器加速卡运行状态指示装置、方法、设备及介质
CN113094316A (zh) * 2021-04-01 2021-07-09 浪潮电子信息产业股份有限公司 一种ncsi信号的在线切换装置及方法

Also Published As

Publication number Publication date
CN113839869B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
EP1871040B1 (en) Management system and method based on intelligent platform management interface
US7835265B2 (en) High availability Ethernet backplane architecture
US7623444B2 (en) Apparatus and method for redundancy control of duplex switch board
EP1391079B1 (en) Method and system for implementing a fast recovery process in a local area network
CA2419000A1 (en) Method and apparatus for imparting fault tolerance in a switch or the like
US9384102B2 (en) Redundant, fault-tolerant management fabric for multipartition servers
WO2010072701A1 (en) Power over ethernet in a redundant ring data network
GB2377144A (en) A method and apparatus for recovery from faults in a loop network by bypassing and selectively un-bypassing ports to ascertain location of fault
US9059899B2 (en) Method and system for interrupt throttling and prevention of frequent toggling of protection groups in a communication network
CN111585835B (zh) 一种带外管理系统的控制方法、装置和存储介质
CN101360043B (zh) 内部可靠互连的通信设备
US8214680B1 (en) PoE powered management circuitry using out-of-band data port
CN101499910B (zh) 模块化交换机及其通信方法
KR20060042394A (ko) 가입자 유닛 용장 시스템 및 가입자 유닛 용장 방법
CN101404594B (zh) 热备份性能的测试方法与装置、通信设备
CN113839869B (zh) 一种bmc网口双路phy芯片切换电路和服务器
CN110557268B (zh) 对以太网帧的发送进行控制的方法和装置
CN109104319B (zh) 一种数据存储装置及方法
CN114095462A (zh) 一种雷达处理机srio通信系统的容错方法及系统
JP6007735B2 (ja) 通信装置及び電力制御方法
EP2319208B1 (en) Absolute control of virtual switches
US7590717B1 (en) Single IP address for redundant shelf processors
US20040039850A1 (en) Apparatus and method for automatically configuring network media connection
CN106656436B (zh) 一种基于智能光网络单元的通信管理方法和系统
US6982952B2 (en) Method and apparatus for bypassing a payload node

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant