CN113824295A

CN113824295A - 半导体电路

Info

Publication number: CN113824295A
Application number: CN202111097863.1A
Authority: CN
Inventors: 冯宇翔; 谢荣才; 张土明; 左安超
Original assignee: Guangdong Huixin Semiconductor Co Ltd
Current assignee: Guangdong Huixin Semiconductor Co Ltd
Priority date: 2021-09-18
Filing date: 2021-09-18
Publication date: 2021-12-21

Abstract

本发明涉及一种半导体电路，包括散热基板、绝缘层、线路层和多个电子元件，多个电子元件包括PFC驱动芯片、整流电路、PFC开关管、续流二极管和快恢复二极管，其中线路层分为强电区和弱电区，PFC驱动芯片设置于弱电区，整流电路、PFC开关管和快恢复二极管设置于强电区。通过将PFC电路独立设置于半导体电路的模块中，并且在线路层分成强电区和弱电区，二者独立区分，以此有效的减少强电区域对弱电区域的干扰，且可以独立的设置针对PFC电路的各种保护功能，以此有效的减少PFC电路的占用体积，增强其工作可靠性。

Description

半导体电路

技术领域

本发明涉及一种半导体电路，属于功率半导体器件技术领域。

背景技术

目前变频空调外电机电控的PFC电路通常采用分立元件，其设计存在多个问题：PFC分立功率元件整流桥、IGBT、FRD占用散热处片的位置比较大；整流桥、IGBT、FRD电气连接的走线宽度较大，不同网络间的爬电距离要求较高，整流桥、IGBT、FRD的PCB布局布线非常复杂难现实现；PFC电路的IGBT驱动电路、电流、电压采样电路、电流保护电路容易受到干扰，影响PFC电路稳定性。也有的PFC电路和IPM(Intelligent Power Module，智能功率模块)模块集成在一起，由于IPM模块内部本身还集成有大功率的逆变电路和对应的驱动电路，其运行时会影响到PFC电路的过流保护。

发明内容

本发明需要解决的技术问题是解决现有的PFC电路由于分立设置或者与其他电路集成与IPM模块内形成的一系列问题。

具体地，本发明公开一种半导体电路，半导体电路包括散热基板、绝缘层、线路层和多个电子元件，多个电子元件包括PFC驱动芯片、整流电路、PFC开关管、续流二极管和快恢复二极管，其中线路层分为强电区和弱电区，PFC驱动芯片设置于弱电区，整流电路、PFC开关管和快恢复二极管设置于强电区。

可选地，半导体电路的两侧还设置有强电引脚组和弱电引脚组，强电引脚组和弱电引脚组分别靠近且电连接强电区和弱电区。

可选地，弱电区设置有铺地铜箔区，驱动芯片设置于铺地铜箔区，且驱动芯片的接地端于铺地铜箔区电连接。

可选地，强电区依次设置有整流铜箔区和开关管铜箔区，强电引脚组包括整流输入输出引脚组和PFC开关引脚组，整流输入输出引脚组靠近整流铜箔区设置且与之电连接，PFC开关引脚组靠近开关管铜箔区设置且与之电连接。

可选地，开关管铜箔区包括第一开关管铜箔子区和第二开关管铜箔子区，第一开关管铜箔子区中部设置留空以设置第二开关管铜箔子区，第一开关管铜箔子区设置有PFC开关管和快恢复二极管，第二开关管铜箔子区设置有续流二极管。

可选地，整流铜箔区从左到右依次设置有第一至第三整流子铜箔区，第一整流子铜箔区设置并连接第三二极管的阳极，第二整流子铜箔区设置并连接第二二极管的阴极，第三整流子铜箔区设置并连接第一二极管和第四二极管的阳极，并且第一至第三整流子铜箔区之间连接键和线，以组成全桥整流电路。

可选地，强电引脚组的引脚之间的距离为4-8mm。

可选地，PFC驱动芯片内部设置有电源电路、电源欠压保护电路、PFC过流保护电路、温度检测电路、FO延时电路、报错电路、使能电路和过温保护电路。

可选地，散热基板的相对安装电子元件的一面设置有通过激光蚀刻或打磨形成的纹理。

可选地，绝缘层由树脂材料制成，树脂材料内部填充氧化铝和碳化铝的填料。

本发明的半导体电路，包括散热基板、绝缘层、线路层和多个电子元件，多个电子元件包括PFC驱动芯片、整流电路、PFC开关管、续流二极管和快恢复二极管，其中线路层分为强电区和弱电区，PFC驱动芯片设置于弱电区，整流电路、PFC开关管和快恢复二极管设置于强电区。通过将PFC电路独立设置于半导体电路的模块中，并且在线路层分成强电区和弱电区，二者独立区分，以此有效的减少强电区域对弱电区域的干扰，且可以独立的设置针对PFC电路的各种保护功能，以此有效的减少PFC电路的占用体积，增强其工作可靠性。

附图说明

图1为本发明实施例的半导体电路的电路原理简化图；

图2为本发明实施例的PFC驱动芯片的框图；

图3为本发明实施例的半导体电路的电路布线层和电子元件的电气连接图；

图4为本发明实施例的半导体电路的封装尺寸示意图；

图5为本发明实施例的半导体电路的正视图；

图6为图5中X-X方向剖视图；

图7为本发明半导体电路引脚安装前的示意图。

附图标记：

PFC驱动芯片001，引脚002，加强筋0021，键合线003，密封层004，电路布线层005，铺地铜箔区0051，第一整流子铜箔区0052，第二整流子铜箔区0053，第三整流子铜箔区0054，第一开关管铜箔子区0055，第二开关管铜箔子区0056，散热基板006，电子元件007，绝缘层008。

具体实施方式

需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。

本发明提出一种半导体电路，如图1至图5所示，半导体电路包括散热基板006、绝缘层008、线路层和多个电子元件007，多个电子元件007包括PFC驱动芯片001、整流电路、PFC开关管、续流二极管和快恢复二极管，其中线路层分为强电区和弱电区，PFC驱动芯片001设置于弱电区，整流电路、PFC开关管和快恢复二极管设置于强电区。其中PFC开关管、续流二极管和快恢复二极管组成PFC开关管电路。第一二极管D1至第四二极管D4组成整流电路。如图1所示，PFC开关管为第一IGBT管IGBT1、续流二极管为第五续流二极管D5、快恢复二极管为第六快恢复二极管D6，第一二极管D1至第四二极管D4组成组成整流电路。

不同于现有技术中的分立元件组成的PFC电路，或者将PFC电路和逆变电路集成于一体的IPM模块，本发明的半导体电路的模块，内部只单独的设置PFC相关电路，主要包含整流电路、PFC驱动芯片001和PFC开关电路三大块，其中PFC驱动芯片001工作于低压的弱电如电压在12V以内，而整流电路和PFC开关电路工作于强电区如交流220V和直流300V，然后半导体电路外界体积较大的分立元件包括储能电感并和大容量的滤波电路一起组成完整的PFC电路。通过将PFC电路独立设置于半导体电路的模块中，并且在线路层分成强电区和弱电区，二者独立区分，以此有效的减少强电区域对弱电区域的干扰，且可以独立的设置针对PFC电路的各种保护功能，以此有效的减少PFC电路的占用体积，增强其工作可靠性。

在本发明的一些实施例中，如图1至图4所示，半导体电路的两侧还设置有强电引脚组0023和弱电引脚组0022，强电引脚组0023和弱电引脚组0022分别靠近且电连接强电区和弱电区。其中强电引脚组0023主要连接于PFC开关管电路和整流电路，弱电引脚组0022主要连接PFC驱动芯片001，具体设置于半导体电路两侧的端口包括：第六快恢复二极管D6的阴极做为PFC电路的高压输出的VCC端口，第五续流二极管D5的阴极、第一IGBT的集电极和第六快恢复二极管D6的阳极的共接端口做为PFC电路的高压输入的PFCL端口，第一IGBT的发射极和第五续流二极管D5的阳极共接端口做为PFC电路的接地端口VSS，第一二极管D1的阴极与第二二极管D2的阳极相连作为模块的一交流输入的ACS端口，第三二极管D3的阳极与第四二极管D4的阴极相连作为模块的另一交流输入的ACR端口，第一二极管D1的阳极与第四二极管D4的阳极相连作为模块的整流负极输入的DBN端口，第二二极管D2的阴极与第三二极管D3的阴极相连作为模块的整流正极输出的DBP端口，与上述的这些端口连接的都为强电引脚组0023。另外VDD、GND、PFCIN、RCIN、FLY\EN、PFCTRIP、TH分别与PFC驱动芯片001连接，与这些端口连接的都为弱电引脚组0022。强电引脚组0023和弱电引脚组0022分别设置于半导体电路的两侧，从而方便半导体电路应用于具体的控制电路时，方便PCB的布线，使得对应的PFC电路的强电区布线和弱电区布线分别位于半导体电路的两侧，从而实现一定距离的隔离，减少彼此的干扰。具体地，为保证安全的爬电距离，强电引脚组0023中的引脚002之间的间距为4-8mm如图4中的6mm，弱电引脚组0022中的引脚002间距可以设置相对窄，也可以间距设置相同。

在本发明的一些实施例中，如图3所示，弱电区设置有铺地铜箔区0051，驱动芯片设置于铺地铜箔区0051，且驱动芯片的接地端于铺地铜箔区0051电连接。其中铺地铜箔区0051的面积相对驱动芯片的面积大，铺地铜箔区0051的面积大于驱动芯片的面积至少30％以上，驱动芯片的底面设置有接地端，从而与较大面积的铺地铜箔区0051点连接。设置较大面积的铺地铜箔区0051，能有效的减少附件的强电区的电路的干扰，提升其工作的可靠性。进一步地，在驱动芯片的表面设置多个键合区，分别通过键合线003连接依次排列的TH、PFCTRIP、FLY\EN、RCIN、PFCIN、VDD引脚002，且铺地铜箔区0051在PFCIN引脚和VDD引脚之间设置突出部，以直接连接PFCIN引脚和VDD引脚之间的GND引脚。

在本发明的一些实施例中，如图3所示，强电区依次设置有整流铜箔区和开关管铜箔区，强电引脚组0023包括整流输入输出引脚组和PFC开关引脚组，整流输入输出引脚组靠近整流铜箔区设置且与之电连接，PFC开关引脚组靠近开关管铜箔区设置且与之电连接。

具体地，整流铜箔区包括三个整流子铜箔区，从左到右依次设置有第一至第三整流子铜箔区0054，第一整流子铜箔区0052设置并连接第三二极管D3的阳极，第二整流子铜箔区0053设置并连接第二二极管D2的阴极，第三整流子铜箔区0054设置并连接第一二极管D1和第四二极管D4的阳极，并且第一至第三整流子铜箔区0054之间连接键合线，以组成全桥整流电路。从左到右分别设置ACR引脚、DBP引脚、ACS引脚和DBN引脚，其中ACR引脚连接第一整流子铜箔区0052，DBP引脚通过键合线连接第二二极管D2的的阳极，ACS引脚通过键合线连接第一二极管D1的的阳极，DBN引脚连接第三铜箔区即共同连接第一二极管D1和第四二极管D4的阳极，通过如此的设置，能尽量的减少键合线的连接，使得整流电路的线路设置简单。

具体地，开关管铜箔区包括第一开关管铜箔子区0055和第二开关管铜箔子区0056，第一开关管铜箔子区0055中部设置留空以设置第二开关管铜箔子区0056，第一开关管铜箔子区0055设置有PFC开关管和第六快恢复二极管D6，第二开关管铜箔子区0056设置有第五续流二极管D5。其中第一开关管铜箔子区0055中部区域留空，以容纳第二开关管铜箔子区0056，第二开关管铜箔子区0056面积相对较小，其设置第五续流二极管D5，其功率相对PFC开关管和第六快恢复二极管D6要低，因此第五续流二极管D5的封装体积相对小，对应的设置铜箔也较小，如图3中第五续流二极管D5的封装体积不到第六快恢复二极管D6封装体积的一半。第一开关管铜箔子区0055的中部在靠近半导体电路封装的侧边设置由突出部，其中PFC开关管即第一IGBT的底部的集电极和第六快恢复二极管D6的底部的阳极连接第一开关管铜箔子区0055，以此突出部与之连接，形成PFC电路的高压输入的PFCL端口，该端口与PFCL引脚直接连接，而设置于PFCL引脚左侧的接地引脚VSS通过键合线003和第一IGBT的表面的发射极连接，设置于PFCL引脚右侧的引脚VCC通过键合线003和第六快恢复二极管D6的表面的阴极连接。第五续流二极管D5底部的阳极和第二开关管铜箔子区0056连接，第五续流二极管D5底部的表面的阴极通过键合线003连接PFCL引脚。第一IGBT的表面的栅极通过键合线003连接驱动芯片表面的一键合区即驱动信号输出端，以此实现与驱动芯片的电连接。

通过上述实施例在半导体电路中设置弱电区和强电区的铜箔区，以及在铜箔区上设置对应的电子元件007，使得强电区和弱电区的电路有效的独立分离，且强电区和弱电区的引脚002与与电子元件007和铜箔区的线路连接简单，并且强电侧的引脚和弱电侧的引脚完全由于强电区和弱电区的设置分离开，以此使得半导体电路应用到控制电路板组成完整的PFC电路时，能使得电路板上的强弱电PCB走线分离开，有效的提示PFC的抗干扰能力。相对分立元件的PFC电路，由于半导体电路的封装尺寸小，如可以做到(20±0.2)*(38±0.2)平方毫米，能有效的减少PFC电路的布线面积，满足电控小型化需求。

在本发明的一些实施例中，如图2所示，PFC驱动芯片001内部包含电源电路、电源欠压保护电路、PFC过流保护电路、温度检测电路、FO延时电路、报错电路、使能电路、过温保护电路等模块，其中电源电路包括5V LDO电路和1.2V BANDGAP电路，给PFC驱动芯片001内部所有电路和外部电路供给5V电压，同时给PFC驱动芯片001以及外部电路提供稳定的1.2V电压基准；电源电路与电源欠压保护电路连接，实现电源欠压保护功能；使能电路，实现使能功能；过流保护电路实现过流保护功能；过压保护电路实现过压保护功能；过温保护电路实现过温保护功能；报错电路当内部出现欠压、过流、过压、过温等情况时，对外输出报错信号。

在本发明的一些实施例中，如图5至图7所示，半导体电路包括散热基板006、电路布线层005、多个电子元件007、多个引脚002和密封层004。其中散热基板006由金属材料制成，其包括处于上方的安装面和下方的散热面，具体可以是由1100、5052等材质的铝构成的矩形板材。散热面的表面可通过激光蚀刻、打磨等方式形成纹理，通过纹理使得散热基板006与密封层004结合紧密，绝缘层008设置在散热基板006的安装面，绝缘层008可由环氧树脂等树脂材料制成，并在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件007的接触面的风险，填料可采用球形、角形或者角形与球形混合型。在绝缘层008上设置铜箔，并通过刻蚀使铜箔形成电路布线层005，在电路布线层005的特定位置涂装锡膏，如图3中安装PFC驱动芯片001、PFC开关管、续流二极管和快恢复二极管等电子元件007的位置以及安装引脚的位置涂装锡膏。将铜材形成适当形状，并进行表面镀层处理，作为多个引脚002，为了避免电子元件007在后续加工工序中被静电损伤，引脚002的特定位置通过加强筋0021相连。电子元件007和引脚002通过锡膏焊焊接在电路布线层005上。密封层004可由树脂形成，通过传递模方式使用热固性树脂模制，也可使用注入模方式使用热塑性树脂模制。密封层004有两种封装结构，一种是密封层004包覆散热基板006的上下两面，并包覆设置在散热基板006上的电子元件007，同时还包覆引脚002设置于散热基板006的一端，为密封层004的全包覆方式；在另一种封装方式中，密封层004包覆散热基板006的上表面，即包覆散热基板006、电子元件007和设置于散热基板006的一端的引脚002，散热基板006的下表面即散热面露出于密封层004，以此形成密封层004的半包覆方式。图5所示的为密封层004的全包覆方式。在电子元件007、线路层和引脚002之间还连接键合线003，键合线003通常为金线、铜线、金铜混合线、38um或者38um以下细铝线。在电子元件007如第一IGBT、或PFC驱动芯片001等表面设置了至少一个键合焊盘，键合线003以此通过焊接的方式连接到这些键合焊盘。具体的，键合线003可以连接电子元件007和电子元件007之间，可以连接电子元件007和线路层之间，可以连接电子元件007和引脚002之间等，以此形成整个半导体电路的电路连接。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

1.一种半导体电路，其特征在于，所述半导体电路包括散热基板、绝缘层、线路层和多个电子元件，所述多个电子元件包括PFC驱动芯片、整流电路、PFC开关管、续流二极管和快恢复二极管，其中所述线路层分为强电区和弱电区，所述PFC驱动芯片设置于所述弱电区，所述整流电路、PFC开关管和快恢复二极管设置于所述强电区。

2.根据权利要求1所述的半导体电路，其特征在于，所述半导体电路的两侧还设置有强电引脚组和弱电引脚组，所述强电引脚组和弱电引脚组分别靠近且电连接所述强电区和所述弱电区。

3.根据权利要求2所述的半导体电路，其特征在于，所述弱电区设置有铺地铜箔区，所述驱动芯片设置于所述铺地铜箔区，且所述驱动芯片的接地端于所述铺地铜箔区电连接。

4.根据权利要求2所述的半导体电路，其特征在于，所述强电区依次设置有整流铜箔区和开关管铜箔区，所述强电引脚组包括整流输入输出引脚组和PFC开关引脚组，所述整流输入输出引脚组靠近所述整流铜箔区设置且与之电连接，所述PFC开关引脚组靠近所述开关管铜箔区设置且与之电连接。

5.根据权利要求4所述的半导体电路，其特征在于，所述开关管铜箔区包括第一开关管铜箔子区和第二开关管铜箔子区，所述第一开关管铜箔子区中部设置留空以设置所述第二开关管铜箔子区，所述第一开关管铜箔子区设置有PFC开关管和快恢复二极管，所述第二开关管铜箔子区设置有续流二极管。

6.根据权利要求4所述的半导体电路，其特征在于，所述整流铜箔区从左到右依次设置有第一至第三整流子铜箔区，所述第一整流子铜箔区设置并连接第三二极管的阳极，所述第二整流子铜箔区设置并连接第二二极管的阴极，所述第三整流子铜箔区设置并连接第一二极管和第四二极管的阳极，并且所述第一至第三整流子铜箔区之间连接键和线，以组成全桥整流电路。

7.根据权利要求4所述的半导体电路，其特征在于，所述强电引脚组的引脚之间的距离为4-8mm。

8.根据权利要求1所述的半导体电路，其特征在于，所述PFC驱动芯片内部设置有电源电路、电源欠压保护电路、PFC过流保护电路、温度检测电路、FO延时电路、报错电路、使能电路和过温保护电路。

9.根据权利要求1所述的半导体电路，其特征在于，所述散热基板的相对安装电子元件的一面设置有通过激光蚀刻或打磨形成的纹理。

10.根据权利要求1所述的半导体电路，其特征在于，所述绝缘层由树脂材料制成，所述树脂材料内部填充氧化铝和碳化铝的填料。