CN113823649A - 半导体装置、影像感测器及其形成方法 - Google Patents

半导体装置、影像感测器及其形成方法 Download PDF

Info

Publication number
CN113823649A
CN113823649A CN202110756491.2A CN202110756491A CN113823649A CN 113823649 A CN113823649 A CN 113823649A CN 202110756491 A CN202110756491 A CN 202110756491A CN 113823649 A CN113823649 A CN 113823649A
Authority
CN
China
Prior art keywords
substrate
region
heterogeneous layer
semiconductor material
pixel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110756491.2A
Other languages
English (en)
Other versions
CN113823649B (zh
Inventor
李岳川
黄仕贤
陈嘉展
陈步芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113823649A publication Critical patent/CN113823649A/zh
Application granted granted Critical
Publication of CN113823649B publication Critical patent/CN113823649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

提供用于有效吸集杂质的半导体装置及其形成方法。在一些实施例中，半导体装置包括：基板；像素区，设置于基板中；隔离区，设置于基板中且邻近像素区内，其中隔离区包含晶种区，晶种区包含第一半导体材料；以及异质层，位于晶种区上，其异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。

Description

半导体装置、影像感测器及其形成方法
技术领域
本公开实施例涉及半导体装置，特别涉及用于有效吸集(gettering)杂质的半导体装置及其形成方法。
背景技术
半导体影像感测器通常包括互补金属氧化物半导体(complementarymetaloxidesemiconductor：CMOS)影像感测器(CMOSimagesensor：CIS)和电荷耦合器件(chargecoupleddevice：CCD)感测器，它们广泛地用于感测各种应用中的光，如数码相机(digitalstillcamera：DSC)、移动电话相机、数字影像(digitalvideo：DV)和数字录影机(digitalvideorecorder：DVR)的应用。例如，影像感测器可用于感测投向半导体基板的暴露光。CMOS影像感测器通常包括一个具有感光元件(像素)阵列的主动区与一个周边区。这些产品利用包含光二极管与其他元件(例如晶体管)的主动像素(即影像感测器元件或单元)阵列，将影像转为数字数据或电信号。
光二极管的特征在于暗电流(darkcurrent：DC)或白色像素(whitepixel：WP)性能。为了改善DC和WP性能，已生成了用于杂质吸集的缺陷中心。在一例子中，基于如碳布植以生成硅缺陷(silicondefects)，作为像素或光二极管附近的吸集中心。然而这些吸集中心会在附近的光二极管中导致晶体缺陷和额外的漏电流，而造成更差的DC和WP性能。在另一例子中，在热处理中将一背面的多晶层(polylayer)作为收集金属离子和缺陷的吸集中心。然而，此背面的多晶层离光二极管很远，例如高达数百微米。这使吸集能力降低，因为光二极管中的金属离子很难或不可能行进到那么远的吸集中心。
因此，用于吸集杂质的现有装置及方法尚未在各方面都令人满意。
发明内容
本公开实施例提供一种半导体装置，包括：基板；像素区，设置于基板中；隔离区，设置于基板中且邻近像素区内，其中隔离区包含晶种区，晶种区包含第一半导体材料；以及异质层，位于晶种区上，其异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。
本公开实施例提供一种影像感测器，包括多个像素单元的每一个，其中这些像素单元包含：基板；像素区，设置于基板中；隔离区，位于像素区上，其中隔离区包含第一半导体材料；以及异质层，位于隔离区上，其中异质层包含第二半导体材料，并且第一半导体材料以及第二半导体材料之间具有晶格失配。
本公开实施例提供一种半导体装置的形成方法，此方法包括至少一像素单元，包括：提供基板，包含第一半导体材料；形成像素区于基板内；形成沟槽延伸至基板内以及像素区的邻近处内；以及磊晶生成异质层于沟槽的底面上，其中异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。
附图说明
以下配合附图详述本公开各实施例。附图的提供仅旨于说明的目的，且仅为描述本公开的示例性实施例，以便读者理解本公开的内容。因此，不应将附图视为限定本公开的广度、范围或适用性。应注意的是，为了清楚及便于说明，这些图不一定按比例绘制。
图1是根据本公开的一些实施例，示出包括像素单元与吸集中心的半导体装置的剖面示意图。
图2是根据本公开的一些实施例，示出于两种半导体材料界面处的晶格结构的剖面示意图。
图3A至图3K是根据本公开的一些实施例，示出形成包括至少一像素单元的半导体装置的方法的中间阶段的剖面示意图。
图4是根据本公开的一些实施例，示出形成包括至少一像素单元的半导体装置的方法的流程图。
图5A至图5K是根据本公开的一些实施例，示出另一种形成包括至少一像素单元的半导体装置的方法的中间阶段的剖面示意图。
图6是根据本公开的一些实施例，示出另一种形成包括至少一像素单元的半导体装置的方法的流程图。
图7是根据本公开的一些实施例，示出另一种包括像素单元与吸集中心的半导体装置的剖面示意图。
图8是根据本公开的一些实施例，示出又一种包括像素单元与吸集中心的半导体装置的剖面示意图。
图9是根据本公开的一些实施例，示出再一种包括像素单元与吸集中心的半导体装置的剖面示意图。
符号说明
100：半导体装置
110：基板
120：像素区
130：隔离区
135：晶种区
140：异质层
141：差排
142：应变
150：转移栅极(转移闸)
160：间隔物
190：杂质200：晶格结构
210：半导体材料
220：半导体材料
230：差排
300：半导体装置
310：基板
320：像素区
330：转移栅极
335：间隔物
340：硬遮罩
350：光刻胶
360：沟槽
365：底面
370：异质层
371：差排
372：应变
380：隔离区
390：杂质
400：形成半导体装置的方法
402-420：操作程序
600：形成半导体装置的方法
602-622：操作程序
500：半导体装置
510：基板
520：像素区
530：转移栅极
535：间隔物
540：硬遮罩
550：光刻胶
551：开口
560：沟槽
561：隔离区
565：底面
570：异质层
571：差排
572：应变
590：杂质
700：半导体装置
710：基板
721：第一感光区域
722：第二感光区域
730：隔离区
735：底面
740：异质层
741：差排
742：应变
750：转移栅极
760：间隔物
770：沟槽隔离
790：杂质
800：半导体装置
810：基板
820：像素区
830：隔离区
835：顶面
840：异质层
841：差排
842：应变
850：转移栅极
860：间隔物
890：杂质
900：半导体装置
910：基板
920：像素区
930：隔离区
935：顶面
940：异质层
941：差排
942：应变
950：转移栅极
960：间隔物
990：杂质
具体实施方式
以下配合附图详述本公开各实施例，以便本公开所属技术领域中技术人员可制作及使用本公开。在本公开所属技术领域中技术人员应理解，他们能在阅读本公开后，在不脱离本公开的范围下将此处描述的示例进行各种改变或修改。因此，本公开不限于在此描述和说明的示例性实施例和应用。另外，本文公开的方法中，步骤的特定顺序和/或层级仅为示例性方法。根据设计偏好，可以在本公开的范围内重新设置所公开的方法或工艺中步骤的特定顺序或层级。因此，所属技术领域中技术人员将理解，本文公开的方法和技术以示例顺序呈现各种步骤或动作，除非另有明示，否则本公开内容不限于所呈现的特定顺序或层级。
再者，其中可能用到与空间相对用词，例如“在…之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作程序中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。诸如“附接”、“固定”、“连接”和“互连”之类的术语是指一种关系，结构通过中间结构直接或间接地彼此固定或附接，以及可移动的或固定的附件或关系，除非另有明示。
除非另有明定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域中技术人员通常所理解的相同含义。所应知悉，诸如在常用词典中定义的术语，其含义应解释为与于相关领域与本公开中的含义一致，并且不以理想化或过于正式的意义的方式进行解释，除非在本文中明定。
现在将详细参考本公开的实施例，其示例在附图中进行示出。在可能的情况下，在图中和描述中使用相同的附图标记来代表相同或类似的部件。
本公开提供了用于吸集杂质的半导体装置及其形成方法，其中异质层在影像感测器(如互补金属氧化物半导体(CMOS)影像感测器(CIS))的像素区邻近处生成以作为吸集中心，从而改善影像感测器的暗电流(DC)和白色像素(WP)性能。此异质层为一牺牲与非光活性区，且具有超缺陷结构(superdefectivestructure)，以收集包含像素区的硅块体区中的缺陷，例如金属离子、硅点缺陷、杂质等，以形成装置电路。
在一实施例中，所公开的装置，例如影像感测器，包括位于基板中的像素区，以及邻近像素区域且高密度缺陷的异质层。此异质层包含的半导体材料具有的晶格常数与基板中的半导体材料不同。例如，当基板由硅(Si)制成时，异质层可以包含：锗(Ge)、硅锗(SiGe)、锗锡(GeSn)、砷化铟(InAs)、锑化铟(InSb)、碳化硅(SiC)、硼化硅(SiB)、磷硅酸盐(SiP)或任何其它与硅具有晶格失配的半导体材料。两种半导体材料之间的晶格失配会导致缺陷，如源自于异质界面的差排或应变，并穿透至异质层中。异质层所导致的应变和缺陷对热处理后装置的金属离子、硅点缺陷和杂质的吸集非常有效，这使基板硅区域的应变和缺陷减少。
在一实施例中，异质层是作为吸集中心的高缺陷层，并且非常靠近像素区、损坏的浅沟槽隔离(STI)和/或损坏的光二极管表面，这些是暗电流和白色像素的主要来源。因此，靠近光二极管的异质层可以吸引更多来自光二极管的缺陷，以减少暗电流和白色像素。
同时，产生的高密度缺陷(包含应变和差排)只位于异质层内，而不在基板的硅区域。亦即，缺陷和差排源自于高缺陷层，并且止于异质界面，而不超出高缺陷层或异质层。缺陷和差排通常位于异界面附近和异质层内。由于这种清晰而可控的缺陷边界，异质层可以位于非常靠近光二极管或感光区域的位置，以实现高吸杂效率。虽然产生的晶体缺陷(如应变和差排)被限制于异质层中以吸引杂质，晶体缺陷并不会延伸至硅区域或像素区而导致光二极管的损坏。因此，所公开的装置结构可以提供有效的杂质吸集，而不会对光二极管中的硅造成伤害，从而避免漏电流的副作用。
根据各实施例，异质层可设置于基板中并靠近光二极管、在光二极管上方或正好位在光二极管上。根据一些实施例，该装置还包括隔离区，此隔离区可在异质层的周围或在异质层的下方。在一实施例中，隔离区包括硅和掺质，用于将该异质层与该基板中产生的电荷载体进行隔离。掺质的导电类型可具有n型或p型的导电型。
图1是根据本公开的一些实施例，示出包括像素单元与吸集中心的半导体装置的剖面示意图。在一些实施例中，半导体装置100是CMOS影像感测装置，可操作程序该装置以感应入射光。
如图1所示，半导体装置100包括基板110、像素区120、隔离区130、异质层140和转移栅极150。基板110可包含：IV族材料、IV族材料化合物或III-V族材料化合物。像素区120设置于基板110中，可包含具有掺质的半导体材料。该掺质具有n型或p型的导电型。在一实施例中，基板110包含硅；而像素区120包含作为感光材料的掺杂硅。
基板110中除了像素区120以外的部分可称为非像素区。转移栅极150设置于基板110的非像素区上。像素区120可包含光二极管，以感应入射光并基于像素区120中的光电效应使基板110产生电荷载体。电荷载体形成电流，此电流由转移栅极150引导至其他装置，例如晶体管或其他MOS装置。转移栅极150可被间隔物160包围。在一实施例中，转移栅极150包含金属或导电材料；并且间隔物160包含介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅或其任意组合。
基板110和像素区120皆可具有在工艺中所产生的金属离子、点缺陷或其他杂质。异质层140设置于基板110中且邻近像素区120，以提供基板110和像素区120中的杂质190吸集，例如金属离子、点缺陷，或其他杂质。在一实施例中，异质层140与像素区120之间的距离小于一微米。在另一实施例中，异质层140和像素区120之间的距离小于100纳米。在另一实施例中，异质层140和像素区120之间的距离小于10纳米。
在图1所示的例子中，异质层140设置于沟槽中，该沟槽具有底面。沟槽的底面作为晶种区，用于磊晶生成异质层140于沟槽上。亦即，异质层140是磊晶生成于晶种区135上的。在一实施例中，异质层140具有大于像素区120的深度。
如图1所示，隔离区130设置于基板110中且邻近像素区120。在一实施例中，隔离区130与像素区120直接接触。在图1的示例中，异质层140设置于延伸至隔离区130的沟槽中。因此，隔离区130包含晶种区135，而异质层140生成于晶种区135上。因此，如图1所示，异质层140被隔离区130所包围。在一实施例中，隔离区130包含与基板110相同的半导体材料，并且包含用于将异质层140与基板110中产生的电荷载体进行隔离的掺质。该掺质具有n型或p型的导电型。
在一实施例中，虽然基板110包含第一半导体材料，但异质层140包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。在一个例子中，虽然基板110包含硅(Si)；但异质层140可以包含晶格常数比硅更大的材料，例如锗(Ge)、硅锗(SiGe)、锗锡(GeSn)、砷化铟(InAs)或锑化铟(InSb)。在另一个例子中，虽然基板110包含硅(Si)；但异质层140可以包含晶格常数比硅更小的材料，例如碳化硅(SiC)、硼化硅(SiB)或磷硅酸盐(SiP)。
图2是根据本公开的一些实施例，示出于两种半导体材料210、220界面处的晶格结构200的剖面示意图。如图2所示，下层材料210可以是Si，如图1中的基板110和隔离区130的晶种区135；上层材料220可以是SiGe，如图1中的异质层140。如图2所示，由于Si和SiGe这两种材料之间具有晶格失配，因此在上层材料220中和两种材料之间的界面产生差排230。两种材料之间的界面可称为异质界面。
参照图1，由于晶种区135的晶格匹配，异质层140在异质界面导致如差排141及应变142的缺陷，其中缺陷或应变可以穿透至异质层140中。在一实施例中，异质层140中的应变、缺陷和差排位于异质界面的邻近处。由异质层140导致的应变和缺陷对于基板110和像素区120中的杂质190(例如金属离子、点缺陷或其它杂质等)吸集，是非常有效的，特别是在热处理之后。
此外，源自于异质层140内的应变、缺陷及差排止于异质层140和隔离区130之间的异质界面。亦即，应变、缺陷和差排位于异质层140内，但不在隔离区130或基板110的其它部分内。异质层140的明确界限将应变、缺陷及差排限定于异质层140内，从而保证不会有缺陷从异质层140延伸至基板110或像素区120内而造成硅晶伤害。
图3A至图3K是根据本公开的一些实施例，示出形成包括至少一像素单元的半导体装置(例如图1中的半导体装置100)的方法的中间阶段的剖面示意图。图3A是包括半导体基板310的半导体装置的剖面图，根据本公开的一些实施例，此半导体基板310提供于工艺的各阶段之一。半导体基板310可提供以包含第IV族材料、第IV族材料化合物或第III-V族材料化合物。例如，第IV族材料可以是Si。
图3B是根据本公开的一些实施例，示出包括像素区320的半导体装置的剖面示意图，像素区320在工艺的各阶段之一形成于基板310内。像素区320可以通过将掺质掺入基板310中而形成。此掺质具有n型或p型的导电型。基板310中除像素区320外的其余部分可称为非像素区。
如图3C所示，转移栅极330形成于基板310的非像素区上并与其接触。或者，如图3C所示，在基板310顶部的转移栅极330周围形成间隔物335。在一实施例中，转移栅极330包含金属或导电材料；并且间隔物335包含介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅或其任意组合。
如图3D所示，根据本公开的一些实施例，在工艺的各阶段之一，硬遮罩340沉积于基板310和像素区320上。在一实施例中，硬遮罩340可以包含诸如：氧化硅、氮化硅，及氮氧化硅等材料。
在一些示例中，如图3E所示，根据本公开的一些实施例，在工艺的各阶段之一中，将图案化光刻胶350沉积于硬遮罩340上。在一个实施例中，图案化光刻胶350可以包含如SEPR602这样的材料。
如图3F所示，根据本公开的一些实施例，在工艺的各阶段之一中，将硬遮罩340蚀刻成具有基于图案化光刻胶350而决定的图案。在图3F中的示例中，该图案提供了位于基板310顶部且靠近像素区320的硬遮罩340开口。
如图3G所示，根据本公开的一些实施例，在工艺的各阶段之一中，基于图案化光刻胶350和硬遮罩340，将基板310进行蚀刻以形成沟槽360。在图3G的示例中，沟槽360从硬遮罩340的开口处延伸至基板310中以及像素区320的邻近处。根据各实施例，沟槽360与像素区320之间的距离可小于一微米、小于100纳米或小于10纳米。沟槽360具有底面365，该底面具有与基板310相同的半导体材料。
如图3H所示，根据本公开的一些实施例，在形成沟槽360后，在工艺的各阶段之一中，可视需要去除图案化的光刻胶350。例如，可通过使用蚀刻工艺、抛光工艺或薄化工艺以去除图案化光刻胶350。
如图3I所示，根据本公开的一些实施例，在工艺的各阶段之一中，在沟槽360中形成异质层370以填充该沟槽360。在图3I的示例中，异质层370磊晶生成于沟槽360的底面365上。虽然底面365和基板310包含第一半导体材料，但异质层370包含第二半导体材料，该第二半导体材料具有与第一半导体材料不同的晶格常数。例如，当第一半导体材料是硅时，异质层370可以包含晶格常数比硅大的材料，例如Ge、SiGe、GeSn、InAs或InSb；或者包含晶格常数比硅小的材料，例如SiC、SiB或SiP。由于第一半导体材料和第二半导体材料之间的晶格失配，缺陷(例如差排371和应变372)于异质层370内形成，并止于异质层370和基板310之间的异质界面。
如图3J所示，根据本公开的一些实施例，在形成异质层370后，在工艺的各阶段之一中可视需要去除硬遮罩340。例如，可以通过使用蚀刻工艺、抛光工艺或薄化工艺以去除硬遮罩340。如此便形成了半导体装置300。
在一些示例中，异质层370是通过在沟槽中磊晶生成第二半导体材料与掺质而形成的。该掺质的导电类型具有n型或p型的导电型。接着，如图3K所示，半导体装置300可进行退火，以便将掺质驱入至基板310中，以在异质层370周围形成隔离区380。异质层370可以在基板310和像素区320中提供杂质390的吸集，例如金属离子、点缺陷或其他杂质。隔离区380提供电中性区域，基于如入射光进入像素区320中的感光材料，用于将异质层370与基板310中产生的电荷载体进行隔离。
图4是根据本公开的一些实施例，示出形成包括至少一像素单元的半导体装置(例如图1中的半导体装置100)的方法400的流程图。该形成半导体装置的方法始于操作程序402，在该操作程序中，提供包含第一半导体材料的基板。在操作程序404中，在基板内形成像素区，其中在像素区以外的基板的其余部分形成非像素区。
在操作程序406中，在基板的非像素区上形成转移栅极。在操作程序408中，在基板上沉积硬遮罩。在操作程序410中，在硬遮罩上沉积图案化光刻胶。在操作程序412中，将硬遮罩和基板进行蚀刻以形成延伸至基板的沟槽。
在操作程序414中，去除硬遮罩上的光刻胶。在操作程序416中，在沟槽中利用掺质将第二半导体材料进行磊晶生成，以形成异质层。该掺质具有n型或p型的导电型。在操作程序418中，去除基板上的硬遮罩以形成装置。在操作程序420中，对装置进行退火，以将掺质驱入至基板中，以在异质层周围形成隔离区。
图5A至图5K是根据本公开的一些实施例，示出另一种形成包括至少一像素单元的半导体装置的方法的中间阶段的剖面示意图，例如图1中半导体装置100的另一种方法。图5A至图5K所示方法的阶段分别与图3A至图3K中所示方法的阶段相似。如图5F所示，基于图案化光刻胶550，将硬遮罩540进行蚀刻，以在基板510顶部靠近像素区520处提供开口551。
如图5G所示，隔离区561通过以下形成于基板510内：通过开口551使用掺质将基板510进行掺杂，以提供隔离区561。该掺质具有n型或p型的导电型。隔离区561为设置于基板510中并靠近像素区520的电中性区域。
如图5H所示，根据本公开的一些实施例，在工艺的各阶段之一，基于图案化光刻胶550和图案化硬遮罩540，将基板510中的隔离区561进行蚀刻，以形成沟槽560。在图5G中的示例中，沟槽560从硬遮罩540的开口延伸至隔离区561以及该像素区520的邻近处内。根据各实施例，沟槽560与像素区520之间的距离可以小于一微米、小于100纳米或小于10纳米。沟槽560具有底面565，该底面具有与隔离区561和基板510相同的半导体材料。
如图5I所示，例如通过使用蚀刻工艺、抛光工艺或薄化工艺以去除图案化光刻胶550。接着，如图5J所示，在沟槽560中形成异质层570以填充沟槽560。在图5J的示例中，异质层570磊晶生成于沟槽560的底面565上。底面565和基板510包含第一半导体材料，而异质层570包含第二半导体材料，该第二半导体材料具有与第一半导体材料不同的晶格常数。例如，当第一半导体材料是硅时，异质层570可以包含晶格常数比硅大的的材料，例如Ge、SiGe、GeSn、InAs或InSb；或者包含晶格常数比硅小的的材料，例如SiC、SiB或SiP。由于第一半导体材料和第二半导体材料之间具有晶格失配，造成缺陷(例如差排571和应变572)在异质层570内形成，并止于异质层570和基板510中的隔离区561之间的异质界面。
如图5K所示，去除硬遮罩540，如通过使用蚀刻工艺、抛光工艺或薄化工艺。这形成了半导体装置500。在一些例子中，异质层570可以提供在基板510和像素区520中的杂质590，例如金属离子、点缺陷或其他杂质的吸杂。基于如入射光进入像素区520中的感光材料，隔离区561用于将异质层570与基板510中产生的电荷载体进行隔离。
图6是根据本公开的一些实施例，示出另一种形成包括至少一像素单元的半导体装置(例如图1中的半导体装置100)的方法600的流程图。该方法始于操作程序602，提供包含第一半导体材料的基板。在操作程序604中，在基板内形成像素区，其中除像素区外基板的其余部分形成非像素区。
在操作程序606中，在基板的非像素区上形成转移栅极。在操作程序608中，在基板上沉积硬遮罩。在操作程序610中，在硬遮罩上沉积图案化光刻胶。在操作程序612中，根据图案化光刻胶蚀刻硬遮罩，以在基板上形成硬遮罩的开口。
在操作程序614中，通过开口对基板进行掺杂，以在基板中形成靠近像素区的隔离区。在操作程序616中，对基板中的隔离区进行蚀刻，以在隔离区中形成沟槽。在操作程序618中，去除硬遮罩上的光刻胶。在操作程序620中，在沟槽的底面上磊晶生成第二半导体材料，以形成异质层。在操作程序622中，去除基板上的硬遮罩，以形成装置。
图7是根据本公开的一些实施例，示出另一种包括像素单元与吸集中心的半导体装置700的剖面示意图。该装置700包括基板710和设置于基板710中的像素区。该像素区包含：设置于基板710中的第一感光区域721，以及设置于第一感光区域721上的第二感光区域722。在一实施例中，第一感光区域721包含第一导电类型的第一掺质；第二感光区域722包含第二导电类型的第二掺质，其不同于第一导电类型。在一实施例中，基板710包含硅；第一感光区域721包含n型掺杂硅，以形成n型光二极管感测器；以及第二感光区域722包含p型掺杂硅，以形成p型光二极管感测器。在一实施例中，第一感光区域721和第二感光区域722形成p-n接面，当像素区暴露于光线时，该p-n接面用于将光子转化为电子。
与图1中的装置100类似，装置700还包括转移栅极750，转移栅极750设置于基板710的非像素区上并由间隔物760包围。类似图1中的装置100，装置700包括隔离区730，隔离区730设置于基板710中且位于包含第一感光区域721和第二感光区域722的像素区的邻近处。在一实施例中，隔离区730与第一感光区域721和第二感光区域722直接接触。
如图7所示，装置700具有异质层740并且具有底面735，异质层740设置于延伸至隔离区730中的沟槽。沟槽的底面735作为晶种区，用于在沟槽中磊晶生成异质层740。如图7所示，异质层740被隔离区730所包围。在一实施例中，隔离区730包含与基板710相同的半导体材料，并且包含用于将异质层740与基板710中产生的电荷载体进行隔离的掺质。该掺质具有n型或p型的导电型。
与图1中的装置100不同，图7中的装置700包含延伸至异质层740中的沟槽隔离770。在一实施例中，沟槽隔离770是根据预先的设计所形成的浅沟槽隔离(STI)结构。在一实施例中，沟槽隔离770包含介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅或其任意组合。
在一些实施例中，基板710包含第一半导体材料，但异质层740包含第二半导体材料，该第二半导体材料具有与第一半导体材料不同的晶格常数。因此，在隔离区730中的第一半导体材料和异质层740中的第二半导体材料之间具有晶格匹配，从而在异质界面处导致缺陷，例如差排741和应变742，其中缺陷或应变可以穿透至异质层740中。由异质层740导致的应变和缺陷可有效地吸集基板710、第一感光区域721以及第二感光区域722中的杂质790，例如金属离子、点缺陷或其它杂质。源自于异质层740内的应变、缺陷和差排止于异质层740和隔离区730之间的异质界面。亦及，应变、缺陷和差排位于异质层740内，但不位于隔离区730或基板710的其它部分内，这确保不会有缺陷从异质层740延伸至基板710的其它部分而造成硅晶伤害。
图8是根据本公开的一些实施例，示出又一种包括像素单元与吸集中心的半导体装置800的剖面示意图。图8中的装置800具有与图1中的装置100相似的结构，只是装置800具有设置于像素区820上方且正好位于隔离区830上的异质层840。像素区820和隔离区830设置于基板810中，并且彼此相邻。在一实施例中，隔离区830包含作为基板810的硅，异质层840磊晶生成于隔离区830的顶面835上，并且包含比硅的晶格常数大的材料，例如Ge、SiGe、GeSn、InAs或InSb，或者比硅的晶格常数小的材料，例如SiC、SiB或SiP。这种在晶种区835的晶格失配会导致缺陷，例如异质层840内的差排841和应变842，以在基板810和像素区820中提供杂质890的吸集，例如金属离子、点缺陷或其它杂质。由于异质层840与隔离区830之间有明确的边界，因此由晶格失配而产生的应变、缺陷和差排仅位于异质层840内，并不会延伸至基板810或像素区820中而造成硅晶伤害。
图9是根据本公开的一些实施例，示出再一种包括像素单元与吸集中心的半导体装置的剖面示意图。图9中的装置900具有与图8中的装置800相似的结构，只是该装置900具有设置于基板910中像素区920上的隔离区930，并在隔离区930上设有异质层940。在一实施例中，隔离区930包含作为基板910的硅，异质层940磊晶生成于隔离区930的顶面935上，并且包含具有与硅不同的晶格常数的半导体材料。这种位于晶种区935的晶格失配在异质层940内导致如差排941和应变942的缺陷，以在基板910和像素区920中提供杂质990的吸集，例如金属离子、点缺陷或其它杂质。由于异质层940与隔离区930之间有明确的边界，因此由晶格失配而产生的应变、缺陷和差排仅位于异质层940内，并不会延伸至基板910或像素区920中而造成硅晶伤害。
在一些实施例中，公开了一种半导体装置。该半导体装置包括：基板；像素区，设置于基板中；隔离区，设置于基板中且邻近像素区内，其中隔离区包含晶种区，晶种区包含第一半导体材料；以及异质层，位于晶种区上，其异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。
在一实施例中，应变、缺陷以及差排源自于该异质层内，并止于该异质层与隔离区之间的异质界面。在一实施例中，该应变、缺陷以及差排位于该异质界面的邻近处内。在一实施例中，该异质层提供该基板中金属离子、点缺陷或杂质中的至少一种的吸集。在一实施例中，该异质层设置于延伸至该异质区的一沟槽结构中；以及该异质层具有大于该像素区的深度。在一实施例中，半导体装置，还包括：一沟槽隔离，延伸至该异质层中，其中该沟槽隔离包含氧化物材料，并且该异质层设置于该隔离区中。在一实施例中，该隔离区包含该第一半导体材料以及一掺质，并且用于将该异质层与该基板中产生的电荷载体进行隔离；该掺质具有n型或p型的一导电型。在一实施例中，该异质层设置于该像素区上方。在一实施例中，该像素区包含：一第一光感测区，设置于该基板中，并且包含一第一导电型的一第一掺质；以及一第二光感测区，设置于该第一光感测区上，并且包含一第二导电型的一第二掺质。
在一些实施例中，公开了一种影像感测器，包括多个像素单元的每一个，其中这些像素单元包含：基板；像素区，设置于基板中；隔离区，位于像素区上，其中隔离区包含第一半导体材料；以及异质层，位于隔离区上，其中异质层包含第二半导体材料，并且第一半导体材料以及第二半导体材料之间具有晶格失配。
在一实施例中，该异质层与该像素区之间的距离小于一微米。在一实施例中，应变、缺陷以及差排位于该异质层内，但不位于该隔离区内。在一实施例中，该异质层提供由该像素区捕集的金属离子、点缺陷，或杂质中的至少一种。在一实施例中，该基板包含该第一半导体材料；该隔离区包含该第一半导体材料以及一掺质，并且用于将该异质层与该基板中产生的电荷载体进行隔离；以及该掺质具有n型或p型的一导电型。
在一些实施例中，公开了一种半导体装置的形成方法，此方法包括至少一像素单元，包括：提供基板，包含第一半导体材料；形成像素区于基板内；形成沟槽延伸至基板内以及像素区的邻近处内；以及磊晶生成异质层于沟槽的底面上，其中异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。
在一实施例中，沟槽的形成包含：沉积一硬遮罩于该基板上；沉积一图案化光刻胶于该硬遮罩上；以及基于该图案化光刻胶以及该硬遮罩，蚀刻该基板以形成该沟槽。在一实施例中，形成半导体装置的方法，还包括掺杂该基板以形成位于该基板以及邻近该像素区的一隔离区，其中：该沟槽形成于该隔离区内；该异质层提供该基板中金属离子、点缺陷或杂质中的至少一种的吸集；以及该隔离区用于将该异质层与该基板中产生的电荷载体进行隔离。在一实施例中，磊晶生成该异质层包含：磊晶生成位于沟槽中具有掺质的该第二半导体材料。在一实施例中，磊晶生成该异质层的步骤还包含：退火该装置，从而将掺质驱至该基板以形成该异质层周围的一隔离区，其中该掺质具有n型或p型的一导电型。在一实施例中，形成半导体装置的方法，还包括设置一氧化物材料于该异质层上，以于该沟槽内形成一沟槽隔离结构。
虽然前文已经描述了本公开的各种实施例，所应知悉，它们仅以示例而非限制的方式呈现。同理，各图可描述示例性的架构或配置，为使所属技术领域中技术人员能够理解本公开的示例性特征和功能而提供。然而，通常知识者将理解，本公开不限于附图中的示例性架构或配置，而可以使用多种替代架构和配置来实行。此外，正如所属技术领域中技术人员将理解的，一个实施例的一个或多个特征可以与本文描述的另一个实施例的一个或多个特征相结合。因此，本公开的广度和范围不应受到上述任何示例性实施例的限制。
还应理解的是，本文中使用诸如“第一”、“第二”等对元件的任何引用，通常不限制这些元件的数量或顺序，而是用以便于区分两个或多个元件或元件实例的手段。因此，引用第一和第二元件并不代表只能采用两个元件，或者第一元件必须在某方面优先于第二元件。
此外，具有所属技术领域中技术人员将理解，可以使用多种不同技术中的任何一种来表示信息及信号。例如，在上述中引用的如数据、指令、命令、信息、信号、位元和符号等可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。
所属技术领域中技术人员将进一步理解，结合本文公开的方面描述的各种说明性逻辑块、模块、处理器、手段、电路、方法和功能中的任何一个都可以通过电子硬件(例如，数字化实行方式、模拟化实行方式或两者的组合)、固件、并入指令的各种形式的程序或设计代码(为方便起见，在本文中称为“软件”或“软件模块”)或这些技术的任何组合来实行。
为了清楚地说明硬件、固件和软件的可互换性，上述已经根据其功能性概括描述了各种说明性元件、块、模块、电路和步骤。至于其功能性是以硬件、固件或软件，还是这些技术的组合来实行，则取决于特定的应用和对整个系统施加的设计限制。所属技术领域中技术人员可以针对每个特定的应用以各种方式来实行所述功能，但这样的实施决定不会造成偏离本公开的范围。根据各实施例，处理器、装置、组件、电路、结构、机器、模块等可用于执行本文所述的一个或多个功能。本文所使用的术语“用以”或“用于”，就特定的操作或功能而言，指的是物理构造、程序设计、安排和/或格式化以执行特定的操作或功能的处理器、装置、元件、电路、结构、机器、模块、信号等。
此外，所属技术领域中技术人员将理解，本文所述的各种说明性逻辑块、模块、装置、组件和电路可以在集成电路(IC)内实行或由其执行，该集成电路可以包括数字信号处理器(DSP)、特殊应用集成电路(ASIC)、场域可程序化门阵列(FPGA)或其他可程序化逻辑装置，或其任意组合。逻辑块、模块和电路还可包含天线和/或收发器，以与网络内或装置内的各种组件进行通信。为执行本文功能的处理器将成为特别程序设计的或特殊用途的处理器，并且可实行为计算装置的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器与数字信号处理核心的结合，或任何其它合适的配置，以执行本文所述的功能。
若在软件中实行，则功能可以一个或多个指令或代码存储在电脑可读介质上。因此，本文所公开的方法或演算法的步骤可以实行为存储在电脑可读取媒体。电脑可读取媒体包括电脑存储媒体和通信媒体，通信媒体包含可以使电脑程序或代码从一个地方传输到另一个地方的任何媒介。存储媒体可以是可被电脑存取的任何可用媒介。通过举例而非限制，这种电脑可读取媒体可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁片存储或其它磁性存放装置，或任何其它可用于以指令或数据结构的形式存储所需程序码并可被电脑存取。
在本文中使用的术语“模块”是指软件、固件、硬件以及这些元素的任何组合，用于执行本文所述的相关功能。此外，为了讨论的目的，将各种模块描述为离散的模块；然而，对于所属技术领域中技术人员来说，显而易见的是，可以将两个或多个模块组合起来，以形成根据本公开实施例来执行相关功能的单一模块。
本公开所述的实施方式的各种修改对于本领域技术人员而言将是显而易见的，并且在不脱离本公开内容范围的情况下，本文定义的一般原理可以应用于其他实施方式。因此，本公开内容不旨在限于本文中所示的实施方案，而应被赋予与如本文所公开的新颖特征及与原理一致的最广范围，如下列权利要求所述。

Claims (10)

1.一种半导体装置，包括：
一基板；
一像素区，设置于该基板中；
一隔离区，设置于该基板中且邻近该像素区内，其中该隔离区包含一晶种区，该晶种区包含一第一半导体材料；以及
一异质层，位于该晶种区上，其中该异质层包含一第二半导体材料，该第二半导体材料具有与该第一半导体材料不同的晶格常数。
2.如权利要求1所述的半导体装置，其中：
应变、缺陷以及差排源自于该异质层内，并止于该异质层与隔离区之间的异质界面。
3.如权利要求1所述的半导体装置，其中该异质层提供该基板中金属离子、点缺陷或杂质中的至少一种的吸集。
4.如权利要求1所述的半导体装置，还包括：
一沟槽隔离，延伸至该异质层中，其中该沟槽隔离包含氧化物材料，并且该异质层设置于该隔离区中。
5.如权利要求1所述的半导体装置，其中该像素区包含：
一第一光感测区，设置于该基板中，并且包含一第一导电型的一第一掺质；以及
一第二光感测区，设置于该第一光感测区上，并且包含一第二导电型的一第二掺质。
6.一种影像感测器，包括多个像素单元的每一个，其中所述多个像素单元包含：
一基板；
一像素区，设置于该基板中；
一隔离区，位于该像素区上，其中该隔离区包含一第一半导体材料；以及
一异质层，位于该隔离区上，其中该异质层包含一第二半导体材料，并且该第一半导体材料以及该第二半导体材料之间具有晶格失配。
7.一种形成半导体装置的方法，该方法包括至少一像素单元，所述方法包括：
提供一基板，包含一第一半导体材料；
形成一像素区于该基板内；
形成一沟槽延伸至该基板内以及该像素区的附近内；以及
磊晶生成一异质层于该沟槽的一底面上，其中该异质层包含第二半导体材料，该第二半导体材料具有与第一半导体材料不同的晶格常数。
8.如权利要求7所述的形成半导体装置的方法，还包括掺杂该基板以形成位于该基板以及邻近该像素区的一隔离区，其中：
该沟槽形成于该隔离区内；
该异质层提供该基板中金属离子、点缺陷或杂质中的至少一种的吸集；以及
该隔离区用于将该异质层与该基板中产生的电荷载体进行隔离。
9.如权利要求7所述的形成半导体装置的方法，其中磊晶生成该异质层包含：
磊晶生成位于沟槽中具有掺质的该第二半导体材料。
10.如权利要求7所述的形成半导体装置的方法，还包括设置一氧化物材料于该异质层上，以于该沟槽内形成一沟槽隔离结构。
CN202110756491.2A 2020-08-20 2021-07-05 半导体装置、影像感测器及其形成方法 Active CN113823649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/998,525 2020-08-20
US16/998,525 US12046614B2 (en) 2020-08-20 2020-08-20 Apparatus and methods for effective impurity gettering

Publications (2)

Publication Number Publication Date
CN113823649A true CN113823649A (zh) 2021-12-21
CN113823649B CN113823649B (zh) 2024-08-30

Family

ID=78924142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110756491.2A Active CN113823649B (zh) 2020-08-20 2021-07-05 半导体装置、影像感测器及其形成方法

Country Status (3)

Country Link
US (2) US12046614B2 (zh)
CN (1) CN113823649B (zh)
TW (1) TWI792402B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106544A (ja) * 1993-09-01 1995-04-21 Gold Star Electron Co Ltd Ｓｉ半導体素子の製造方法
US20060006436A1 (en) * 2004-07-08 2006-01-12 Chandra Mouli Deuterated structures for image sensors and methods for forming the same
CN1819237A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
US20060261386A1 (en) * 2005-05-19 2006-11-23 Shouzi Tanaka Solid-state imaging device and manufacturing method of the same
KR20090079105A (ko) * 2008-01-16 2009-07-21 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20100110239A1 (en) * 2008-10-31 2010-05-06 Deepak Ramappa Dark currents and reducing defects in image sensors and photovoltaic junctions
JP2010103318A (ja) * 2008-10-23 2010-05-06 Sharp Corp 半導体基板およびその製造方法、固体撮像素子
US20100267184A1 (en) * 2009-04-21 2010-10-21 Samsung Electronics Co., Ltd. Methods of manufacturing image sensors including gettering regions
US20110242388A1 (en) * 2009-02-06 2011-10-06 Canon Kabushiki Kaisha Image sensing device and camera
US20130234202A1 (en) * 2012-03-08 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Isolation Region and Method of Forming the Same
US20160284757A1 (en) * 2015-03-25 2016-09-29 Canon Kabushiki Kaisha Image sensor and method of manufacturing the same
CN108550594A (zh) * 2018-04-25 2018-09-18 德淮半导体有限公司 图像传感器及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780137B2 (en) * 2013-11-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with epitaxial isolation feature
US9799702B2 (en) * 2016-03-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure and method of forming same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106544A (ja) * 1993-09-01 1995-04-21 Gold Star Electron Co Ltd Ｓｉ半導体素子の製造方法
US20120009714A1 (en) * 2004-07-08 2012-01-12 Chandra Mouli Deuterated structures for image sensors and methods for forming the same
US20060006436A1 (en) * 2004-07-08 2006-01-12 Chandra Mouli Deuterated structures for image sensors and methods for forming the same
CN1819237A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
US20060261386A1 (en) * 2005-05-19 2006-11-23 Shouzi Tanaka Solid-state imaging device and manufacturing method of the same
KR20090079105A (ko) * 2008-01-16 2009-07-21 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2010103318A (ja) * 2008-10-23 2010-05-06 Sharp Corp 半導体基板およびその製造方法、固体撮像素子
US20100110239A1 (en) * 2008-10-31 2010-05-06 Deepak Ramappa Dark currents and reducing defects in image sensors and photovoltaic junctions
US20110242388A1 (en) * 2009-02-06 2011-10-06 Canon Kabushiki Kaisha Image sensing device and camera
US20100267184A1 (en) * 2009-04-21 2010-10-21 Samsung Electronics Co., Ltd. Methods of manufacturing image sensors including gettering regions
US20130234202A1 (en) * 2012-03-08 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Isolation Region and Method of Forming the Same
US20160284757A1 (en) * 2015-03-25 2016-09-29 Canon Kabushiki Kaisha Image sensor and method of manufacturing the same
CN108550594A (zh) * 2018-04-25 2018-09-18 德淮半导体有限公司 图像传感器及其形成方法

Also Published As

Publication number Publication date
US20220059582A1 (en) 2022-02-24
US12046614B2 (en) 2024-07-23
US20220367538A1 (en) 2022-11-17
TW202209693A (zh) 2022-03-01
CN113823649B (zh) 2024-08-30
TWI792402B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
US6670258B2 (en) Fabrication of low leakage-current backside illuminated photodiodes
EP2345079B1 (en) Back-illuminated cmos image sensors
US7875918B2 (en) Multilayer image sensor pixel structure for reducing crosstalk
US7999292B2 (en) Image sensor and manufacturing method thereof
US6921934B2 (en) Double pinned photodiode for CMOS APS and method of formation
KR20170049336A (ko) 후방-측 딥 트렌치 격리를 위한 추가 도핑 영역
US12113086B2 (en) Apparatus and methods for sensing long wavelength light
US20070023796A1 (en) Pinning layer for pixel sensor cell and method thereof
CN114759048A (zh) 图像传感器以及电子信息装置
CN113823649B (zh) 半导体装置、影像感测器及其形成方法
KR100884903B1 (ko) 이미지 센서 및 그 제조방법
CN215578562U (zh) 图像传感器的像素结构、图像传感器
US11699713B2 (en) Passivation scheme for image sensor substrate
CN214542237U (zh) 图像传感器
US7098067B2 (en) Masked sidewall implant for image sensor
CN114388536A (zh) 图像传感器形成方法及图像传感器
KR100326267B1 (ko) 큰정전용량의포토다이오드를갖는이미지센서및그제조방법
US12136642B2 (en) Passivation scheme for image sensor substrate
CN110034144B (zh) 图像传感器及其制作方法
CN115863368A (zh) 背照式图像传感器的形成方法及背照式图像传感器
CN117012845A (zh) 光电二极管、电子元件
CN114914255A (zh) 图像传感器的像素结构及其制备方法、图像传感器
CN116266599A (zh) 图像传感器的形成方法
CN116469896A (zh) 背照式图像传感器及形成方法
CN117199087A (zh) 一种图像传感器的形成方法及图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant