CN113810628A - 一种低功耗视频拼接器及方法 - Google Patents

一种低功耗视频拼接器及方法 Download PDF

Info

Publication number
CN113810628A
CN113810628A CN202111112016.8A CN202111112016A CN113810628A CN 113810628 A CN113810628 A CN 113810628A CN 202111112016 A CN202111112016 A CN 202111112016A CN 113810628 A CN113810628 A CN 113810628A
Authority
CN
China
Prior art keywords
unit
video
serial signal
parallel
speed serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111112016.8A
Other languages
English (en)
Other versions
CN113810628B (zh
Inventor
王卫
杨乾坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Jusha Display Technology Co Ltd
Nanjing Jusha Medical Technology Co Ltd
Original Assignee
Nanjing Jusha Display Technology Co Ltd
Nanjing Jusha Medical Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Jusha Display Technology Co Ltd, Nanjing Jusha Medical Technology Co Ltd filed Critical Nanjing Jusha Display Technology Co Ltd
Priority to CN202111112016.8A priority Critical patent/CN113810628B/zh
Publication of CN113810628A publication Critical patent/CN113810628A/zh
Application granted granted Critical
Publication of CN113810628B publication Critical patent/CN113810628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

本发明公开一种低功耗视频拼接器及方法，视频拼接器包括输入处理单元集合、与输入处理单元集合相连的串行信号路由单元、与串行信号路由单元相连的输出处理单元集合，及分别与串行信号路由单元、输入处理单元集合和输出处理单元集合相连的控制单元；其中串行信号路由单元分别连接多个输入处理单元集合，同时分别连接多个输出处理单元集合。本发明通过计算视频流的带宽，在高速串行信号带宽上限内，采用分时复用的方式，达到单路高速串行信号传输多路视频流的目的。在单路视频流带宽较小的场景下，可有效减少活动的高速串行信号路数，并使空闲状态的高速串行信号电路处于睡眠状态，从而降低视频拼接器设备的功耗。

Description

一种低功耗视频拼接器及方法
技术领域
本发明涉及视频拼接技术领域，具体涉及一种低功耗视频拼接器及方法。
背景技术
在医疗、安防、教育、传媒等领域，视频拼接器由于能够在有限的显示设备上显示更多的视频画面，而获得了广泛的应用。近年来，随着超高清视频产业的飞速发展，尤其是在国家“4K先行、兼顾8K”的总体技术路线指引下，视频拼接器向着高分辨率、高刷新率、高带宽的方向发展，系统复杂度越来越高。
系统复杂度的提升不可避免的引起视频拼接器功耗的增加，由此产生的设备散热问题、风扇噪音问题越来越严重。尤其是在一体化手术室、一体化阅片室等对噪音敏感的医疗场景中，由于不能妥善解决风扇噪音问题，视频拼接器产品的应用受到了极大的限制。因此，如何降低视频拼接器的功耗，是视频拼接器设计者需要考虑的重要问题。
视频信号在拼接器内部是以高速SerDes信号的形式传输的，而SerDes信号广泛使用8B10B或类似的编码方式。此类编码在实际传输时需要保持直流平衡，码流中0和1的数量需要保持基本一致。针对特定的一路SerDes信号，即使传输的视频信号带宽很小，或者该路SerDes处于空闲状态，该路SerDes信号的电平仍然会不断的翻转，这就使得视频拼接器产生了大量非必要的功耗。如何降低SerDes信号的额外功耗，是视频拼接器设计人员需要考虑的问题。
发明内容
为克服上述现有技术的不足，本发明提供一种低功耗视频拼接器及方法，解决现有视频拼接功耗较大的问题。
根据本发明说明书的一方面，提供一种低功耗视频拼接器，包括输入处理单元集合、与输入处理单元集合相连的串行信号路由单元、与串行信号路由单元相连的输出处理单元集合，及分别与串行信号路由单元、输入处理单元集合和输出处理单元集合相连的控制单元；其中串行信号路由单元分别连接多个输入处理单元集合，同时分别连接多个输出处理单元集合。
作为进一步的技术方案，输入处理单元集合包括：视频输入单元、与视频输入单元相连的缓存单元1、与视频输入单元相连的带宽计算单元、与缓存单元1和带宽计算单元相连的并行信号选择单元、与并行信号选择单元相连的高速串行信号转换单元1；其中并行信号选择单元分别连接多个缓存单元1，同时分别连接多个高速串行信号转换单元1；多个高速串行信号转换单元1分别与串行信号路由单元连接。
作为进一步的技术方案，输出处理单元集合包括：高速串行信号转换单元2、与高速串行信号转换单元2相连的视频拼接单元、与视频拼接单元相连的缓存单元2、与视频拼接单元相连的视频输出单元；其中视频拼接单元连接多个高速串行信号转换单元2；多个高速串行信号转换单元2分别与串行信号路由单元连接。
作为进一步的技术方案，缓存单元1和带宽计算单元并行处理。
根据本发明说明书的一方面，提供一种低功耗视频拼接器的拼接方法，包括：
将输入的视频信号转换成并行视频信号；
缓存单元存储并行视频信号并记录存储深度，同时带宽计算单元检测并行视频信号的时序并计算视频信号的带宽；
根据记录的存储深度决定从哪个缓存单元读取并行视频信号；
根据并行视频信号的带宽，确定每个高速串行信号转换单元要传输的视频信号路数，同时确定每个高速串行信号转换单元与各缓存单元之间的对应关系；
根据缓存单元的存储深度、每个高速串行信号转换单元传输的视频信号路数及前述对应关系，采用时分复用方式将各路视频信号分包后发送给高速串行信号转换单元；
将空闲的高速串行信号转换单元置为休眠状态；
通过工作中的高速串行信号转换单元将并行视频信号传输至串行信号路由单元；
根据视频拼接的场景需求，控制串行信号路由单元将对应的串行信号进行串并转换，得到并行信号；
对接收的并行信号进行解复用并存储；
根据视频拼接布局信息从存储的并行信号中读取相应的视频画面，完成视频拼接并输出拼接后的画面。
作为进一步的技术方案，依据记录的存储深度选择要读取的视频信号的步骤进一步包括：视频信号存储在缓存单元1中，缓存单元1的存储深度最大值为Dmax，实时存储深度为Dcrt，读取阈值为Dth；并行信号选择单元同时检测多个缓存单元1的实时存储深度Dcrt，并选择Dcrt大于Dth，且Dcrt最接近Dmax的缓存单元1进行读取操作。
作为进一步的技术方案，对于某一缓存单元1，并行信号选择单元一次读取操作连续读取的像素个数为N，其中N>0。
作为进一步的技术方案，采用时分复用方式将各路视频信号分包后通过串行方式传输的步骤中，时分复用方式为，并行信号选择单元采用分包发送的方式将数据发送到高速串行信号转换单元1，每包长度为N+M，其中N是一次读取操作连续读取的像素个数，M为包头。
与现有技术相比，本发明的有益效果在于：
(1)本发明提供一种视频拼接器，包括输入处理单元集合、串行信号路由单元、输出处理单元集合及控制单元；其中，输入处理单元集合用于对原始输入的视频信号进行串并转换、并行缓存并计算每路视频信号的带宽，然后选择要传输的视频信号并依据时分复用方式发送给串行信号路由单元；串行信号路由单元用于依据控制单元指令从多个输入处理单元集合中选择对应的串行信号传输至输出处理单元集合；输出处理单元集合用于对接收的串行信号进行串并转换、解复用和存储，然后依据控制单元发送的视频拼接布局信息读取相应的视频画面进行拼接和输出。
(2)本发明提供一种方法，通过计算视频流的带宽，在高速串行信号带宽上限内，采用分时复用的方式，达到单路高速串行信号传输多路视频流的目的。
(3)本发明在单路视频流带宽较小的场景下，可有效减少活动的高速串行信号路数，并使空闲状态的高速串行信号电路处于睡眠状态，从而降低视频拼接器设备的功耗。
附图说明
图1为根据本发明实施例的低功耗视频拼接器的结构示意图。
具体实施方式
以下将结合附图对本发明各实施例的技术方案进行清楚、完整的描述，显然，所描述发实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施例，都属于本发明所保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
实施例1
本实施例提供一种低功耗视频拼接器，如图1，包括：输入处理单元集合、与输入处理单元集合相连的串行信号路由单元、与串行信号路由单元相连的输出处理单元集合、与串行信号路由单元、输入处理单元集合和输出处理单元集合相连的控制单元；其中串行信号路由单元可连接多个输入处理单元集合，串行信号路由单元可连接多个输出处理单元集合。
输入处理单元集合包括：视频输入单元、与视频输入单元相连的缓存单元1、与视频输入单元相连的带宽计算单元、与缓存单元1和带宽计算单元相连的并行信号选择单元、与并行信号选择单元相连的高速串行信号转换单元1；其中并行信号选择单元可连接多个缓存单元1，并行信号选择单元可连接多个高速串行信号转换单元1，多个高速串行信号转换单元1分别与串行信号路由单元连接。
输出处理单元集合包括：高速串行信号转换单元2、与高速串行信号转换单元2相连的视频拼接单元、与视频拼接单元相连的缓存单元2、与视频拼接单元相连的视频输出单元；其中视频拼接单元可连接多个高速串行信号转换单元2；多个高速串行信号转换单元2分别与串行信号路由单元连接。
本实施例通过输入处理单元集合对原始输入的视频信号进行串并转换、并行缓存并计算每路视频信号的带宽，然后选择要传输的视频信号并依据时分复用方式发送给串行信号路由单元；通过串行信号路由单元依据控制单元指令从多个输入处理单元集合中选择对应的串行信号传输至输出处理单元集合；通过输出处理单元集合对接收的串行信号进行串并转换、解复用和存储，然后依据控制单元发送的视频拼接布局信息读取相应的视频画面进行拼接和输出，实现低功耗拼接。
实施例2
本实施例提供一种低功耗视频拼接器的拼接方法，包括：
第一步：视频输入单元将输入的视频信号转换成并行的视频信号，信号主要包括RGB、DE、HS、VS，视频输入单元可接收的输入信号种类包括但不限于HDMI、DVI、DP、VGA、SDI。
第二步：缓存单元1接收视频输入单元发出的并行视频信号，并存储，同时记录存储深度。
第三步：带宽计算单元接收视频输入单元发出的并行视频信号，并检测视频信号的时序，计算出该路视频信号的带宽。
第四步：并行信号选择单元根据各缓存单元1的存储深度决定从那个缓存单元1中读取视频信号。
缓存单元1的存储深度最大值为Dmax，缓存单元1的实时存储深度为Dcrt，读取阈值为Dth，并行信号选择单元同时检测多个缓存单元1的实时存储深度Dcrt，并选择Dcrt大于Dth，且Dcrt最接近Dmax的缓存单元1进行读取操作。
对于某一缓存单元1，并行信号选择单元一次读取操作连续读取的像素个数为N，其中N>0。
第五步：并行信号选择单元根据各带宽计算单元传递过来的带宽数据，决定每个高速串行信号转换单元1传输的视频信号路数，其中，每个高速串行信号转换单元1带宽上限位Bmax，各路视频带宽相加不超过Bmax；同时确定每个高速串行信号转换单元1与各缓存单元1对应关系。
第六步：并行信号选择单元根据缓存单元1的存储深度、每个高速串行信号转换单元1传输的视频信号路数、每个高速串行信号转换单元1与各缓存单元1对应关系，采用时分复用的方式将各路视频信号分包后，发送给高速串行信号转换单元1。
时分复用方式为，并行信号选择单元发送到高速串行信号转换单元1的数据是分包发送的，每包长度为N+M，其中N是一次读取操作连续读取的像素个数N，M为包头，包头为特定的预置值，用以表示该包视频是从那个缓存单元1读出的。
第七步：并行信号选择单元将空闲的高速串行信号转换单元1置为休眠状态。
第八步：高速串行信号转换单元1将并行的视频信号传输至串行信号路由单元。
第九步：控制单元根据视频拼接的场景需求，控制串行信号路由单元将对应的串行信号发送到高速串行信号转换单元2，高速串行信号转换单元2将串行信号转换成并行信号。
第十步：视频拼接单元接收多个高速串行信号转换单元2发送过来的并行信号，根据每包数据的包头，对多路时分复用信号分别解复用后，将视频信号存储到缓存单元2中。
第十一步：视频拼接单元接收控制单元发送过来的视频拼接布局信息，从缓存单元2相应的存储地址读取相应的视频画面，从而完成视频拼接操作，并把拼接后的视频画面发送到视频输出单元。
第十二步：视频输出单元发送指定格式的视频信号，视频输出单元可发送的视频信号种类包括但不限于HDMI、DVI、DP、VGA、SDI。
本实施例通过计算视频流的带宽，在高速串行信号带宽上限内，采用分时复用的方式，达到单路高速串行信号传输多路视频流的目的。在单路视频流带宽较小的场景下，可有效减少活动的高速串行信号路数，并使空闲状态的高速串行信号电路处于睡眠状态，从而降低视频拼接器设备的功耗。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案。

Claims (8)

1.一种低功耗视频拼接器，其特征在于，包括输入处理单元集合、与输入处理单元集合相连的串行信号路由单元、与串行信号路由单元相连的输出处理单元集合，及分别与串行信号路由单元、输入处理单元集合和输出处理单元集合相连的控制单元；其中串行信号路由单元分别连接多个输入处理单元集合，同时分别连接多个输出处理单元集合。
2.根据权利要求1所述一种低功耗视频拼接器，其特征在于，输入处理单元集合包括：视频输入单元、与视频输入单元相连的缓存单元1、与视频输入单元相连的带宽计算单元、与缓存单元1和带宽计算单元相连的并行信号选择单元、与并行信号选择单元相连的高速串行信号转换单元1；其中并行信号选择单元分别连接多个缓存单元1，同时分别连接多个高速串行信号转换单元1；多个高速串行信号转换单元1分别与串行信号路由单元连接。
3.根据权利要求1所述一种低功耗视频拼接器，其特征在于，输出处理单元集合包括：高速串行信号转换单元2、与高速串行信号转换单元2相连的视频拼接单元、与视频拼接单元相连的缓存单元2、与视频拼接单元相连的视频输出单元；其中视频拼接单元连接多个高速串行信号转换单元2；多个高速串行信号转换单元2分别与串行信号路由单元连接。
4.根据权利要求1所述一种低功耗视频拼接器，其特征在于，缓存单元1和带宽计算单元并行处理。
5.一种低功耗视频拼接器的拼接方法，其特征在于，包括：
将输入的视频信号转换成并行视频信号；
缓存单元存储并行视频信号并记录存储深度，同时带宽计算单元检测并行视频信号的时序并计算视频信号的带宽；
根据记录的存储深度决定从哪个缓存单元读取并行视频信号；
根据并行视频信号的带宽，确定每个高速串行信号转换单元要传输的视频信号路数，同时确定每个高速串行信号转换单元与各缓存单元之间的对应关系；
根据缓存单元的存储深度、每个高速串行信号转换单元传输的视频信号路数及前述对应关系，采用时分复用方式将各路视频信号分包后发送给高速串行信号转换单元；
将空闲的高速串行信号转换单元置为休眠状态；
通过工作中的高速串行信号转换单元将并行视频信号传输至串行信号路由单元；
根据视频拼接的场景需求，控制串行信号路由单元将对应的串行信号进行串并转换，得到并行信号；
对接收的并行信号进行解复用并存储；
根据视频拼接布局信息从存储的并行信号中读取相应的视频画面，完成视频拼接并输出拼接后的画面。
6.根据权利要求5所述一种低功耗视频拼接器的拼接方法，其特征在于，依据记录的存储深度选择要读取的视频信号的步骤进一步包括：视频信号存储在缓存单元1中，缓存单元1的存储深度最大值为Dmax，实时存储深度为Dcrt，读取阈值为Dth；并行信号选择单元同时检测多个缓存单元1的实时存储深度Dcrt，并选择Dcrt大于Dth，且Dcrt最接近Dmax的缓存单元1进行读取操作。
7.根据权利要求6所述一种低功耗视频拼接器的拼接方法，其特征在于，对于某一缓存单元1，并行信号选择单元一次读取操作连续读取的像素个数为N，其中N>0。
8.根据权利要求6所述一种低功耗视频拼接器的拼接方法，其特征在于，采用时分复用方式将各路视频信号分包后通过串行方式传输的步骤中，时分复用方式为，并行信号选择单元采用分包发送的方式将数据发送到高速串行信号转换单元1，每包长度为N+M，其中N是一次读取操作连续读取的像素个数，M为包头。
CN202111112016.8A 2021-09-18 2021-09-18 一种低功耗视频拼接器及方法 Active CN113810628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111112016.8A CN113810628B (zh) 2021-09-18 2021-09-18 一种低功耗视频拼接器及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111112016.8A CN113810628B (zh) 2021-09-18 2021-09-18 一种低功耗视频拼接器及方法

Publications (2)

Publication Number Publication Date
CN113810628A true CN113810628A (zh) 2021-12-17
CN113810628B CN113810628B (zh) 2023-07-21

Family

ID=78896241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111112016.8A Active CN113810628B (zh) 2021-09-18 2021-09-18 一种低功耗视频拼接器及方法

Country Status (1)

Country Link
CN (1) CN113810628B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075905A (en) * 1996-07-17 2000-06-13 Sarnoff Corporation Method and apparatus for mosaic image construction
US20020041628A1 (en) * 1998-06-29 2002-04-11 Roger Andersson Method and apparatus for splicing
US20080129822A1 (en) * 2006-11-07 2008-06-05 Glenn Daniel Clapp Optimized video data transfer
CN101370089A (zh) * 2008-09-05 2009-02-18 广东威创视讯科技股份有限公司 一种拼接显示并行处理系统
KR20120079255A (ko) * 2011-01-04 2012-07-12 (주)이노엑시스 비디오데이터를 전송하는 대용량 비디오 매트릭스 장치 및 방법
US20160182834A1 (en) * 2014-12-19 2016-06-23 Texas Instruments Incorporated Generation of a video mosaic display
CN205451031U (zh) * 2015-12-23 2016-08-10 广州市天誉创高电子科技有限公司 一种基于fpga技术的视频处理系统
CN109803099A (zh) * 2018-12-24 2019-05-24 南京巨鲨显示科技有限公司 一种视频拼接器及其显示图层的动态管理方法
CN109996013A (zh) * 2019-05-31 2019-07-09 南京巨鲨显示科技有限公司 一种低延时视频拼接方法、装置和系统
CN111083394A (zh) * 2019-12-18 2020-04-28 南京巨鲨显示科技有限公司 一种高效率视频拼接装置及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075905A (en) * 1996-07-17 2000-06-13 Sarnoff Corporation Method and apparatus for mosaic image construction
US20020041628A1 (en) * 1998-06-29 2002-04-11 Roger Andersson Method and apparatus for splicing
US20080129822A1 (en) * 2006-11-07 2008-06-05 Glenn Daniel Clapp Optimized video data transfer
CN101370089A (zh) * 2008-09-05 2009-02-18 广东威创视讯科技股份有限公司 一种拼接显示并行处理系统
KR20120079255A (ko) * 2011-01-04 2012-07-12 (주)이노엑시스 비디오데이터를 전송하는 대용량 비디오 매트릭스 장치 및 방법
US20160182834A1 (en) * 2014-12-19 2016-06-23 Texas Instruments Incorporated Generation of a video mosaic display
CN205451031U (zh) * 2015-12-23 2016-08-10 广州市天誉创高电子科技有限公司 一种基于fpga技术的视频处理系统
CN109803099A (zh) * 2018-12-24 2019-05-24 南京巨鲨显示科技有限公司 一种视频拼接器及其显示图层的动态管理方法
CN109996013A (zh) * 2019-05-31 2019-07-09 南京巨鲨显示科技有限公司 一种低延时视频拼接方法、装置和系统
CN111083394A (zh) * 2019-12-18 2020-04-28 南京巨鲨显示科技有限公司 一种高效率视频拼接装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
向龙: "多源视频拼接控制器的设计", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
CN113810628B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US8699330B2 (en) Systems and methods for digital data transmission rate control
JP4750799B2 (ja) デジタルデータ送信レート制御のためのシステム及び方法
CN102572520B (zh) 图像处理设备、图像再现设备以及图像再现系统
US10136127B2 (en) Image transmission device, image transmission method, image reception device, and image reception method
US8345681B2 (en) Method and system for wireless communication of audio in wireless networks
JP5695211B2 (ja) ベースバンド映像データの送信装置および受信装置ならびに送受信システム
CN114079824B (zh) 发送卡及其控制方法、显示设备、计算机设备和存储介质
US20050021827A1 (en) Data processing device, data processing system, data processing method, data processing program and recording medium storing the program
US20140098003A1 (en) Method and apparatus of data transfer dynamic adjustment in response to usage scenarios, and associated computer program product
CN113810628B (zh) 一种低功耗视频拼接器及方法
EP2337420B1 (en) A packet structure for a mobile display digital interface
US20170094289A1 (en) Dynamic Control of Pixel Color Formats Used to Encode Color Video Streams
EP2147532B1 (en) A packet structure for a mobile display digital interface
JP5231533B2 (ja) モバイル・ディスプレイ・ディジタル・インターフェース用パケット構造
CN116233082A (zh) 8k视频原始码流传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant