CN113806284A - 一种协议分析仪及协议分析方法 - Google Patents
一种协议分析仪及协议分析方法 Download PDFInfo
- Publication number
- CN113806284A CN113806284A CN202111108702.8A CN202111108702A CN113806284A CN 113806284 A CN113806284 A CN 113806284A CN 202111108702 A CN202111108702 A CN 202111108702A CN 113806284 A CN113806284 A CN 113806284A
- Authority
- CN
- China
- Prior art keywords
- processor
- protocol
- data
- memory
- protocol data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 23
- 230000015654 memory Effects 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000006854 communication Effects 0.000 claims abstract description 29
- 238000004891 communication Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 18
- 230000008569 process Effects 0.000 abstract description 18
- 238000011897 real-time detection Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请实施例涉及网络通信技术领域,公开了一种协议分析仪及协议分析方法,其中,协议分析仪包括芯片、显示屏和存储器,芯片集成有现场可编程逻辑门阵列和处理器,显示屏与处理器通信连接,存储器与芯片通信连接。现场可编程逻辑门阵列采集协议数据,例如其通过接口或排针与待检测电脑的总线连接以采集协议数据,然后,处理器对协议数据进行解析,控制经解析后的协议数据显示于显示屏中,并且,在采集过程中,将协议数据、解析过程中的中间数据或解析后的协议数据缓存于存储器中,并在存储器中还存储有供处理器执行的操作系统。通过上述方式,使得协议分析仪能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。
Description
技术领域
本申请实施例涉及网络通信技术领域,尤其涉及一种协议分析仪及协议分析方法。
背景技术
总线主要用于主板南桥芯片的通信。嵌入式控制器(embed controller,EC)作为开发电脑(例如台式电脑或笔记本电脑)时安装的必需部件,支持总线协议,即EC与电脑的处理器CPU之间通过总线通讯连接。CPU通过总线的(60/64、62/66、4E/4F、2E/2F等)端口对输入/输出接口进行访问。
在电脑出厂前或维修过程中,需要检测电脑中EC与处理器CPU之间通信是否正常。目前,一般通过通用串行总线(Universal Serial Bus,USB)将总线中的信号数据拷贝到另外的检测设备上,再进行分析查看,操作麻烦,数据传输速率低,导致检测效率低。
发明内容
本申请实施例主要解决的技术问题是提供一种协议分析仪,能够实现在采集数据时进行实时检测,检测效率高。
为解决上述技术问题,第一方面,本申请实施例中提供给了一种协议分析仪,包括:
芯片,集成有现场可编程逻辑门阵列和处理器,所述现场可编程逻辑门阵列用于采集协议数据,所述处理器用于对所述协议数据进行解析;
显示屏,所述显示屏与所述处理器通信连接,所述显示屏用于显示经解析后的协议数据;
存储器,所述存储器与所述芯片通信连接,所述存储器用于存储缓存数据和操作系统,所述操作系统用于供所述处理器执行。
在一些实施例中,所述存储器包括双倍速率内存和安全数字卡,所述双倍速率内存与所述处理器通信连接,所述双倍速率内存用于存储缓存数据,所述安全数字卡与所述处理器通信连接,所述安全数字卡用于存储所述操作系统。
在一些实施例中,所述现场可编程逻辑门阵列包括通信连接的先入先出存储单元和直接存储器访问单元,所述先入先出存储单元用于存储采集到的所述协议数据,所述直接存储器访问单元用于当所述先入先出存储单元中存储的数据量达到预设值时,将所述先入先出存储单元中存储的所述协议数据传输给所述双倍速率内存,并发送触发信号给所述处理器,所述触发信号用于触发所述处理器读取所述双倍速率内存中的协议数据。
在一些实施例中,所述芯片内部采用先进可扩展接口总线通讯。
在一些实施例中,所述显示屏为LCD触摸显示屏或OLED触摸显示屏。
在一些实施例中,所述芯片为数据采集芯片。
为解决上述技术问题,第二方面,本申请实施例中提供给了一种协议分析方法,应用于协议分析仪,所述协议分析仪包括:芯片和显示屏,所述芯片与所述显示屏通信连接,其中,芯片集成有现场可编程逻辑门阵列和处理器;所述方法包括:
通过所述现场可编程逻辑门阵列采集协议数据,并将所述协议数据发送给所述处理器;
通过所述处理器对所述协议数据进行解析,并控制解析后的协议数据显示于所述显示屏中。
在一些实施例中,所述协议分析仪还包括存储器,所述存储器包括双倍速率内存,所述现场可编程逻辑门阵列包括通信连接的先入先出存储单元和直接存储器访问单元;
将采集到的所述协议数据存储于所述先入先出存储单元中;
当所述先入先出存储单元中存储的数据量达到预设值时,通过所述直接存储器访问单元将所述先入先出存储单元中缓存的所述协议数据传输给所述双倍速率内存,并发送触发信号给所述处理器;
所述处理器接收到所述触发信号后,读取所述双倍速率内存中的协议数据。
在一些实施例中,所述存储器还包括安全数字卡,所述方法还包括:
将用于供所述处理器执行的操作系统存储于所述安全数字卡中。
在一些实施例中,所述芯片内部采用先进可扩展接口总线通讯。
本申请实施例的有益效果:区别于现有技术的情况,本申请实施例提供的协议分析仪,包括芯片、显示屏和存储器,其中,芯片集成有现场可编程逻辑门阵列和处理器,显示屏与处理器通信连接,存储器与芯片通信连接。其中,现场可编程逻辑门阵列采集协议数据,例如现场可编程逻辑门阵列通过接口或排针与待检测电脑的总线连接以采集协议数据,然后,处理器对协议数据进行解析,然后,控制经解析后的协议数据显示于显示屏中,并且,在采集过程中,将协议数据、解析过程中的中间数据或解析后的协议数据缓存于存储器中,并在存储器中还存储有供处理器执行的操作系统。通过上述方式,使得协议分析仪能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为本申请实施例提供的电脑中各EC与处理器CPU的连接示意图;
图2为本申请实施例提供的协议分析仪的结构示意图;
图3为本申请另一实施例提供的协议分析仪的结构示意图;
图4为本申请一实施例提供的协议分析方法的流程示意图。
具体实施方式
下面结合具体实施例对本申请进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本申请,但不以任何形式限制本申请。应当指出的是,对本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进。这些都属于本申请的保护范围。
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
需要说明的是,如果不冲突,本申请实施例中的各个特征可以相互结合,均在本申请的保护范围之内。另外,虽然在装置示意图中进行了功能模块划分,在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于装置中的模块划分,或流程图中的顺序执行所示出或描述的步骤。此外,本文所采用的“第一”、“第二”、“第三”等字样并不对数据和执行次序进行限定,仅是对功能和作用基本相同的相同项或相似项进行区分。
除非另有定义,本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本说明书中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是用于限制本申请。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外,下面所描述的本申请各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
在台式电脑中,键盘和鼠标是独立于系统主机的,其一般标准的输入装置接口或USB接口与主机系统连接。而在笔记本电脑中,为了实现便携的目的,使用内置键盘(矩阵译码型键盘)和内置鼠标(如触摸板、指点杆都属于内置鼠标设备)等内置元件。为此,还需要对各内置元件配置专门的控制器。目前,通常采用嵌入式控制器(Embeded Controller,EC)对相应的内置元件进行控制。
此外,笔记本电脑设计的一个最重要的问题就是要使系统更加省电,增加电池的续航能力,既要有良好的散热性能,又要尽量减少系统的噪音,所以要根据温度,控制CPU风扇的停转。笔记本电脑的一些电源管理,如笔记本进入待机或关机模式,外部电源系统的电力调度,智能电池的电力检测,充放电任务,以及一些实用的快捷按纽,这些重要的功能都是由EC来完成的。因此,EC目前普遍应用在具备智能型节电功能的笔记本电脑设计中,它担负着笔记本内置键盘、触摸板(TOUCHPAD)、笔记本电池智能充放电管理以及温度监控等任务。也即,EC在笔记本电脑的便携、智能化、个性化设计中起到了重要的作用。
嵌入式控制器(Embeded Controller,EC)是一个8位单片机,它内部本身也有一定容量的闪存来存储EC的代码。在系统开启的过程中,EC控制着绝大多数重要信号的时序。在笔记本中,无论笔记本在开机或者是关机状态,EC是一直处于开启状态。在关机状态下,EC一直保持运行,并在等待用户的开机信息。而在开机后,EC更作为键盘的控制器,充电指示灯以及风扇等设备的控制器,它甚至控制着系统的待机、休眠等状态。
请参阅图1,电池、开关、键盘和触摸板分别与EC连接,然后,EC接到总线上,即EC与电脑的处理器CPU之间通过总线通讯连接,并遵循总线协议通讯。在电脑出厂前或维修过程中,需要检测电脑中EC与处理器CPU之间通信是否正常。即对总线中的协议数据进行监测。在一些实施例中,该总线可以为低引脚数总线(Low pin count Bus,LPC),则对应的协议数据为LPC协议数据。
有鉴于此,请参阅图2,本申请实施例提供了一种协议分析仪100,包括芯片10、显示屏20和存储器30,其中,芯片10集成有现场可编程逻辑门阵列11和处理器12,显示屏20与处理器12通信连接,存储器30与芯片10通信连接。
其中,现场可编程逻辑门阵列11采集协议数据,例如现场可编程逻辑门阵列11通过接口或排针与待检测电脑的总线连接以采集协议数据,然后,处理器12对协议数据进行解析。
可以理解的是,协议数据即为待检测电脑中总线上的信号数据,信号以符合总线协议的数据帧在总线上传输,例如,当总线为LPC总线时,信号以符合LPC总线协议的数据帧在LPC总线上传输。现场可编程逻辑门阵列11用于采集协议数据,即采集数据帧,可以理解的是,现场可编程逻辑门阵列11相当于芯片10实现采集数据功能的部分。在一些实施例中,现场可编程逻辑门阵列11还对协议数据进行初步加工,具体地,按照协议去除数据帧为低前无意义的值,按次序,1k(或其它值)为一组发送给处理器12。
然后,处理器12对数据帧进行解析,即将长串数据转化为人可以较好理解的实际操作内容,比如是读还是写,地址是多少,读到的数据和写的数据是多少,是否被强制打断等等。最后,处理器12将处理后的数据发送给显示屏20,进行显示。从而,使得协议分析仪100能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。可以理解的是,处理器12相当于芯片10实现数据解析的部分。
将现场可编程逻辑门阵列11和处理器12集成于一个芯片10中,相比于比其它的分立元件的方案,能够提高传输速率,适合高速数据协议分析,还能简化硬件设计。
并且,在采集过程中,将协议数据、解析过程中的中间数据或解析后的协议数据缓存于存储器30中,并在存储器30中还存储有供处理器12执行的操作系统。可以理解的是,该操作系统为计算机执行指令提供运行环境,以使处理器12执行解析数据以及相应的显示控制。
可以理解的是,该存储器30可以包括易失性存储器30(volatile memory,VM),例如随机存取存储器(random access memory,RAM);存储器30也可以包括非易失性存储器30(non-volatile memory,NVM),例如只读存储器(read-only memory,ROM),快闪存储器(flash memory),硬盘(hard disk drive,HDD)或固态硬盘(solid-state drive,SSD);存储器30还可以包括上述种类的存储器的组合。
在本实施中,协议分析仪100,包括芯片10、显示屏20和存储器30,其中,芯片10集成有现场可编程逻辑门阵列11和处理器12,显示屏20与处理器12通信连接,存储器30与芯片10通信连接。其中,现场可编程逻辑门阵列11采集协议数据,例如现场可编程逻辑门阵列11通过接口或排针与待检测电脑的总线连接以采集协议数据,然后,处理器12对协议数据进行解析,然后,控制经解析后的协议数据显示于显示屏20中,并且,在采集过程中,将协议数据、解析过程中的中间数据或解析后的协议数据缓存于存储器30中,并在存储器30中还存储有供处理器12执行的操作系统。通过上述方式,使得协议分析仪100能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。
在一些实施例中,请参阅图3,存储器30包括双倍速率内存31和安全数字卡32,可以理解的是,该双倍速率内存31可以为一颗同步动态随机存取内存(synchronous dynamicrandom-access memory,SDRAM),双倍速率内存31与处理器12通信连接。安全数字卡32可以为可插拔的存储卡,该安全数字卡32与处理器12通信连接,并且用于存储操作系统以及应用程序。在本实施中,将缓存中间数据和操作系统、应用程序分开存储,能够有效提高分析速度。
在一些实施例中,如图3所示,现场可编程逻辑门阵列11包括通信连接的先入先出存储单元111和直接存储器访问单元112,其中,先入先出存储单元111用于存储采集到的协议数据,直接存储器访问单元112用于当先入先出存储单元111中存储的数据量达到预设值时,将先入先出存储单元111中存储的协议数据传输给双倍速率内存31,并发送触发信号给处理器12,该触发信号用于触发处理器12读取双倍速率内存31中的协议数据。
其中,先入先出存储单元111是一个先入先出的双口缓冲器,即第一个进入其内的数据第一个被移出。先入先出存储单元111主要有三个方面的作用:1)对连续的数据流进行缓存,防止在存储操作时丢失数据;2)数据集中起来存储,可避免频繁的总线操作,减轻处理器12的负担;3)允许系统进行直接存储访问操作,提高数据的传输速度。
直接存储器访问单元112为直接内存访问单元,是一种不经过处理器12而直接从内存存取数据的数据交换模式。在直接存储访问模式下,处理器12只须向直接存储器访问单元112下达指令,让直接存储器访问单元112来处理数据的传送,数据传送完毕再把信息反馈给处理器12,这样就很大程度上减轻了处理器12的资源占有率。
也即,先入先出存储单元111接收到总线上的信号(协议数据)后并进行存储,直接存储器访问单元112读取先入先出存储单元111里面是否存储数据达到预设值,超过后,启动传输,读取存储的协议数据,传输给双倍速率内存31,并给处理器12发送触发信号,触发处理器12去读取双倍速率内存31存储的协议数据,然后,经总线协议分析后显示在显示屏20上。
在此实施例中,通过上述发送触发信号的方式,使得处理器12不用一直去读取采集到的协议数据,从而,处理器12可以先处理其他事情,等采集到的协议数据积累到一定程度再一次读取,可以提高处理器12的解析效率,并减轻处理器12的负担。
在一些实施例中,该芯片10内部采用先进可扩展接口总线(Advanced eXtensibleInterface,AXI)通讯,即在如图2和图3中,处理器12与现场可编程逻辑门阵列11之间,以及现场可编程逻辑门阵列11内部的先入先出存储单元111和直接存储器访问单元112之间均采用AXI总线通讯连接。可以理解的是,AXI总线为面向高性能、高带宽、低延迟的片内总线,数据吞吐量高,150MHz时钟频率下最高速率可以到1200MB/s,能够满足总线的带宽要求。
此外,AXI总线对应的AXI总线协议将信号分为五个通道,分别是写地址通道(WADDR)、写数据通道(WDATA)、写回应通道(WRESP)、读地址通道(RADDR)、读数据通道(RDATA);每个通道中均含有两个握手信号:准备就绪信号(READY信号)以及有效信号(VALID信号),并且除了READY信号,通道内的其他信号方向是一致的,如果抛开这两个握手信号来讲,通道中信号方向是单向的;每个通道都具有身份标签,不同的传输任务具有不同的身份标签,这也是AXI总线支持乱序收发的基础。
在此实施例中,在芯片10内部采用AXI总线,适合遵循LPC协议的数据的传输,而且传输速率高。
在一些实施例中,显示屏20为LCD触摸显示屏20或OLED触摸显示屏20,使得协议分析仪100具有良好的人机交互能力和可视化分析能力。
在一些实施例中,该芯片10可以为数据采集芯片,例如Zynq芯片。可以理解的是,Zynq芯片组合了一个双核处理器(例如型号ARM Cortex-A9)和一个现场可编程门阵列(FPGA)。Zynq芯片分为可编程逻辑端(programmable logic,PL)和处理系统端(processorsystem,PS),Zynq芯片启动总是先启动PS端,然后再配置PL端,可以将其理解为是一个嵌入式处理器PS端(双核ARM Cortex-A9处理器),可以运行Linux等操作系统,而PL端可以当做嵌入式系统的外设。可以理解的是,Zynq芯片上不仅有处理器12还有现场可编程逻辑门阵列,相较于分立元件来说,集成度较高;并且,Zynq芯片开发环境的集成导致Zynq芯片比分立元件(单独的处理器和单独的现场可编程逻辑门阵列)来说要开发方便;并且由于PS和PL通过AXI总线互联,所以通信更快。
综上,本申请实施例提供的协议分析仪100,包括芯片10、显示屏20和存储器30,其中,芯片10集成有现场可编程逻辑门阵列11和处理器12,显示屏20与处理器12通信连接,存储器30与芯片10通信连接。其中,现场可编程逻辑门阵列11采集协议数据,例如现场可编程逻辑门阵列11通过接口或排针与待检测电脑的总线连接以采集协议数据,然后,处理器12对协议数据进行解析,然后,控制经解析后的协议数据显示于显示屏20中,并且,在采集过程中,将协议数据、解析过程中的中间数据或解析后的协议数据缓存于存储器30中,并在存储器30中还存储有供处理器12执行的操作系统。通过上述方式,使得协议分析仪100能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。
本申请另一实施例还提供了一种协议分析方法,应用于协议分析仪,该协议分析仪包括:芯片和显示屏,芯片与显示屏通信连接,其中,芯片集成有现场可编程逻辑门阵列和处理器。
请参阅图4,该方法S20包括:
S21:通过现场可编程逻辑门阵列采集协议数据,并将协议数据发送给处理器。
具体地,通过现场可编程逻辑门阵列采集协议数据,例如现场可编程逻辑门阵列通过接口或排针与待检测电脑的总线连接以采集协议数据,然后,处理器对协议数据进行解析。可以理解的是,处理器可以采用现有的协议数据解析方法进行解析,例如当总线为LPC总线,协议数据为LPC协议数据时,采用LPC线性预测编码方法进行解析。
可以理解的是,协议数据即为待检测电脑中总线上的信号数据,信号以符合LPC协议的数据帧在总线上传输。现场可编程逻辑门阵列采集协议数据,即采集数据帧,可以理解的是,现场可编程逻辑门阵列相当于芯片实现采集数据功能的部分。在一些实施例中,现场可编程逻辑门阵列还对协议数据进行初步加工,具体地,按照协议去除数据帧为低前无意义的值,按次序,1k(或其它值)为一组发送给处理器。
S22:通过处理器对协议数据进行解析,并控制解析后的协议数据显示于显示屏中。
在一实施例中,通过现场可编程逻辑门阵列采集协议数据,并将协议数据发送给处理器之后,处理器可以对数据帧进行解析,即将长串数据转化为人可以较好理解的实际操作内容,比如是读还是写,地址是多少,读到的数据和写的数据是多少,是否被强制打断等等。最后,处理器将处理后的数据发送给显示屏,控制解析后的协议数据显示于显示屏中。从而,使得协议分析仪能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。可以理解的是,处理器相当于芯片实现数据解析的部分。
此外,将现场可编程逻辑门阵列和处理器集成于一个芯片中,相比于比其它的分立元件的方案,能够提高传输速率,适合高速数据协议分析,还能简化硬件设计。
在一些实施例中,协议分析仪还包括存储器,存储器包括双倍速率内存,现场可编程逻辑门阵列包括通信连接的先入先出存储单元和直接存储器访问单元;
将采集到的协议数据存储于先入先出存储单元中;
当先入先出存储单元中存储的数据量达到预设值时,通过直接存储器访问单元将先入先出存储单元中缓存的协议数据传输给双倍速率内存,并发送触发信号给处理器;
处理器接收到触发信号后,读取双倍速率内存中的协议数据。
可以理解的是,该双倍速率内存即为一颗同步动态随机存取内存(synchronousdynamic random-access memory,SDRAM),双倍速率内存与处理器通信连接。
当接收到总线上的信号(协议数据)后,将采集到的协议数据存储于先入先出存储单元中,直接存储器访问单元读取先入先出存储单元里面是否存储数据达到预设值,超过后,启动传输,读取存储的协议数据,传输给双倍速率内存,并给处理器发送触发信号,触发处理器去读取双倍速率内存存储的协议数据。
在此实施例中,通过上述发送触发信号的方式,使得处理器不用一直去读取采集到的协议数据,从而,处理器可以先处理其他事情,等采集到的协议数据积累到一定程度再一次读取,可以提高处理器的解析效率,并减轻处理器的负担。
在一些实施例中,存储器还包括安全数字卡。该方法还包括:
S23:将用于供处理器执行的操作系统存储于安全数字卡中。
安全数字卡为可插拔的存储卡,该安全数字卡与处理器通信连接,将用于供处理器执行的操作系统存储于该安全数字卡中,使得操作系统与中间数据、应用程序分开存储,能够有效提高分析速度。
在本实施中,将缓存中间数据和操作系统、应用程序分开存储,能够有效提高分析速度。
在一些实施例中,芯片内部采用先进可扩展接口总线(Advanced eXtensibleInterface,AXI)通讯。
具体地,处理器与现场可编程逻辑门阵列之间,以及现场可编程逻辑门阵列内部的先入先出存储单元和直接存储器访问单元之间均采用AXI总线通讯连接。可以理解的是,AXI总线为面向高性能、高带宽、低延迟的片内总线,数据吞吐量高,150MHz时钟频率下最高速率可以到1200MB/s,能够满足总线的带宽要求。
在此实施例中,在芯片内部采用AXI总线,适合遵循LPC协议的数据的传输,而且传输速率高。
综上,在本实施例中,协议分析仪包括芯片和显示屏,芯片与显示屏通信连接,其中,芯片集成有现场可编程逻辑门阵列和处理器;通过现场可编程逻辑门阵列采集协议数据,并将协议数据发送给处理器,然后,通过处理器对协议数据进行解析,并控制解析后的协议数据显示于显示屏中。通过上述方式,使得协议分析仪能够采集数据时进行实时检测,检测效率高,还能显示检测过程,方便直接观察通信过程。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种协议分析仪,其特征在于,包括:
芯片,集成有现场可编程逻辑门阵列和处理器,所述现场可编程逻辑门阵列用于采集协议数据,所述处理器用于对所述协议数据进行解析;
显示屏,所述显示屏与所述处理器通信连接,所述显示屏用于显示经解析后的协议数据;
存储器,所述存储器与所述芯片通信连接,所述存储器用于存储缓存数据和操作系统,所述操作系统用于供所述处理器执行。
2.根据权利要求1所述的协议分析仪,其特征在于,所述存储器包括双倍速率内存和安全数字卡,所述双倍速率内存与所述处理器通信连接,所述双倍速率内存用于存储缓存数据,所述安全数字卡与所述处理器通信连接,所述安全数字卡用于存储所述操作系统。
3.根据权利要求2所述的协议分析仪,其特征在于,所述现场可编程逻辑门阵列包括通信连接的先入先出存储单元和直接存储器访问单元,所述先入先出存储单元用于存储采集到的所述协议数据,所述直接存储器访问单元用于当所述先入先出存储单元中存储的数据量达到预设值时,将所述先入先出存储单元中存储的所述协议数据传输给所述双倍速率内存,并发送触发信号给所述处理器,所述触发信号用于触发所述处理器读取所述双倍速率内存中的协议数据。
4.根据权利要求1-3任意一项所述的协议分析仪,其特征在于,所述芯片内部采用先进可扩展接口总线通讯。
5.根据权利要求4所述的协议分析仪,其特征在于,所述显示屏为LCD触摸显示屏或OLED触摸显示屏。
6.根据权利要求4所述的协议分析仪,其特征在于,所述芯片为数据采集芯片。
7.一种协议分析方法,其特征在于,应用于协议分析仪,所述协议分析仪包括:芯片和显示屏,所述芯片与所述显示屏通信连接,其中,芯片集成有现场可编程逻辑门阵列和处理器;所述方法包括:
通过所述现场可编程逻辑门阵列采集协议数据,并将所述协议数据发送给所述处理器;
通过所述处理器对所述协议数据进行解析,并控制解析后的协议数据显示于所述显示屏中。
8.根据权利要求7所述的方法,其特征在于,所述协议分析仪还包括存储器,所述存储器包括双倍速率内存,所述现场可编程逻辑门阵列包括通信连接的先入先出存储单元和直接存储器访问单元;
将采集到的所述协议数据存储于所述先入先出存储单元中;
当所述先入先出存储单元中存储的数据量达到预设值时,通过所述直接存储器访问单元将所述先入先出存储单元中缓存的所述协议数据传输给所述双倍速率内存,并发送触发信号给所述处理器;
所述处理器接收到所述触发信号后,读取所述双倍速率内存中的协议数据。
9.根据权利要求8所述的方法,其特征在于,所述存储器还包括安全数字卡,所述方法还包括:
将用于供所述处理器执行的操作系统存储于所述安全数字卡中。
10.根据权利要求7-9任意一项所述的方法,其特征在于,所述芯片内部采用先进可扩展接口总线通讯。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111108702.8A CN113806284A (zh) | 2021-09-22 | 2021-09-22 | 一种协议分析仪及协议分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111108702.8A CN113806284A (zh) | 2021-09-22 | 2021-09-22 | 一种协议分析仪及协议分析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113806284A true CN113806284A (zh) | 2021-12-17 |
Family
ID=78940026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111108702.8A Pending CN113806284A (zh) | 2021-09-22 | 2021-09-22 | 一种协议分析仪及协议分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113806284A (zh) |
-
2021
- 2021-09-22 CN CN202111108702.8A patent/CN113806284A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9496039B2 (en) | Storage device and method for performing interruption control thereof | |
US9448955B2 (en) | Method for controlling interruption in data transmission process | |
US7131035B2 (en) | Serial bus host controller diagnosis | |
US7610497B2 (en) | Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory | |
US9208003B2 (en) | Hypervisor to I/O stack conduit in virtual real memory | |
CN107527317B (zh) | 基于图像处理的数据传输系统 | |
US20220334948A1 (en) | Methods and apparatus to improve performance data collection of a high performance computing application | |
WO2021036370A1 (zh) | 预读取文件页的方法、装置和终端设备 | |
US8707073B2 (en) | Energy-efficient polling loop | |
KR20130009926A (ko) | 유연한 플래시 명령어 | |
CN102841871B (zh) | 基于高速串行总线的DMA结构的pipeline读写方法 | |
US20230009095A1 (en) | Data transmission method and apparatus, and related assembly | |
CN102841870B (zh) | 基于高速串行总线的通用dma结构及预读方法 | |
US20030177297A1 (en) | USB host controller | |
CN111124975A (zh) | 一种PCIe设备动态功耗节省方法以及低功耗PCIe设备 | |
CN116069711B (zh) | 直接内存访问控制器、异构设备、内存访问方法及介质 | |
WO2022213865A1 (zh) | 计算机设备、虚拟化加速设备、数据传输方法及存储介质 | |
US20140156871A1 (en) | Polling of i/o devices on host initiated communication transports | |
US20030005272A1 (en) | System and method for external bus device support | |
US6990550B2 (en) | Transaction duration management in a USB host controller | |
CN215990854U (zh) | 一种协议分析仪 | |
CN113806284A (zh) | 一种协议分析仪及协议分析方法 | |
CN100437404C (zh) | 自动化测量控制器 | |
CN101718981B (zh) | 一种分散控制系统网络数据采样仪 | |
CN117827464B (zh) | 异构内存情境下软硬件协同设计的内存优化方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20231025 Address after: 518000, 4th Floor, No. 31, Xiacun Community, Gongming Street, Guangming District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Baoxinchuang Information Technology Co.,Ltd. Address before: 518000 2nd floor, no.6, huidebao Industrial Park, No.11, second industrial zone, Baihua community, Guangming Street, Guangming District, Shenzhen City, Guangdong Province Applicant before: Shenzhen baoxinchuang Technology Co.,Ltd. |
|
TA01 | Transfer of patent application right |