CN113806268A - 基于aurora接口的多通道数据同步接收方法及系统 - Google Patents

基于aurora接口的多通道数据同步接收方法及系统 Download PDF

Info

Publication number
CN113806268A
CN113806268A CN202110891516.XA CN202110891516A CN113806268A CN 113806268 A CN113806268 A CN 113806268A CN 202110891516 A CN202110891516 A CN 202110891516A CN 113806268 A CN113806268 A CN 113806268A
Authority
CN
China
Prior art keywords
data
aurora
receiving
synchronous
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110891516.XA
Other languages
English (en)
Other versions
CN113806268B (zh
Inventor
徐杰猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fangyi Information Technology Shanghai Co ltd
Original Assignee
Fangyi Information Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fangyi Information Technology Shanghai Co ltd filed Critical Fangyi Information Technology Shanghai Co ltd
Priority to CN202110891516.XA priority Critical patent/CN113806268B/zh
Publication of CN113806268A publication Critical patent/CN113806268A/zh
Application granted granted Critical
Publication of CN113806268B publication Critical patent/CN113806268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0008—High speed serial bus, e.g. Fiber channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了基于aurora接口的多通道数据同步接收方法及系统，每个接收端aurora核单独连接一个接收数据缓冲区，N个接收数据缓冲区连接同一个同步时钟、和同一个同步接收控制单元；发送端aurora核、接收端aurora核并不进行通道绑定，不判断是否是同步数据；N个接收端aurora核接收N个通道发送来的数据、并存入其所连接的接收缓冲区；当所有接收数据缓冲区非空时，通过所述同步时钟和所述同步接收控制单元将所述N个接收数据缓冲区的数据同步读取出来，输出给应用层处理。本发明采用aurora协议核外插入接收缓存的方式解决了aurora自身的通道绑定的固有缺陷导致多通道数据接收无法同步的问题。

Description

基于aurora接口的多通道数据同步接收方法及系统
技术领域
本发明涉及一种数据存储技术、数据传输技术领域，尤其涉及一种基于aurora接口的多通道数据同步接收方法、系统及其应用。
背景技术
随着信息技术的高速发展，通讯系统之间的互联对高带宽的需求急剧增长，并行I/O技术在高速接口中已经很难满足通讯需求。
串行I/O技术以其低数据位宽，高抗电磁干扰能力、独立通讯、高频率等特点，已被广泛应用于各种系统互联设计中，包括PC、网络通讯、海量存储、工业控制等。通过技术发展，当前已经产生了多种串行接口协议标准，比如USB、PCIe、SATA、千兆/万兆以太网、SRIO、aurora等。
aurora协议接口为Xilinx公司提供开源、免费的链路层协议，可以实现单工/双工通讯，并可实现协议固有流控和用户自定义流控两种流控机制，编码方式有8b/10b编码和64b/66b两种，支持热插拨，并支持16比特或32比特的CRC校验，线速0.5Gb/s～25.78125Gb/s。
利用FPGA的物理层transceiver以及Xilinx开放8b/10b编码核，能够实现aurora的协议，其系统架构如图5所示，其收发为对称结构，参照图6，假设通道0(GTX0)的数据比通道1(GTX1)提前2个时钟周期到达buffer(缓存)，通道绑定控制器控制数据从buffer读出的延时。如果读出时GTX0延时4个时钟周期，GTX1延迟2个时钟周期，那么输出数据时两个通道数据将在同一时钟周期输出，即同步输出。
当前利用aurora的初始化过程采用的通道绑定技术，存在如下的限制：
1)绑定通道必须为同源时钟，且同频同相：如果不满足同源时钟和同频同相特性，通道间接收数据存入buffer的时钟偏差将随机变化，读取buffer的数据便不可能通过固定延时来达到输出同步。
2)通道延时固定：通道绑定是在初始化过程中计算出的延时参数，之后便锁定固定延时周期，如果外部环境有变化，同步所需的延时发生变化，则通道绑定将不再能达到同步输出效果。
3)资源限制：FPGA的transceiver通道如果处于不同的bank时，不同bank的PLL不一样，通道逻辑将不会由同源时钟驱动，因此不同bank的transceiver不能绑定，也就不能同步。
发明内容
本发明的目的解决了aurora自身的通道绑定的固有缺陷导致多通道数据接收无法同步的问题，提高了多通道数据同步接收性能。本申请所述多通道是指至少2个通道。
本发明的目的在于提供一种基于aurora接口的多通道数据同步接收方法、系统及其应用，以解决上述技术背景中提出的问题。
为实现上述目的，本发明采用以下技术方案：
本发明提供一种基于aurora接口的多通道数据同步接收方法，其中，N个接收数据缓冲区与N个接收端aurora核一一相连，每个接收端aurora核单独连接一个接收数据缓冲区；所述N个接收数据缓冲区连接同一个同步时钟；所述N个接收数据缓冲区连接同一个同步接收控制单元；N为≥2的整数；所述基于aurora接口的多通道数据同步接收方法，包括：
N个发送端aurora核通过N个通道进行数据的发送，发送端aurora核并不进行通道绑定，不判断是否是同步数据；
N个接收端aurora核接收N个通道发送来的数据，接收端aurora核并不进行通道绑定；
将接收端aurora核接收到的数据存入其所连接的接收缓冲区；
当所有接收数据缓冲区非空时，通过所述同步时钟和所述同步接收控制单元将所述N个接收数据缓冲区的数据同步读取出来，输出给应用层处理。
优选的，所述接收端aurora核用于接收aurora协议处理。
优选的，所述N个接收端aurora核之间不绑定。
优选的，所述N个发送端aurora核之间不绑定。
优选的，所述接收缓冲区用于将所述接收端aurora核接收到的数据进行缓存。
优选的，所述同步时钟为同频时钟。
优选的，所述同步控制单元用于控制所述接收数据缓存区同步读取。
优选的，所述的同步时钟可以为所述N个接收端aurora核其中任意一个时钟；或者，所述的同步时钟是FPGA内部的同频时钟；当使用FPGA内部的同频时钟时，FPGA的transceiver通道不必处于同一个bank。
优选的，所述接收端aurora核接收数据具体步骤如下：
A1：接收端aurora接口初始化；
A2：等待接收数据，当接收端aurora核中任意一个aurora核有数据时开始接收数据；
A3：接收aurora协议处理，接收数据经过非绑定的aurora核通道；
A4：接收缓存数据，接收端aurora核将接收到的数据写入其连接的接收数据缓冲区；
A5：判断所有通道的接收数据缓冲区是否为非空，如果都为非空，同时读取数据；
A6：同步数据输出，将数据输出给应用层处理。
在一种优选实施例中，A5中，如果所有通道的接收数据缓冲区并不都为非空，则继续接收缓存数据。
本发明还提出一种多通道aurora接口同步接收系统，应用上述任一项所述的基于aurora接口的多通道数据同步接收方法。
其中，所述多通道aurora接口同步接收系统包括：N个接收端aurora核、N个接收数据缓冲区、一个同步时钟、一个同步接收控制单元。
其中：N个接收数据缓冲区与N个接收端aurora核一一相连，每个接收端aurora核单独连接一个接收数据缓冲区；所述N个接收数据缓冲区连接同一个同步时钟；所述N个接收数据缓冲区连接同一个同步接收控制单元；N为≥2的整数。
其中：N个发送端aurora核通过N个通道进行数据的发送，发送端aurora核并不进行通道绑定，不判断是否是同步数据；N个接收端aurora核接收N个通道发送来的数据，接收端aurora核并不进行通道绑定；
将接收端aurora核接收到的数据存入其所连接的接收缓冲区；
当所有接收数据缓冲区非空时，通过所述同步时钟和所述同步接收控制单元将所述N个接收数据缓冲区的数据同步读取出来，输出给应用层处理。
本发明还提出一种宽带存储设备，其含有所述多通道aurora接口同步接收系统，或者采用所述的基于aurora接口的多通道数据同步接收方法。
在一种优选实施例中，所述宽带存储设备包括接口板、PCIe背板、存储板和主控板；接口板含有用于连接光纤的aurora接口，光纤通道采用aurora接口传输数据时，将数据按照规则打散分配到相邻N个通道向发送端进行数据发送，发送端aurora核接收N个通道发送的数据。
本申请上述内容中，所述接收数据缓冲区可以是异步FIFO。
本申请上述内容中，所述的同步时钟为所述N个aurora核其中任意一个时钟；或者，所述的同步时钟是FPGA内部的同频时钟；当使用FPGA内部的同频时钟时，FPGA的transceiver通道不必处于同一个bank。
与现有技术相比，本发明的技术方案具有以下有益效果：
1)本发明采用aurora协议核外插入接收缓存的方式解决了aurora自身的通道绑定的固有缺陷导致多通道数据接收无法同步的问题，提高了多通道数据同步接收性能。
2)本发明对发送端的同步要求不高，重点在于接收端的同步。此方式，只需要接收端读取时钟与各Aurora接收通道的时钟是同频时钟即可，不需要是同源和同相位时钟，也不再受通道延时是否固定的限制，同时读缓存的时钟可以使用读通道其中的一个时钟，也可以使用FPGA内部的其他同频时钟，所以也不再受必须所有通道是FPGA的同一个bank的限制。读数据缓存可以使用异步FIFO，使控制和判断更加简便。
附图说明
构成本申请的一部分附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本发明优选实施例的系统原理框图；
图2是本发明优选实施例的系统组成框图；
图3是本发明优选实施例的处理流程图；
图4是本发明优选实施例的数据结构图；
图5是现有技术中aurora协议系统架构示意图；
图6是现有技术中aurora协议通道绑定示意图。
具体实施方式
本发明提供一种基于aurora接口的多通道数据同步接收方法、系统及其应用，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，应该理解这样使用的数据在适当情况下可以互换。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1：
本发明提供一种基于aurora接口的多通道数据同步接收方法，其原理框图如图1所示。
图1中给出了4个通道(GTX0、GTX1、GTX2、GTX3)的实施例，发送端和接收端模块几乎对称，4个发送端Aurora核之间不绑定，4个接收端Aurora核不绑定。4个接收数据缓冲区与4个接收端aurora核一一相连，每个接收端aurora核单独连接一个接收数据缓冲区；4个接收数据缓冲区连接同一个同步时钟、和同一个同步接收控制单元。
发送端有数据时，发送的数据可能并不同步，各个通道的数据通过发送端aurora核发送从去，接收端aurora核接收到的数据存入其所连接的接收缓冲区。例如：aurora核0接收的数据存入接收缓冲区Rx_buf0、aurora核1接收的数据存入接收缓冲区Rx_buf1……，由于接收端aurora核并不绑定，接收写入接收缓存的数据也不会是同步写入接收缓存。
接收端时钟域4个接收通道为同频时钟，当Rx_buf的4个通道都非空、即都有数据时，即可开始同时读取数据，此时因为接收缓存对齐了不同通道数据的读取时钟沿，使所有通道数据可以同时输出，即同步输出。通过Aurora协议核外插入接收缓存的方式，利用缓存缓冲数据的自身特点，在所有通道都有数据时，再开始读取缓存数据。当所有缓存非空时，读取的数据即是同步数据，可以输出给应用层处理。
通过上述技术方案，只需要接收端读取时钟与各aurora接收通道的时钟是同频时钟即可，不需要是同源和同相位时钟，也不再受通道延时是否固定的限制，同时读缓存的时钟可以使用读通道其中的一个时钟，也可以使用FPGA内部的其他同频时钟，所以也不再受必须所有通道是FPGA的同一个bank的限制。当然，读数据缓存可以使用异步FIFO，使控制和判断更加简便。
实施例2
图2为一种多通道aurora接口同步接收系统的应用实例——一种宽带存储机，组成包括接口板、PCIe背板、存储板和主控板。
接口板有两条数据通路，一条是aurora光纤接口，接收大流量数据；一条是千兆/万兆以太网接口，传输控制指令。
aurora光纤接收到帧数据后，将数据存储在板上的DDR3，并通过PCIe背板上传给主控板所存的数据帧信息(通道号、内存地址、帧长等)；主控板根据帧信息通过PCIe读取接口板内存的帧数据，并提取帧头做相应的协议处理和文件处理，再将文件信息和帧数据转存到存储板。
接口板有24路aurora光纤，光纤通道以aurora协议接口传输第9-12路时，要求相邻的这4路GTX数据同步传输；发送端数据按照一定规则打散分配在这几路GTX通道上，接收端数据后，需同步通道数据，并按照正常数据顺序存储成文件，如图3所示。这4路aurora光纤结构如图1所述，包括四个aurora核、四个接收数据缓冲区、一个同步时钟、一个同步接收控制单元；所述四个接收数据缓冲区与所述四个aurora核相连，每个接收端aurora核单独连接一个接收数据缓冲区；所述同步时钟分别与所述四个接收数据缓冲区相连；所述同步接收控制单元分别与所述四个数据缓冲区相连；这四路接收通道分别对应接口板9-12路。
上述9-12路接收通道之间的aurora核不绑定，用于接收aurora协议处理。
上述9-12路接收通道的同步时钟为FPGA内部的同频时钟时。
上述9-12路接收通道的数据缓冲区用于将9-12路接收通道对应的四路aurora核接收到的数据缓存。
上述9-12路接收通道的数据缓冲区用于将所述aurora核接收到的数据缓存。
宽带存储机中，实际接收的GTX数据，各通路之间数据并不同步，且偏差极大，通道间异步偏差通常在0-30个时钟周期之间。通过本发明的接收端同步数据方式，可以有效解决多通道数据的同步问题，且性能稳定。实施例3
接收端aurora核接收数据的处理流程如图4所示：
A1：接收端aurora接口初始化，9-12路接收通道aurora核之间不绑定；
A2：等待接收数据，当四个aurora核中任意一个aurora核有数据时开始接收数据；
A3：接收aurora协议处理，接收数据经过非绑定的aurora核通道；
A4：接收缓存数据，将接收到的数据写入接收数据缓冲区；
A5：同步读取数据，当所有通道的接收数据缓冲区都非空时，同时读取数据；
A6：同步数据输出，将数据输出给应用层处理。
综上所述，采用基于aurora接口的多通道数据同步接收方法解决了aurora自身的通道绑定的固有缺陷导致多通道数据接收无法同步的问题，提高了多通道数据同步接收性能。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (10)

1.基于aurora接口的多通道数据同步接收方法，其特征在于，N个接收数据缓冲区与N个接收端aurora核一一相连，每个接收端aurora核单独连接一个接收数据缓冲区；所述N个接收数据缓冲区连接同一个同步时钟；所述N个接收数据缓冲区连接同一个同步接收控制单元；N为≥2的整数；所述基于aurora接口的多通道数据同步接收方法，包括：
N个发送端aurora核通过N个通道进行数据的发送，发送端aurora核并不进行通道绑定，不判断是否是同步数据；
N个接收端aurora核接收N个通道发送来的数据，接收端aurora核并不进行通道绑定；
将接收端aurora核接收到的数据存入其所连接的接收缓冲区；
当所有接收数据缓冲区非空时，通过所述同步时钟和所述同步接收控制单元将所述N个接收数据缓冲区的数据同步读取出来，输出给应用层处理。
2.根据权利要求1所述的基于aurora接口的多通道数据同步接收方法，其特征在于，所述N个接收端aurora核之间不绑定、所述N个发送端aurora核之间不绑定。
3.根据权利要求1所述的基于aurora接口的多通道数据同步接收方法，其特征在于，所述同步时钟为同频时钟。
4.根据权利要求1所述的基于aurora接口的多通道数据同步接收方法，其特征在于，接收数据缓冲区为异步FIFO。
5.根据权利要求1所述的基于aurora接口的多通道数据同步接收方法，其特征在于，所述接收端aurora核接收数据具体步骤如下：
A1：接收端aurora接口初始化；
A2：等待接收数据，当接收端aurora核中任意一个aurora核有数据时开始接收数据；
A3：接收aurora协议处理，接收数据经过非绑定的aurora核通道；
A4：接收缓存数据，接收端aurora核将接收到的数据写入其连接的接收数据缓冲区；
A5：判断所有通道的接收数据缓冲区是否为非空，如果都为非空，同时读取数据；
A6：同步数据输出，将数据输出给应用层处理。
6.根据权利要求5所述的基于aurora接口的多通道数据同步接收方法，其特征在于，A5中，如果所有通道的接收数据缓冲区并不都为非空，则继续接收缓存数据。
7.根据权利要求1所述的基于aurora接口的多通道数据同步接收方法，其特征在于，所述的同步时钟为所述N个aurora核其中任意一个时钟；或者，所述的同步时钟是FPGA内部的同频时钟；当使用FPGA内部的同频时钟时，FPGA的transceiver通道不必处于同一个bank。
8.一种应用权利要求1所述方法的多通道aurora接口同步接收系统，其特征在于，包括：N个接收端aurora核、N个接收数据缓冲区、一个同步时钟、一个同步接收控制单元；N个接收数据缓冲区与N个接收端aurora核一一相连，每个接收端aurora核单独连接一个接收数据缓冲区；所述N个接收数据缓冲区连接同一个同步时钟；所述N个接收数据缓冲区连接同一个同步接收控制单元；N为≥2的整数；
其中：N个发送端aurora核通过N个通道进行数据的发送，发送端aurora核并不进行通道绑定，不判断是否是同步数据；N个接收端aurora核接收N个通道发送来的数据，接收端aurora核并不进行通道绑定；
将接收端aurora核接收到的数据存入其所连接的接收缓冲区；
当所有接收数据缓冲区非空时，通过所述同步时钟和所述同步接收控制单元将所述N个接收数据缓冲区的数据同步读取出来，输出给应用层处理。
9.一种宽带存储设备，其特征在于，其含有权利要求8所述多通道aurora接口同步接收系统，或者采用权利要求1所述的基于aurora接口的多通道数据同步接收方法。
10.根据权利要求9所述的宽带存储设备，其特征在于，所述宽带存储设备包括接口板、PCIe背板、存储板和主控板；接口板含有用于连接光纤的aurora接口，光纤通道采用aurora接口传输数据时，将数据按照规则打散分配到相邻N个通道向发送端进行数据发送，发送端aurora核接收N个通道发送的数据。
CN202110891516.XA 2021-08-04 2021-08-04 基于aurora接口的多通道数据同步接收方法及系统 Active CN113806268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110891516.XA CN113806268B (zh) 2021-08-04 2021-08-04 基于aurora接口的多通道数据同步接收方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110891516.XA CN113806268B (zh) 2021-08-04 2021-08-04 基于aurora接口的多通道数据同步接收方法及系统

Publications (2)

Publication Number Publication Date
CN113806268A true CN113806268A (zh) 2021-12-17
CN113806268B CN113806268B (zh) 2024-03-19

Family

ID=78893277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110891516.XA Active CN113806268B (zh) 2021-08-04 2021-08-04 基于aurora接口的多通道数据同步接收方法及系统

Country Status (1)

Country Link
CN (1) CN113806268B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101175077A (zh) * 2007-10-26 2008-05-07 华中科技大学 光纤通道知识产权核
US20080147916A1 (en) * 2006-12-19 2008-06-19 Via Technologies, Inc. Data synchronization method of data buffer device
CN102681971A (zh) * 2012-04-28 2012-09-19 浪潮电子信息产业股份有限公司 一种基于aurora协议进行FPGA板间高速互连的方法
CN103138879A (zh) * 2011-11-30 2013-06-05 上海贝尔股份有限公司 一种用于数据传输和同步的方法与设备
WO2014009323A2 (en) * 2012-07-09 2014-01-16 Ultrasoc Technologies Ltd Debug architecture
CN107147822A (zh) * 2017-06-09 2017-09-08 山东超越数控电子有限公司 一种基于Aurora协议的高速视频信号传输方法
WO2018164782A1 (en) * 2017-03-10 2018-09-13 Pure Storage, Inc. Synchronously replicating datasets and other managed objects to cloud-based storage systems
CN110196416A (zh) * 2019-05-30 2019-09-03 电子科技大学 一种雷达多通道数据采集与实时处理装置
CN112286853A (zh) * 2019-07-25 2021-01-29 广东高云半导体科技股份有限公司 一种支持多协议的fpga系统及数据处理方法
CN112965689A (zh) * 2021-02-26 2021-06-15 西安微电子技术研究所 一种基于源同步的分布式异步fifo数据交互方法及fifo结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080147916A1 (en) * 2006-12-19 2008-06-19 Via Technologies, Inc. Data synchronization method of data buffer device
CN101175077A (zh) * 2007-10-26 2008-05-07 华中科技大学 光纤通道知识产权核
CN103138879A (zh) * 2011-11-30 2013-06-05 上海贝尔股份有限公司 一种用于数据传输和同步的方法与设备
CN102681971A (zh) * 2012-04-28 2012-09-19 浪潮电子信息产业股份有限公司 一种基于aurora协议进行FPGA板间高速互连的方法
WO2014009323A2 (en) * 2012-07-09 2014-01-16 Ultrasoc Technologies Ltd Debug architecture
WO2018164782A1 (en) * 2017-03-10 2018-09-13 Pure Storage, Inc. Synchronously replicating datasets and other managed objects to cloud-based storage systems
CN107147822A (zh) * 2017-06-09 2017-09-08 山东超越数控电子有限公司 一种基于Aurora协议的高速视频信号传输方法
CN110196416A (zh) * 2019-05-30 2019-09-03 电子科技大学 一种雷达多通道数据采集与实时处理装置
CN112286853A (zh) * 2019-07-25 2021-01-29 广东高云半导体科技股份有限公司 一种支持多协议的fpga系统及数据处理方法
CN112965689A (zh) * 2021-02-26 2021-06-15 西安微电子技术研究所 一种基于源同步的分布式异步fifo数据交互方法及fifo结构

Also Published As

Publication number Publication date
CN113806268B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
US10009200B2 (en) Data communication systems with forward error correction
CN111131091B (zh) 一种面向片上网络的片间互连方法和系统
CN102158305B (zh) 支持海量数据传输的高速光电转换数据传输方法
US7050468B2 (en) Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method
US5784370A (en) Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer
US7027447B2 (en) Communications interface between clock domains with minimal latency
US20100014566A1 (en) Method and apparatus for a 10gbase-t small form factor pluggable (sfp+) module
US10826734B2 (en) Data communication systems with forward error correction
EP1374074B1 (en) Method and apparatus for improving time constraints and extending limited length cables in a multiple-speed bus
WO2010123143A1 (ja) 送信装置、送信方法及び送信装置の制御プログラム
CN105553636A (zh) 一种余度模式fc发送通道帧同步电路
US7480282B2 (en) Methods and apparatus for controlling ethernet packet transfers between clock domains
CN109951750A (zh) 基于FlexE一层交叉架构的数据处理方法及系统
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN101001199A (zh) 一种高速多位并行数据总线的数据处理方法
CN111930176B (zh) 多路lvds数据处理装置及方法
CN113806268B (zh) 基于aurora接口的多通道数据同步接收方法及系统
US6990538B2 (en) System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory
JP2009206696A (ja) 伝送システム
CN101141473B (zh) 物理层与媒体访问控制层之间的复用传输装置与方法
EP1158735A1 (en) TDMA bus interface, system for communicating data, and method
CN110536512B (zh) 多路控制用数据缓冲装置、多路led控制系统及控制方法
JPH09247112A (ja) 直列伝送路のネットワーク通信路へのインターリーブの方法
CN107294871A (zh) 一种以太网络直连传输的方法
US9451338B2 (en) Line card with network processing device and data pump device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant