CN113796051A - 改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案 - Google Patents

改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案 Download PDF

Info

Publication number
CN113796051A
CN113796051A CN202080030517.9A CN202080030517A CN113796051A CN 113796051 A CN113796051 A CN 113796051A CN 202080030517 A CN202080030517 A CN 202080030517A CN 113796051 A CN113796051 A CN 113796051A
Authority
CN
China
Prior art keywords
line
data signal
signal output
differential
signal path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080030517.9A
Other languages
English (en)
Other versions
CN113796051B (zh
Inventor
凯拉什·加里杜
苏哈斯·拉坦
帕拉维·穆克特什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Priority to CN202410141837.1A priority Critical patent/CN117997680A/zh
Publication of CN113796051A publication Critical patent/CN113796051A/zh
Application granted granted Critical
Publication of CN113796051B publication Critical patent/CN113796051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

在所描述的方法和系统中：由相应的一组并联连接信号路径电路中的相应的开关元件选择性地提供从多线路总线的相应的线路至至少一个差分数据信号输出节点组中的至少一个相应数据信号输出节点的信号路径；以及生成一组放电电流，该组放电电流中的每一个放电电流通过流经相应的一组并联连接信号路径电路中的相应的电阻性元件所生成，以将所述多线路总线的相应的线路中的电压脉冲的一部分经相应的局部ESD保护电路放电至至少一个金属平面，相应的电阻性元件与相应的局部ESD保护电路连于相应的线路与相应的开关元件之间。

Description

改善高速信令系统中接收器模拟前端带宽的分布式静电放电 方案
相关申请的交叉引用
本申请要求申请号为16/579,518，申请日为2019年9月23日，发明人为KiarashGharibdoust和Suhas Rattan，名称为“改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案”的美国申请以及申请号为62/831,168，申请日为2019年4月8日，发明人为Suhas Rattan和Kiarash Gharibdoust，名称为“在多模式构造中隔离发送信号的无源多输入比较器的低阻抗开关驱动器”的美国临时申请的优先权，并将其全部内容援引于此，以供所有目的之用。
参考文献
以下在先申请通过引用整体并入本文，以供所有目的之用：
申请号为12/784,414，申请日为2010年5月20日，专利号为9,288,089，授权日为2016年3月15日，发明人为Harm Cronie和Amin Shokrollahi，名称为“正交差分向量信令”的美国专利，下称【Cronie】；
申请号为13/842,740，申请日为2013年3月15日，发明人为Brian Holden，AminShokrollahi及Anant Singh，名称为“芯片间通信用向量信令码时偏耐受方法和系统以及芯片间通信用向量信令码高级检测器”的美国专利申请，下称【Holden】；
申请号为14/612,241，申请日为2015年2月2日，专利号为9,100,232，授权日为2015年8月4日，发明人为Ali Hormati，Amin Shokrollahi及Roger Ulrich，名称为“以ISI比率评价代码的方法”的美国专利，下称【Hormati I】；
申请号为15/582,545，申请日为2017年4月28日，发明人为Ali Hormati和RichardSimpson，名称为“采用判定反馈均衡的时钟数据恢复”的美国专利申请，下称【HormatiII】；
申请号为15/709,318，申请日为2017年9月19日，发明人为Kiarash Gharibdoust，Armin Tajalli及Christoph Walter，名称为“芯片间通信接口的分布式静电放电保护”的美国申请，下称【Gharibdoust I】；
申请号为62/831,131，申请日为2019年4月8日，发明人为Suhas Rattan和KiarashGharibdoust，名称为“数据接收器的基于R-2R的线性拖尾均衡电路”的美国临时专利申请，下称【Rattan I】。
背景技术
在通信系统中，一个目的在于将信息从一个物理地点传输至另一物理地点。一种常用的信息传输介质为串行通信链路，该链路可基于将地面或其他常用基准作为比较对象的单个有线电路，或者基于将地面或其他常用基准作为比较对象的多个此类电路，或者基于相互间作为比较对象的多个电路。在后者的常见一例中，使用差分信令(“DS”)。差分信令的工作原理为：在一条线路上发送信号，并在该线路的配对线路上发送所述信号的反信号；信号信息由两条线路之间的差值，而非其相对于地面或其他固定参考的绝对值表示。向量信令为此方面的另一例。通过向量信令，多条线路中的多个信号在保持每个信号的独立性的同时可视为一个整体。在二进制向量信令中，向量的每一个分量(或称“符号”)的取值为两个可能取值的其中之一。在非二进制向量信令中，每一个符号的取值均为从由多于两个的可能取值组成的组中选出的值。向量信令码的任何子集表示该码的“子码”。此类子码可本身构成一种向量信令码。
发明内容
本申请描述一种正交差分向量信令码的检测矩阵，其中，在对子信道结果进行主动检测之前，由无源电阻器网络对所述代码的至少部分输入项进行求和操作。这一无源求和操作可减小共模信号波动的负面影响，并增大相应检测器的动态范围。
通过使用这一检测矩阵，可以实现对现有设于器件引脚处且依赖于将高稳健性无源电阻元件作为其一部分的静电放电(ESD)保护电路的改进。此外，通过采用改进式输入开关方案，所述无源输入网络能够设置于不同的操作模式，从而使得在其他模式下共用公共无源MIC的引脚在其中一种模式下能够实现高幅度的输出信号与低幅度的输入信号之间的充分隔离。
在所描述的方法和系统中：经多线路总线的多条线路接收多个信号，该多个信号与向量信令码的码字符号相对应；以与所述多线路总线的多条线路连接的互连电阻器网络，在多个输出节点上生成所述向量信令码码字符号的多个组合结果，所述多个输出节点包括与多个子信道的相应子信道分别关联的多对子信道输出节点；以及以多对差分晶体管生成多个子信道输出，所述多对差分晶体管中的每对差分晶体管与所述多对子信道输出节点中的相应一对子信道输出节点连接。
附图说明
图1为根据一些实施方式含无源多输入比较器(MIC)的ODVS子信道检测器的电路图。
图2为根据一些实施方式的无源MIC内互连电阻器网络示意图。
图3为根据一些实施方式用于选择性启用若干电阻性元件的可调节电阻器阵列的电路图。
图4至图6为根据一些实施方式的互连电阻器网络的子信道特定部分的示意图。
图7为根据一些实施方式包括用于在多模式系统中操作的开关器件的互连电阻器网络示意图。
图8为根据一些实施方式的方法流程图。
图9为根据一些实施方式在发送或接收操作模式下对收发器进行配置的框图。
图10为根据一些实施方式在全双工操作模式下操作的收发器框图。
图11为根据一些实施方式可调节电阻器阵列中使用的开关的电路示意图。
图12为在全双工操作模式下提供更大隔离度的低阻抗开关驱动器电路的实施方式示意图。
图13所示为人体模型(HBM)ESD保护电路。
图14所示为根据一些实施方式的充电器件模型(CDM)输入保护电路的一种实施方式。
图15为根据一些实施方式将静电电荷分布于多输入比较器的多个切片器上的方法1500的流程图。
图16为根据一些实施方式在全双工通信多输入比较器的输入端线路上提供更大隔离度的方法1600的流程图。
具体实施方式
根据【Cronie】所述，正交差分向量信令码(ODVS)尤其适合用于高速多线路通信系统。在一种诠释观点中，ODVS被描述为一种能够提供更高性能和更高稳健性的码字导向型编码/解码方法。其中，数据码字编码为在多条信号线路上以每一单元间隔一个码字的方式基本并行传输的ODVS码字，而接收器随后通过检测和解码这些ODVS码字而恢复出数据。在另一种观点中，每一ODVS码字可诠释为经由所传输的多个数据信号组成的总数据码字的各数据信号一一对应调制的多个独立(如正交)子信道向量的加权求和结果。
在一些实施方式中，ODVS码由矩阵描述和定义。矩阵的每一行可理解为可由相应信号码元加权的元素构成的子信道向量，而每一列表示多线路通信信道的一条线路。如此，每个单独的线路信号均可以以与其他线路信号形成各种组合的方式对多个子信道有所贡献。
以下各例中均使用【Cronie】中的H4码，也称增强不归零(ENRZ)码，但这并不意味着限制。ENRZ码对用于在四线路信道中传输的三个数据比特进行编码。该码的定义矩阵为：
Figure BDA0003315455730000041
三个数据比特D0，D1，D2可通过与阿达玛(Hadamard)矩阵H4的第2行至第4行相乘的方式编码，以获得四个输出值。在此类实施方式中，式1矩阵第2行至第4行当中的每一行均分别对应于多个子信道向量当中的一个子信道向量。由相应数据比特(取值为+1或-1)调制或加权的每一子信道向量对应于调制子信道。所有调制子信道加总产生向量信令码的码字。在上述码字导向型观点下，所述三比特数据码字D<2：0>通过与上述矩阵的第2行至第4行相乘而将数据编码为由值[A，B，C，D]构成的四值码字。为了便于在多线路总线介质内的传输，每一码字值可添加偏移量。由于元素值全部为1的矩阵第1行并不使用，因此所得ENRZ码的码字为平衡码字，即给定码字的所有符号之和为0(或者在添加偏移量的情况下为常数)，而且为向量[+1，-1/3，-1/3，-1/3]或[-1，+1/3，+1/3，+1/3]的排列组合形式。因此，与一系列ENRZ码字相对应的物理线路信号可取四个不同的值。
在一些实施方式中，上述矩阵最上方的向量视为与共模信令对应，本申请中不加以使用。因此，与该矩阵的第2行至第4行相应的子信道向量当中的每一者均与所述一组数据比特D0，D1，D2当中的相应数据比特相乘(即调制)，以产生三个调制子信道，这些调制子信道加总在一起产生待在多线路总线的线路中传输的码字符号A，B，C，D。
如【Cronie】中所述，ODVS码可通过将接收信号与解码矩阵相乘而解码。在一些实施方式中，该解码矩阵可对应于编码矩阵或编码矩阵的逆矩阵。如【Cronie】中所述，“西尔维斯特阿达玛(Sylvester Hadamard)矩阵”为与其逆矩阵相同的对称矩阵。此外，如【Holden】中所述，这一运算的有效施行方式为使用多输入比较器(MIC)。每一MIC均计算加权输入信号的线性组合，其中，给定MIC的权重由检测矩阵中的相应子信道向量确定，而每一MIC的输出对应于表示发送器输入数据的对跖子信道输出。因此，当编码于ENRZ信道中时，二进制数据可产生可通过传统二进制信号检测方法采样的对跖MIC输出(即眼图中的单次开眼)。对多个ENRZ子信道进行检测的一组MIC可由下式2至式4表述：
Sub0＝(W1+W3)-(W0+W2) (式2)
Sub1＝(W0+W3)-(W1+W2) (式3)
Sub2＝(W2+W3)-(W0+W1) (式4)
其中，线路信号W0，W1，W2，W3表示各列。如【Holden】进一步所述，以上等式可在模拟逻辑中有效地实施为四输入差分放大器的三个实例，所述实施方式具有多个晶体管输入端，这些输入端产生具有相同权重的两个反相项和同相项，此类反相项和同相项通过有源求和形成所需结果。
依赖有源输入元件的MIC实施方式可能会在信号动态范围和/或共模抑制方面存在问题。对于ENRZ码等ODVS码而言，由于对一个子信道的调制可能会在其他子信道内产生变化的共模偏移量，因此以上后者可能会成为显著问题。
无源MIC实施方式能够解决此类问题。此类实施方式并非在模拟计算之前通过有源电路器件对输入信号进行缓冲和隔离，而是在传统差分信号接收器或放大器上游以无源互连电阻器网络对多对子信道输出节点上的码字符号进行组合。在至少一种实施方式中，互连电阻器网络可包括三个完全相同的电阻器网络实例，每一实例均由相应的输入信号排列组合形式驱动，以在提供给相应信号接收器/差分放大器的相应一对子信道输出节点上提供差分输出，以进而生成三个子信道输出。图1为根据一些实施方式用于检测上例ENRZ码的一个子信道的一种具体子信道接收器示意图。
图2所示为根据一些实施方式的互连电阻器网络。如图所示，该互连电阻器网络与承载与向量信令码码字符号相应的信号的多线路总线的多条线路连接。在下文描述中，标注符号W0～W3可对应于多线路总线的线路(其上承载线路信号)，或者可用于指代向量信令码的码字符号。所述互连电阻器网络用于接收与向量信令码码字符号相应的线路信号，并随即在多个输出节点上生成向量信令码码字符号的各种组合(如符号Sub0 +的组合)。如图2所示，所述多个输出节点包括与多个子信道当中的相应子信道关联的多对子信道输出节点。在下文中，Sub0 +和Sub0 -也可称为差分数据信号输出节点，其原因在于，在一些操作模式下，MIC(如图4所示MIC)可通过例如将与线路W2和W3连接的线路输入节点与差分数据信号输出节点Sub0 +和Sub0 -断开而在不归零(NRZ)操作模式下操作。类似构造可分别应用于图5和图6的差分数据信号输出节点Sub1 +/Sub1 -和Sub2 +/Sub2 -。依照上式2至上式4，差分数据信号输出节点Sub0 +和Sub0 -对应于子信道Sub0，而其他两对输出节点Sub1 +/Sub1 -和Sub2 +/Sub2 -分别对应于子信道Sub1和Sub2。该互连电阻器网络与多对差分晶体管(如图1差分放大器131的相应实例)相连，所述多对差分晶体管中的每对差分晶体管与所述多对子信道输出节点中的相应一对子信道输出节点连接，并用于生成多个子信道输出当中的一个相应子信道输出。
图1为根据一些实施方式用于检测子信道Sub0的子信道接收器框图。在图1中，标为W0，W1，W2，W3的线路信号在本例中与式2定义的子信道Sub0的码字符号A，B，C，D相对应。在至少一种实施方式中，所述线路信号在接收时无需进一步的放大或信号处理。在其他实施方式中，所述线路信号可以为现有可变增益放大器(VGA)、连续时间线性均衡器(CTLE)或其他有源处理元件的输出信号。
作为以图1电路对子信道Sub0进行ENRZ检测的第一例，与电阻器R1，R2，R3，R4串联的开关S1，S2，S3，S4均假设处于闭合状态。在一些实施方式中，电阻器R1～R4为等值电阻器。在一些实施方式中，如图3所示，电阻器R1～R4的阻抗值可以调节，以下将对此进行进一步详细描述。图14所示为以多个并联切片器1400提供可调节电阻的具体多切片器实施方式，以下将对此进行进一步详细描述。如图14所示，十六个1400的实例可例如对应于与图1线路W0连接的十六个110的实例。线路W1和W3中的输入信号由电阻器R1和R3以无源方式相加，以在与子信道Sub0相关联的一对子信道输出节点当中的第一输出节点上生成符号Sub0 +的组合结果。线路W0和W2中的输入信号由电阻器R2和R4以无源方式相加，以在与子信道Sub0相关联的一对子信道输出节点当中的第二输出节点上生成符号Sub0 -的组合结果。符号Sub0 +的组合结果可经滤波电路120发送至差分放大器131的正输入端(同相输入端)，而符号Sub0 -的组合结果经滤波电路121发送至差分放大器131的负输入端(反相输入端)。在每一电阻器R1，R2，R3，R4的值均相等的情形中，各信号以相等的权重相加。在使用具有多种权重大小的矩阵的情形中，使用不相等的值可能需要以不相等的权重值求和。【Hormati I】中公开了一些具有多种权重大小的此类矩阵，如透翅(Glasswing)矩阵。
如图所示，根据一些实施方式，滤波电路120和121为由与端接电阻器Rt连接的元件Rs和Cs构成的相同电路，用于提供频率相关滤波和信号端接功能。在一种例示实施方式中，输入串联阻抗(如R1与R3并联等)，Rs和Cs的组合形式提供高频峰化作用，而Rt为输入信号提供端接阻抗。当需要以舍入后(如通过低通滤波)跃迁的跃迁采样值生成压控振荡器(VCO)更新所需的相位误差信号时，此类滤波功能可有助于时钟和数据恢复或CTLE。此外，当将推测式DFE采样值作为相位误差信息时，此类滤波功能可有助于【Hormati II】中公开的采用DFE的CDR实现舍入程度更高的眼图。在一些实施方式中，通过调节电阻器R1～R4的阻抗，可以实现对低通滤波器截止频率的调节，以下将结合图3对此进行进一步详细描述。
在一种实施方式中，131表示实施式2减法运算的差分线性放大器，相应地，子信道输出Sub0为表示提供给发送器的相应数据信号的模拟信号。在另一实施方式中，131为表示差分比较器，用于在生成模拟对跖值后进行幅度切片操作而实施所述减法运算，以获得与子信道调制所使用的二进制数据值相应的二进制数字子信道输出。在其他实施方式中，131可进一步含有钟控或动态采样元件，以在所需的时间上采集所述模拟或数字结果的状态。
图1电路用作能够在上述ODVS模式之外还用作能够在各种模式下操作的多模式子信道接收器。例如，在第二(“传统”)模式下，图1电路可用于作为传统差分接收器的数据检测器(也称NRZ)进行操作。此类实施方式可通过闭合开关S1和S2(分别通过控制信号c和a)且打开开关S3和S4(分别通过控制信号d和b)的方式设置。如此，差分数据信号输出节点Sub0 +和Sub0 -上的信号仅反映用作传统差分信号对的线路信号W0和W1的状况。
在一些实施方式中，所述电路可在第三模式下操作，其中，开关S1，S2，S3，S4全部打开，以将线路W0，W1，W2，W3隔离于子信道接收器的负载作用之外。此类构造可例如在其他系统元件按反方向驱动各线路的发送(Tx)操作模式下使用。在此类实施方式中，每一子信道接收器均可与所述多线路总线的线路完全断开。作为替代方案，也可将单个子信道接收器与所述多线路总线断开，而其他两个子信道接收器按照上述方式分别作用于相应的差分信号上。
开关S1，S2，S3，S4通常按照本领域中众所周知的方式，由以数字模式控制信号(如a，b，c，d)控制的MOS晶体管实现。图4至图6为此类实施方式的例示示意图。在一些环境中，为了增大信号余量或减小失真，优选以多晶体管传输逻辑门代替MOS晶体管。虽然图1中的子信道接收器和图4至图6中的电阻器网络包括用于支持多种操作模式的开关，但是在一些实施方式中，也可如图2互连电阻器网络一样，通过将与此类开关连接的接线端短接而省去这些开关。
除线路信号与输入电阻器的连接顺序之外，子信道Sub1和Sub2的子信道接收器可与图1完全相同。如图5所示，Sub1通过将与线路W0和W3中的符号相对应的线路信号组合而产生中间信号Sub1 +，并通过将与线路W1和W2中的符号相对应的线路信号组合而产生中间信号Sub1 -。类似地，如图6所示，与线路W2和W3中的符号相对应的线路信号组合产生Sub2 +，与线路W0和W1中的符号相对应的线路信号组合产生Sub2 -。
图4至图6所示分别为子信道Sub0～2的电阻器和开关网络。如图所示，每一电阻器网络接收用于控制相应开关的模式控制信号。在下例中，所有的三个子信道接收器均既可在对各对子信道输出节点上的线路信号进行组合的ODVS模式下工作，也可启用以子信道接收器Sub0和Sub1接收相应差分对信号且将子信道接收器Sub2关闭(例如，与总线断开)的“传统”模式。此类操作模式如下表I所示。在第一模式下，所有开关均启用，而且各对子信道输出节点按照以上所述的式2至式4生成与所检测ODVS子信道相应的子信道输出。在第二模式下，模式控制信号a和c控制的开关启用，而所有其他开关均禁用。在此类实施方式中，与子信道Sub0关联的一对子信道输出节点上生成线路W1和W0中线路信号之间的差分输出，与子信道Sub1关联的一对子信道输出节点上生成线路W3和W2中线路信号之间的差分输出。图7所示为进一步包括用于启用所述多模式操作的模式选择开关的图2互连电阻器网络。在第三模式(发送模式)下，整个互连电阻器网络断连，以隔开接收电路，与此同时，发送驱动器与各线路连接。在第四模式(全双工模式)下，互连电阻器网络与所述多线路总线的两条线路连接，以获得差分信号，而剩余两条线路可与发送驱动器连接，以发送差分信号。此类其他模式如下表I和图9至图10所示。
Figure BDA0003315455730000091
Figure BDA0003315455730000101
表I
在一些实施方式中，如上所述，所述互连电阻器网络为收发器的一部分，该收发器包括用于将符号驱入多线路总线各线路内的多个驱动器。在此类实施方式中，所述驱动器和互连电阻器网络可在发送模式或上述多个接收模式当中的一个接收模式(如ODVS和差分信令模式，或“传统”模式)下与所述多线路总线选择性地连接。图9为根据一些实施方式的收发器900框图。如图所示，收发器900包括多个发送驱动器905以及如上所述的互连电阻器网络915。在一些实施方式中，收发器900可进一步包括编码器(未图示)，该编码器用于接收一组输入数据，并以响应的方式向所述驱动器提供控制信号，以在所述多线路总线中生成向量信令码的码字符号。该收发器进一步包括可用于根据所选的模式提供上述多比特模式控制信号的模式控制器920。在图9收发器900中，所述多比特模式控制信号由用于控制如上所述和图7所示互连电阻器网络915内的开关的8个信号a～h，m，n以及用于提供给一组驱动器开关910的四个额外信号i，j，k，l构成。在一些实施方式中，每一信号i～l可提供给用于将相应驱动器连接至所述多线路总线的相应线路或断开该连接的相应驱动器开关。具体而言，信号i可提供给与线路W0关联的驱动器，信号j可提供给与线路W1关联的驱动器，信号k可提供给与线路W2关联的驱动器，信号l可提供给与线路W3关联的驱动器。表I包括采用此类驱动器模式控制信号的两种额外模式。在完全发送模式下，互连电阻器网络915可与所述多线路总线完全断连，每一驱动器与相应线路连接，而且线路信号驱入所述多线路总线内。在一些实施方式中，可以设置全双工模式，其中，将经线路W0和W1接收的差分输入信号进行比较，并经相应发送驱动器在线路W2和W3内发送输出信号。由于图7所示构造应该无法对控制信号a和c进行重新利用，因此此类实施方式可能需要使用额外的模式控制信号。在此类实施方式中，将线路W2和W3分别连接至子信道输出节点Sub1 -和Sub1 +的MOS开关可接收控制信号m和n。在图10所示构造中，为了实现该全双工操作模式，驱动器开关910使用4个模式控制信号i～l，互连电阻器网络1015使用10个模式控制信号a～h，m，n。如图所示，互连电阻器网络1015包括分别与多线路总线的线路W0，W1，W2，W3连接的线路输入节点1020，1025，1030，1035。在一些实施方式中，可根据多种因素选择用于收发的差分线路对。在一些实施方式中，可根据相对邻近程度选择所述差分线路对。例如，用于收发的差分线路对中的两条线路可优选彼此相邻且/或沿相似的迹线轨迹延伸。有可能对选择具有影响的另一因素可以为线缆/连接器接口(例如使用“双向插入”型线缆)的朝向。
在一些实施方式中，由操作于半双工操作模式下的收发器按如上所述方式以多个MIC对多个相互正交的子信道进行检测。此类收发器也可用于为在上述全双工模式下操作，以在不同的差分线路对内发送和接收差分信号。该收发器可能会用于中度损耗至高损耗的通信信道，其中，在全双工操作模式下，接收输入信号的幅度可能比发送信号的幅度低数十分贝，简易的MOS开关可能无法在用于在此类模式的配置下传输输出信号的一对线路断开时提供足够高的信号隔离度。以图1输入系统为例，全双工操作模式可以通过将图1中的开关S1和S2闭合且将开关S3和S4打开的方式启动，以将一对差分线路W0和W1用于接收差分输入信号，并将W2和W3释放，以供用作承载朝相反方向传播的差分输出信号的发送线路，但这并不意味着限制。在这一情形中，开关S3和S4在其“关断”状态提供的信号隔离度(在某些情况下，至少为30dB)可防止因所发送的差分输出信号馈通而降低所接收的差分输入信号的质量。与此相比，简易MOS晶体管开关内部及周围的寄生耦合效应可能会凌驾于上述隔离度之上。
在此类环境中，可以使用如图12实施方式所示的高隔离度输入开关。每一开关包括由使能信号en共同驱动的两个串联MOS晶体管1210和1220，而非单个MOS器件，所述两个MOS晶体管的互连节点1215构造为由互补使能信号
Figure BDA0003315455730000111
开关，以由MOS晶体管1230接地，从而形成分流路径，该分流路径极大地减小了晶体管1210漏源寄生电容对信号的耦合作用，并类似地减小了穿越晶体管1220直至处于工作状态下的接收器输入端的寄生电容对信号的耦合作用。然而，其中仍然存在如下类似的信号潜泄路径：从输入引脚开始，穿越1210的漏栅电容，然后经同一路径穿越1220，直至接收器输入端。为了最大程度减小这一路径内的信号传导，低阻抗开关驱动器1250包括用于将来自所述一对发送线路的交叉耦合干扰信号分流的高频低阻抗使能信号路径输出，这意味着同时使用两个较大的输出驱动晶体管MSW1和MSW2。在一种实施方式中，通过将低阻抗开关驱动器输出晶体管MSW1和MSW2的尺寸增至开关晶体管1210，1220，1230的十倍至十六倍，实现了全双工操作模式下关断隔离度的预期改善效果。在替代实施方式中，仅将低阻抗开关驱动器的其中一个晶体管按照这一方式增大，例如，将用于实现使晶体管1210和1220进入关断状态的输出状态的驱动晶体管(例如，当晶体管1210和1220为NMOS增强模式器件时，将信号en驱动至低电平的NMOS输出晶体管MSW2)增大，其原因在于，该器件为提供如图12所示通至接地点的低阻抗使能信号路径的器件。
在一种实施方式中，所述装置包括具有至少四条线路的多线路数据总线以及多对子信道输出节点，每对子信道输出节点均用于以相应的一组子信道接收器(如采样器、放大器或所谓的切片器)检测子信道向量。所述多线路总线的每条线路均以线路分支电路选择性地连接至每对子信道输出节点，所述线路分支电路具有至少一个相应电阻器及相应T型开关(即先前所谓的电阻器开关切片器)，该T型开关通过低阻抗开关驱动器电路控制。该装置还包括模式控制器，该模式控制器用于选择性地(i)以总接收器的所述至少四条线路通过启用所述T型开关后将每条线路连接至所述一对子信道输出节点，启用半双工通信模式，或者(ii)通过将所述T型开关禁用于至少两条线路以随之将此至少两条线路从所述一组节点对断开，启用将所述至少两条线路用于差分发送信道的全双工通信模式，其中，所述低阻抗开关驱动器电路将自所述差分发送信道泄漏的寄生路径信号能量分流。
图16为根据一些实施方式的方法1600的流程图。如图所示，方法1600包括：在以多个多输入比较器(MIC)对多个相互正交的子信道进行检测的半双工操作模式下，由所述多个MIC当中的MIC接收1602一组至少四个输入信号。每一输入信号均通过多线路总线的相应线路接收。在一些实施方式中，每条线路均通过相应的多个电阻器开关切片器与所述MIC连接。相应的每组多个电阻器开关切片器均可包括多至十六个电阻器开关切片器。然而，这一实施方式不应视为构成限制，还可以使用更多或更少个电阻器开关切片器。
所述多个MIC中的每一个MIC随即生成1604所述一组至少四个输入信号的相应线性组合结果，以检测出所述多个相互正交的子信道当中的正交子信道。该方法还包括：响应于相应的使能信号经低阻抗使能信号路径提供于相应低阻抗开关驱动器内，通过以所述MIC内的T型开关将所述多线路总线的一对线路与所述MIC选择性地断开，启动1606全双工操作模式。所述使能信号可提供于所述多个电阻器开关切片器当中针对给定线路的部分相应电阻器开关切片器。在一些实施方式中，所述多个相应电阻器开关切片器中的至少一个电阻器开关切片器具有大小为所述多个相应电阻器开关切片器中至少一个其他电阻器开关切片器的两倍的阻抗元件。
随后，所选的一对线路可在全双工模式下发送差分输出信号。在一些实施方式中，所述多线路总线的选择性断开的一对线路对应于所述MIC的关联差分子信道输出节点的相反一侧的线路。例如，在图4所示生成差分子信道输出节点Sub0 +/Sub0 -的MIC中，线路W0和W2处于线路W1和W3的差分子信道输出的相反一侧。因此，在一种此类实施方式中，可将线路W0和W2当中的一条以及线路W1和W3当中的一条同时断开。在一些情形中，与所述MIC断开的一对线路根据线路的邻近程度选择。例如，用于收发的差分线路对中的两条线路可优选彼此相邻且/或沿相似的迹线轨迹延伸。有可能对选择具有影响的另一因素可以为线缆/连接器接口(例如使用“双向插入”型线缆)的朝向。
在全双工操作模式下，来自所述一对线路的交叉耦合干扰信号经所述低阻抗开关驱动器内的低阻抗使能信号路径分流1608。所述交叉耦合干扰信号可经所述低阻抗开关驱动器内的晶体管分流，其中，所述低阻抗开关驱动器内的该晶体管的大小为所述T型开关内晶体管的至少10倍。
该方法还包括：在全双工操作模式下，通过对所述多线路总线中与处于全双工操作模式下的所述MIC连接的至少两条剩余线路所接收的输入信号进行比较而生成1610差分输出。
在很少对所述输入开关进行重新设置(即作为初始化选项，而非动态半双工收发功能)的实施方式，可通过添加旁路电容器1270，减小公共栅极路径的对地交流阻抗，这一做法的代价在于，其将大幅减慢开关转换的速度，并且增大驱动器的瞬态电流消耗。如果发现此类潜泄路径的传导仅在极高频率下导致问题，通过有意增大如1280所示的驱动路径电感，可借助所述公共栅极连接，充分增大路径阻抗，从而减少信号的传导。在其他实施方式中，仅需增大MOS栅极之间的电阻，或者同时增大旁路电容即可。
在其他实施方式中，图12所示的部分或全部开关晶体管可替换为由多个MOS晶体管组成的CMOS传输逻辑门，以增大输入范围和/或线性度。
在如图14所示的一些实施方式中，可由单个低阻抗驱动器开关1250向线路分支的多个电阻器开关切片器(在本申请中也称为信号路径电路)1400提供使能信号，从而使得该线路分支的多个电阻器开关切片器共用所述低阻抗使能信号路径。如图14所示，如上所述给定无源MIC的W0线路分支具有一组十六个电阻器开关切片器1400。如图所示，二进制输入
Figure BDA0003315455730000141
提供给向W0线路分支的所述一组十六个电阻器开关切片器1400提供使能信号的一组五个低阻抗开关驱动器1250。图14所示低阻抗开关驱动器1250以及电阻器开关切片器1400的数目不应视为构成限制。二进制输入
Figure BDA0003315455730000142
的每一比特均提供给相应的低阻抗开关驱动器1250。每一低阻抗开关驱动器1250向W0线路分支的相应一组电阻器开关切片器1400提供相应使能信号en<4:0>。如图所示，为了实现对所述MIC的有效阻抗的二进制控制，一个低阻抗开关驱动器向一组八个电阻器开关切片器提供使能信号(如en<4>)，另一低阻抗开关驱动器向一组四个电阻器开关切片器提供使能信号(如en<3>)，依此类推。互补使能信号
Figure BDA0003315455730000143
提供给与使能信号en<4:0>相应的电阻器开关切片器，也就是说，
Figure BDA0003315455730000144
与en<4>提供给相同的八个电阻器开关切片器，
Figure BDA0003315455730000145
与en<3>提供给相同的四个电阻器开关切片器，依此类推。在一些实施方式中，所述十六个电阻器开关切片器中的一个电阻器开关切片器的R1值的大小可以为其余15个电阻器开关切片器的R1值的R值的两倍，以实现更大的分辨率，以下将结合图3对此进行描述。这一双电阻电阻器开关切片器可具有例如响应于
Figure BDA0003315455730000146
而进行操作且生成使能信号en<0>的专用低阻抗开关驱动器。
在一种非限制性的具体实施方式中，给定MIC的每条线路分支可包括用于控制一组十六个电阻器开关切片器1400的五个低阻抗开关驱动器。每一个MIC包括四条线路分支，因此共包括二十个低阻抗开关驱动器。三个子信道MIC共包括六十个低阻抗开关驱动器。
在一些实施方式中，通过改变线路信号的有效输入串联阻抗，可以改变电路121所实现的高频峰化量。在另一具体实施方式中，图1中的每一个电阻器/开关组合形式110(例如，R1与S1)实施为多组并联的图3所示串联电阻器和开关。作为一种非限制性的示例，每一电阻器R21～R28的值均为8×R1，每一开关S21～S28均为可控制MOS晶体管开关。在该实施方式中，通过启用所述一组开关S21～S28当中的一个至八个开关，可以使整个组合体110产生八种不同的有效串联阻值，从而使组合式ENRZ子信道检测器产生八种不同的高频峰化特性。如上所述，其中一个电阻值(如R28)可以为其余电阻值的两倍，从而在对所接收输入信号的高频峰化特性和/或带宽限制设置值进行调节时，实现更大的分辨率。在实际实施方式中，图1中110的每一实例均由图3中含十六个并联电阻器的实例代替，而图3中给定实例的闭合开关数可以为0(以如下文所述，断开第二或第三操作模式下的输入)或者为预设值，以实现与所确定的阻抗值相关联的所需频率特性。通过调节电阻器阻值而衰减高频信号的做法可有助于波特率时钟数据恢复(CDR)应用，而且在信道损失较低的情况下，可减小带宽。由于接收器和发送器具有共同的前端，因此通过断开所有开关，所述无源MIC可将接收器与发送器完全隔离，从而可增大频率响应。在一些实施方式中，可由单个CDM(充电器件模型)二极管替代由二极管和电阻器(常称CDM二极管和电阻器)构成且用于防止系统发生CDM故障的辅助保护装置。如此，可增大频率响应。
在替代实施方式中，通过在物理输入引脚与有源器件电路之间设置图1所示的R1，R2，R3，R4等串联输入电阻器，还可创造对其他设备元件进行优化的机会。举例而言，每一外部设备的连接均需设置静电放电(ESD)保护，以防止过度的静电经设备的敏感电子器件放电。此类ESD保护的一例见【Gharibdoust I】，图13同样取自该文。如该文所述，通过将小的电感元件与输入信号串联插置，可对峰值放电电流进行控制，以使得一组分布式保护二极管能够将剩余的故障电流引至主放电路径之外。
与此相反，如图1所示等实施方式可采用如图14所示的ESD保护。线路输入节点1405可例如为外部打线盘，并由作为图1中R1的串联电阻器1440与输入开关1410，1420，1430以及下游的有效电路(如MIC或CTLE接收器前端)隔离。在一种具体实施方式中，一组信号路径电路1400实施为并联电路。如此，该组并联信号路径电路中的任一信号路径电路1400的电阻均成比例地增大，因此经任何一个实例放电的故障电流均成比例地变小。该方案并非以结型二极管或肖特基二极管提供保护，而是以极小二极管连接的MOS晶体管1480和1490提供CDM保护。在图14电路中，在断电模式下，每一线路的所有并联信号路径电路1400均用于将该线路上的电压脉冲的一部分放电。然而，在数据接收操作模式下，所有信号路径电路中的一部分可在特定时间点启用，以例如根据所启用的并联信号路径电路的数目，以信道带宽控制设置值设置有效阻抗。所启用的并联信号路径电路越少，总输出电容越小。当在MIC和CTLE 1460的各组差分数据信号输出节点之间设置较大的ESD保护器件时，将会使CTLE 1460的输入端形成相对较大的恒定电容。与此相比，通过以所述一组并联信号路径电路分布ESD保护电路，可以进一步实现减小数据接收操作模式下ESD保护器件所得总电容的优点。
如图14所示，一组并联连接信号路径电路1400将线路输入节点W0选择性地连接至至少一组差分数据信号输出节点中的相应数据信号输出节点。所述一组并联连接信号路径电路1400可以为多组并联连接信号路径电路当中的一组，其中，每组并联连接信号路径电路将相应线路输入节点选择性地连接至所述至少一组差分数据信号输出节点当中的相应数据信号输出节点。在图10中，信号路径电路1040可对应于图14所示的一组十六个并联连接信号路径电路1400。在图14中，所述一组并联连接信号路径电路1400中的每一个信号路径电路包括开关元件，该开关元件例如由晶体管1410，1420，1430组成的隔离开关构成，用于选择性地提供从给定线路W0通至与线性拖尾均衡器(LTE)1450连接的MIC内的相应数据信号输出节点的信号路径。此外，每一信号路径电路1400包括电阻性元件1440以及在图14中示为二极管连接的晶体管1480和1490的局部ESD保护电路。该局部ESD保护电路连接于线路W0与开关元件之间，以将所述给定线路上的电压脉冲的一部分作为流经所述电阻性元件的放电电流，经该局部ESD保护电路放电至一个或多个金属平面。【Rattan I】中描述了一种可用作LTE 1450的基于R-2R的LTE的具体实施方式，但是作为替代方案，也可使用已知的LTE。
在一些实施方式中，每一给定线路输入节点与MIC内的单个相应数据信号输出节点选择性地连接，每一数据信号输出节点与LTE 1450的输入端连接。在此类实施方式中，每组差分数据信号输出节点用于输出根据经所述多线路总线中的相应一对线路以差分方式接收的相应一对信号形成的相应差分信号。或者，至少一个线路输入节点可选择性地与至少不同的两组差分数据信号输出节点中的相应数据信号输出节点连接。此类实施方式可用于输出经所述多线路总线的至少三条线路接收的信号的线性组合结果。在此类实施方式中，由于经线路W0接收的信号可用于对多条相互正交的子信道进行检测的多种线性组合方式，因此与线路W0连接的线路输入节点可同时与多个MIC的数据信号输出节点连接。
在一些实施方式中，在断电操作模式下，所述一组线路输入节点中的每个线路输入节点均与至少一个相应数据信号输出节点断开。在该断电操作模式下，所述电压脉冲可经所述局部ESD保护电路放电至所述金属平面，以提供CDM保护。在一些实施方式中，相应一组信号路径电路对所述给定线路与至少一个相应数据信号输出节点之间的阻抗进行设置。在此类实施方式中，所述给定线路与至少一个相应数据信号输出节点之间的阻抗可通过选择性地连接相应一组信号路径电路中的部分信号路径电路的方式进行调节。在一些实施方式中，每一给定线路响应于数据接收的任务操作模式启动后，与至少一个相应数据信号输出节点连接。
图15为根据一些实施方式的方法1500的流程图。如图所示，方法1500包括：对于多线路总线中的每条线路，分别利用相应一组并联连接信号路径电路中的相应开关元件，选择性地提供1502从该线路通至至少一组差分数据信号输出节点中的至少一个相应数据信号输出节点的信号路径。对于每条线路，分别生成1504一组放电电流，针对相应线路生成的相应一组放电电流中的每一放电电流均流经相应一组信号路径电路中的相应电阻性元件，以将所述多线路总线的相应线路中的电压脉冲的一部分经相应局部ESD保护电路放电至一个或多个金属平面，相应电阻性元件和相应局部ESD保护电路连于相应线路与相应开关元件之间。
在一些实施方式中，如图1所示，可通过以单个模式控制比特a控制电阻器电路110内的开关电路S2的方式设置操作模式。电阻器电路110可进一步包括可调节阻抗元件，该元件包括如图3所示的并联的多个开关电阻器电路，其中，多比特阻抗控制信号通过控制开关S21～S28而设置R2的阻抗值，而由模式控制信号a控制的模式开关对操作模式进行设置。在一些实施方式中，可对提供给S21～S28的控制信号以及模式控制信号a进行逻辑与运算，以使得所述阻抗值仅将线路W0连接至取决于模式控制信号a所设置模式的输出节点。
图11为根据一些实施方式的开关(如开关S21)电路示意图。如图11所示，该开关由嵌入P阱且进一步使用深N阱(DNW)的NMOS晶体管构成。此类实施方式可将电阻器网络内开关的寄生电容与匹配网络隔离，以减小发送损耗。在其他实施方式中，图11所示元件还可进一步与以上结合图12所述的元件相结合。
在其他实施方式中，用于调节120和121的频率特性的各组以数字方式控制的电阻器和/或电容器既可单独使用，也可与上述实施方式结合使用。
在通过图3电路改变有效输入串联阻抗的实施方式中，除了与上述在“传统”操作模式下将与子信道Sub2关联的一对子信道输出节点完全断开的情形一样，将所有开关打开的实例之外，图3每一实例的闭合开关数可在所有实例和所有子信道接收器之间保持不变。
如【Holden】中所述，通过调节输入电阻器阻值而产生其他输入加权比率，可以实现对其他ODVS码的检测。在输入信号的原有和互补形式同时可供使用的系统环境中(例如，来自具有差分输出的有源CTLE处理级)，同相和反相信号值均可在有源检测之前进行电阻式求和。
图8为根据一些实施方式的方法800的流程图。如图所示，方法800包括：经多线路总线的多条线路接收802多个信号，该多个信号与向量信令码的码字符号相对应；以与所述多线路总线的多条线路连接的互连电阻器网络生成804所述向量信令码的码字符号的多种组合形式，该向量信令码的码字符号的多种组合形式生成于多个输出节点上，其中，所述多个输出节点包括分别与多个子信道中的相应子信道关联的多对子信道输出节点；以及以多对差分晶体管生成806多个子信道输出，所述多对差分晶体管当中的每对差分晶体管与所述多对子信道输出节点当中的相应一对子信道输出节点连接。
在一些实施方式中，所述码字符号的多种组合形式通过将与该码字符号相对应的两个或更多个信号相加的方式生成。在一些实施方式中，所述码字符号的多种组合形式通过形成与该码字符号相对应的两个或更多个信号的平均信号的方式生成。
在一些实施方式中，如图2所示，所述多个输出节点当中的每一输出节点通过多个电阻器当中的相应电阻器与所述多线路总线的多条线路当中的两条或更多条线路连接。在一些实施方式中，所述多个电阻器具有相等的阻抗值。在一些实施方式中，如图3所示，所述多个电阻器当中的每一电阻器具有可调节阻抗。在图3的并联电阻器网络中，所述方法进一步包括选择性地启用所述并联电阻器网络中的一个或多个电阻器，以设置所述可调节阻抗。一些此类实施方式包括：由所述并联电阻器网络接收多比特阻抗控制信号，其中，该多比特阻抗控制信号表示所述可调节阻抗的阻抗值。在一些实施方式中，通过调节所述可调节阻抗而对所述多个子信道输出的高频峰化程度进行调节。这一点可有助于CDR和CTLE应用。
在一些实施方式中，所述方法进一步包括：以多个模式选择晶体管选择操作模式，该多个模式选择晶体管选择性地将一条或多条线路与所述多个输出节点当中的一个或多个输出节点连接/断开。一些此类实施方式可包括：将所述多线路总线的多条线路当中的一条相应线路与所述多个输出节点当中的一个相应输出节点连接。在此类实施方式中，如以上“传统”操作模式中所述，所述多个子信道输出当中的每一子信道输出对应于横跨所述多线路总线的多条线路当中两条线路的差分输出。
在一些实施方式中，所述多条子信道对应于由多个输入数据信号当中的相应输入数据信号调制的多个子信道向量。在一些此类实施方式中，所述多个子信道向量对应于正交矩阵内相互正交的行。

Claims (20)

1.一种装置，其特征在于，包括：
一组线路输入节点，其中，每一个线路输入节点均与多线路总线的相应的一条线路相连；
至少一组差分数据信号输出节点；
多组并联连接信号路径电路，其中，每组并联连接信号路径电路用于将所述一组线路输入节点中的相应的线路输入节点选择性地连接至所述至少一组差分数据信号输出节点中的相应的数据信号输出节点，其中，各组并联连接信号路径电路中的每一个信号路径电路均包括：
开关元件，其中，所述开关元件用于选择性地提供从相应的所述线路输入节点至相应的所述数据信号输出节点的信号路径；以及
电阻性元件和局部静电放电(ESD)保护电路，其中，所述电阻性元件和所述局部ESD保护电路连于给定的所述线路输入节点与所述开关元件之间，以将相应的线路上的电压脉冲的一部分经所述局部ESD保护电路以流经所述电阻性元件的放电电流的形式放电至至少一个金属平面。
2.如权利要求1所述的装置，其特征在于，每一个线路输入节点均选择性地连接至相应的单个数据信号输出节点。
3.如权利要求2所述的装置，其特征在于，每一组差分数据信号输出节点用于输出相应的差分信号，所述差分信号是由经所述多线路总线中的相应的一对线路以差分方式所接收的相应的一对信号所形成的。
4.如权利要求1所述的装置，其特征在于，至少一个线路输入节点选择性地连接至至少两组不同的差分数据信号输出节点中的相应的数据信号输出节点。
5.如权利要求4所述的装置，其特征在于，至少一组差分数据信号输出节点用于输出经所述多线路总线的至少三条线路所接收的信号的线性组合。
6.如权利要求1所述的装置，其特征在于，每个线路输入节点在断电操作模式下与相应的至少一个数据信号输出节点断开。
7.如权利要求1所述的装置，其特征在于，各组并联连接信号路径电路在相应的所述线路输入节点与相应的所述至少一个数据信号输出节点之间设置了阻抗。
8.如权利要求7所述的装置，其特征在于，相应的所述线路输入节点与相应的所述至少一个数据信号输出节点之间的所述阻抗可通过选择性地连接相应的所述一组并联连接信号路径电路中的部分并联连接信号路径电路的方式进行调节。
9.如权利要求1所述的装置，其特征在于，每个线路输入节点响应于数据接收的任务操作模式的启动而选择性地连接至相应的所述至少一个数据信号输出节点。
10.如权利要求1所述的装置，其特征在于，每一个局部ESD保护电路均通过由二极管连接的晶体管连接至所述至少一个金属平面。
11.一种方法，其特征在于，包括：
由相应的一组并联连接信号路径电路中的相应的开关元件选择性地提供从多线路总线的相应的线路至至少一组差分数据信号输出节点中的相应的至少一个数据信号输出节点的信号路径；以及
生成一组放电电流，其中，所述一组放电电流中的每一个放电电流通过流经相应的一组并联连接信号路径电路中的相应的电阻性元件生成，以将所述多线路总线的相应的所述线路中的电压脉冲的一部分经相应的局部静电放电(ESD)保护电路放电至至少一个金属平面，其中，相应的所述电阻性元件与相应的所述局部ESD保护电路连接于相应的所述线路与相应的所述开关元件之间。
12.如权利要求11所述的方法，其特征在于，相应的所述线路选择性地与相应的单个数据信号输出节点连接。
13.如权利要求12所述的方法，其特征在于，还包括：输出根据经所述多线路总线中的相应的一对线路以差分方式所接收的一对信号而形成的差分信号。
14.如权利要求11所述的方法，其特征在于，至少一条线路选择性地连接至至少两组不同的差分数据信号输出节点中的相应的数据信号输出节点。
15.如权利要求14所述的方法，其特征在于，还包括：将经所述多线路总线的至少三条线路所接收的相应的至少三个信号的线性组合输出至所述至少一组差分数据信号输出节点。
16.如权利要求11所述的方法，其特征在于，所述多线路总线中的每一条线路在断电操作模式下均与相应的所述至少一个数据信号输出节点断开。
17.如权利要求11所述的方法，其特征在于，各组并联连接信号路径电路分别在相应的所述线路与相应的所述至少一个数据信号输出节点之间设置了阻抗。
18.如权利要求17所述的方法，其特征在于，还包括：通过选择性地连接相应的所述一组并联连接信号路径电路中的部分并联连接信号路径电路，调节相应的线路与所述至少一个数据信号输出节点之间的所述阻抗。
19.如权利要求11所述的方法，其特征在于，每一条线路均响应于用于数据接收的任务操作模式的启动而连接至相应的所述至少一个数据信号输出节点。
20.如权利要求11所述的方法，其特征在于，相应的所述局部ESD保护电路通过由二极管连接的晶体管连接至所述至少一个金属平面。
CN202080030517.9A 2019-04-08 2020-04-07 改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案 Active CN113796051B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410141837.1A CN117997680A (zh) 2019-04-08 2020-04-07 收发器中隔离接收器和发射器的方法和装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962831168P 2019-04-08 2019-04-08
US62/831,168 2019-04-08
US16/579,518 US11128129B2 (en) 2019-04-08 2019-09-23 Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system
US16/579,518 2019-09-23
PCT/US2020/027096 WO2020210250A1 (en) 2019-04-08 2020-04-07 A distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410141837.1A Division CN117997680A (zh) 2019-04-08 2020-04-07 收发器中隔离接收器和发射器的方法和装置

Publications (2)

Publication Number Publication Date
CN113796051A true CN113796051A (zh) 2021-12-14
CN113796051B CN113796051B (zh) 2024-02-27

Family

ID=72661956

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080030517.9A Active CN113796051B (zh) 2019-04-08 2020-04-07 改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案
CN202410141837.1A Pending CN117997680A (zh) 2019-04-08 2020-04-07 收发器中隔离接收器和发射器的方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410141837.1A Pending CN117997680A (zh) 2019-04-08 2020-04-07 收发器中隔离接收器和发射器的方法和装置

Country Status (5)

Country Link
US (2) US11128129B2 (zh)
EP (1) EP3954096B1 (zh)
KR (2) KR102553792B1 (zh)
CN (2) CN113796051B (zh)
WO (1) WO2020210250A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
CN113225159B (zh) 2015-06-26 2024-06-07 康杜实验室公司 高速通信系统
WO2017132292A1 (en) 2016-01-25 2017-08-03 Kandou Labs, S.A. Voltage sampler driver with enhanced high-frequency gain
EP4216444A1 (en) 2017-04-14 2023-07-26 Kandou Labs, S.A. Pipelined forward error correction for vector signaling code channel
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
WO2019133897A1 (en) 2017-12-28 2019-07-04 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
US10742451B2 (en) 2018-06-12 2020-08-11 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US11128129B2 (en) 2019-04-08 2021-09-21 Kandou Labs, S.A. Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060215343A1 (en) * 2005-03-28 2006-09-28 Akros Silicon, Inc. Method for improved ESD performance within power over ethernet devices
US20080062600A1 (en) * 2006-01-06 2008-03-13 Crawley Philip J Electrostatic discharge protection circuit
US20120081822A1 (en) * 1999-01-15 2012-04-05 Broadcom Corporation System and Method for ESD Protection
US20160079747A1 (en) * 2014-09-11 2016-03-17 Intel Corporation Back power protection circuit

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483574A (zh) 1965-06-24 1967-09-06
US4733168A (en) * 1986-03-21 1988-03-22 Harris Corporation Test enabling circuit for enabling overhead test circuitry in programmable devices
WO1998047190A1 (en) 1997-04-16 1998-10-22 The Board Of Trustees Of The Leland Stanford Junior University Distributed esd protection device for high speed integrated circuits
US7151298B1 (en) 1999-12-20 2006-12-19 Advanced Micro Devices, Inc. Electrostatic discharge protection network having distributed components
US20060023219A1 (en) * 2001-03-28 2006-02-02 Meyer Michael G Optical tomography of small objects using parallel ray illumination and post-specimen optical magnification
US20060121801A1 (en) 2004-12-02 2006-06-08 Neven Pischl High speed wired media connector with symmetric PCB interface
JP4669292B2 (ja) * 2005-01-20 2011-04-13 株式会社日立製作所 半導体装置
US7560957B2 (en) * 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
US7482863B2 (en) * 2005-08-12 2009-01-27 Roberts Retrovalve, Inc. Expanded performance and functions for vacuum tube replacement devices
US7750408B2 (en) 2007-03-29 2010-07-06 International Business Machines Corporation Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit
US7688110B2 (en) * 2008-01-07 2010-03-30 Honeywell International, Inc. System for providing a complementary metal-oxide semiconductor (CMOS) emitter coupled logic (ECL) equivalent input/output (I/O) circuit
EP2293437A3 (en) 2009-08-27 2016-05-25 Imec A method for providing wideband ESD protection and circuits obtained therewith
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9288082B1 (en) * 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US20120275074A1 (en) 2011-04-29 2012-11-01 International Business Machines Corporation Esd protection device
WO2013085811A1 (en) 2011-12-06 2013-06-13 Rambus Inc. Receiver with enhanced isi mitigation
US8520348B2 (en) * 2011-12-22 2013-08-27 Lsi Corporation High-swing differential driver using low-voltage transistors
WO2013100861A1 (en) 2011-12-30 2013-07-04 Nanyang Technological University Miniature passive structures, high frequency electrostatic discharge protection networks, and high frequency electrostatic discharge protection schemes
US9397868B1 (en) 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
US9019669B1 (en) 2012-12-19 2015-04-28 Pmc-Sierra Us, Inc. Distributed electrostatic discharge protection circuit
TWI491132B (zh) * 2014-01-28 2015-07-01 Mstar Semiconductor Inc 可防止電流倒灌至電源線之積體電路
CN105993151B (zh) * 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US9941916B2 (en) * 2016-06-03 2018-04-10 Texas Instruments Incorporated Multi-band programmable receiver
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US20190089150A1 (en) * 2017-09-19 2019-03-21 Kandou Labs, S.A. Distributed electrostatic discharge protection for chip-to-chip communications interface
WO2019133897A1 (en) * 2017-12-28 2019-07-04 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
US10742451B2 (en) 2018-06-12 2020-08-11 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US11128129B2 (en) 2019-04-08 2021-09-21 Kandou Labs, S.A. Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120081822A1 (en) * 1999-01-15 2012-04-05 Broadcom Corporation System and Method for ESD Protection
US20060215343A1 (en) * 2005-03-28 2006-09-28 Akros Silicon, Inc. Method for improved ESD performance within power over ethernet devices
US20080062600A1 (en) * 2006-01-06 2008-03-13 Crawley Philip J Electrostatic discharge protection circuit
US20160079747A1 (en) * 2014-09-11 2016-03-17 Intel Corporation Back power protection circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐萍;何伟;张润曦;赖宗声;: "433MHz ASK接收机射频前端电路设计", 固体电子学研究与进展, no. 04 *

Also Published As

Publication number Publication date
CN113796051B (zh) 2024-02-27
KR102613297B1 (ko) 2023-12-12
EP3954096B1 (en) 2024-05-01
EP3954096A1 (en) 2022-02-16
WO2020210250A1 (en) 2020-10-15
CN117997680A (zh) 2024-05-07
US11128129B2 (en) 2021-09-21
US20200321778A1 (en) 2020-10-08
US20220006288A1 (en) 2022-01-06
KR20210130815A (ko) 2021-11-01
KR102553792B1 (ko) 2023-07-07
KR20230106747A (ko) 2023-07-13
US11902056B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
CN113796051B (zh) 改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案
CN112805972B (zh) 用于多线路总线正交码的无源多输入比较器
US10560293B2 (en) Circuits for efficient detection of vector signaling codes for chip-to-chip communication
CN108781060B (zh) 具有增强的高频增益的电压采样驱动器
CN108574475A (zh) 具有基于放大器的延迟链的有限脉冲响应模拟接收滤波器
US6738415B2 (en) Bi-directional communication system
US11894959B2 (en) Ultra-high-speed PAM-N CMOS inverter serial link
US20210351963A1 (en) Passive linear equalizer for serial wireline receivers
US20240113923A1 (en) Method and apparatus for low latency charge coupled decision feedback equalization
US7889752B2 (en) Dual ported network physical layer
US7391829B2 (en) Apparatus, system and method for receiver equalization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant