CN113792517A - 一种数字版图布局设计方法及装置 - Google Patents

一种数字版图布局设计方法及装置 Download PDF

Info

Publication number
CN113792517A
CN113792517A CN202111057662.9A CN202111057662A CN113792517A CN 113792517 A CN113792517 A CN 113792517A CN 202111057662 A CN202111057662 A CN 202111057662A CN 113792517 A CN113792517 A CN 113792517A
Authority
CN
China
Prior art keywords
layout
script
digital layout
digital
pin position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111057662.9A
Other languages
English (en)
Other versions
CN113792517B (zh
Inventor
王锐
谭钰鑫
莫军
王亚波
李建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unicmicro Guangzhou Co ltd
Original Assignee
Unicmicro Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unicmicro Guangzhou Co ltd filed Critical Unicmicro Guangzhou Co ltd
Priority to CN202111057662.9A priority Critical patent/CN113792517B/zh
Publication of CN113792517A publication Critical patent/CN113792517A/zh
Application granted granted Critical
Publication of CN113792517B publication Critical patent/CN113792517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种数字版图布局设计方法及装置，包括：在全芯片版图中规划初始数字版图；提取初始数字版图中的引脚位置信息和版图尺寸信息；将版图尺寸信息转换为第一脚本，将信号传递的引脚位置信息转换为第二脚本，将电源供电的引脚信息转换为第三脚本；通过加载第一脚本，确定初始数字版图在全芯片版图中的实际区域，通过加载第二脚本，调整初始数字版图中的引脚位置，通过加载第三脚本，确定初始数字版图的电源网络布线，得到数字版图布局。本发明实施例通过对三个脚本的加载以确定数字版图的实际区域、调整数字版图的引脚位置以及实现电源网络布线，能够有效避免信息的缺漏和误传，从而能够得到精确的数字版图布局。

Description

一种数字版图布局设计方法及装置
技术领域
本发明涉及芯片测试技术领域，尤其是涉及一种数字版图布局设计方法及装置。
背景技术
集成电路，又称为IC(Intergrated Circuit)，按其功能、结构不同，可以区分为Analog IC模拟集成电路、Digital IC数字集成电路和数模混合集成电路三大类。其中，数模混合集成电路设计又可以分为数字包模拟设计和模拟包数字设计两种方式，特别地，模拟包数字设计是指以模拟版图为fullchip(全芯片)的设计，数字版图以模块化(block)的形式集成到全芯片级版图的设计方式。在数模混合集成电路的版图设计中，由于数字版图和模拟版图采用的设计工具的不同，因此需要提供数字版图与模拟版图的信息交互，以完成数字和模拟两者的集成，最终实现数模混合集成电路芯片的设计。现有的版图布局映射方法通常为：模拟版图工程师需要较准确地整理数字block准确的size(大小)、数字block和模拟版图之间信号传递的引脚位置信息(包含引脚所用金属层的所在层数、金属层的width宽度、引脚在数字block边界boundary的具体坐标信息)，数字后端工程师根据这些信息手动进行数字block的floorplan(布局)和引脚位置的摆放以实现数字block版图设计，然后再把数字block版图数据交付给模拟版图工程师完成fullchip的芯片设计。但是现有的数字版图布局设计方法容易出现信息的缺漏或者误传，导致数字版图的设计效率较低。
发明内容
本发明提供了一种数字版图布局设计方法及装置，以解决现有的数字版图布局设计方法容易出现信息的缺漏或者误传，导致版数字版图的设计效率较低的技术问题。
本发明的一个实施例提供了一种数字版图布局设计方法，包括：
在全芯片版图中规划初始数字版图；
提取所述初始数字版图中的引脚位置信息和版图尺寸信息，所述引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息；
将所述版图尺寸信息转换为第一脚本，将所述信号传递的引脚位置信息转换为第二脚本，将所述电源供电的引脚信息转换为第三脚本；
通过加载所述第一脚本，确定所述初始数字版图在全芯片版图中的实际区域，通过加载所述第二脚本，调整所述初始数字版图中的引脚位置，通过加载所述第三脚本，确定所述初始数字版图的电源网络布线，得到数字版图布局。
进一步的，在得到数字版图布局之后，还包括：
对所述数字版图布局的布局状态进行调整，得到优化数字版图布局；
在所述优化数字版图布局满足预设的芯片布局设计时，判断所述优化数字版图布局是否时序收敛；若否，通过对所述优化数字版图布局进行签核处理，使得所述优化数字版图布局的时序收敛，得到最终数字版图布局。
进一步的，所述提取所述初始数字版图中的引脚位置信息和版图尺寸信息，所述引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息，具体为：
提取所述初始数字版图中的LEF文件，通过对所述LEF文件进行编辑和提取，得到数模电路模块中信号传递的引脚位置信息和电源供电的引脚位置信息。
进一步的，所述将所述版图尺寸信息转换为第一脚本，具体为：
获取所述版图尺寸信息中多边形的各个交点坐标，将所述交点坐标转换为第一脚本。
进一步的，所述布局状态包括：设计规则是否违例、电源网络是否正确以及引脚摆放位置是否正确。
进一步的，所述判断所述优化数字版图布局是否时序收敛，具体为：
对所述优化数字版图布局依次进行时钟树综合处理和绕线处理，并分析绕线处理后的优化数字版图布局是否收敛。
本发明的另一个实施例提供了一种数字版图布局设计装置，包括：
版图规划模块，用于在全芯片版图中规划初始数字版图；
信息提取模块，用于提取所述初始数字版图中的引脚位置信息和版图尺寸信息，所述引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息；
脚本转换模块，用于将所述版图尺寸信息转换为第一脚本，将所述信号传递的引脚位置信息转换为第二脚本，将所述电源供电的引脚信息转换为第三脚本；
脚本加载模块，用于通过加载所述第一脚本，确定所述初始数字版图在全芯片版图中的实际区域，通过加载所述第二脚本，调整所述初始数字版图中的引脚位置，通过加载所述第三脚本，确定所述初始数字版图的电源网络布线，得到数字版图布局。
本发明实施例通过提取初始数字版图中的引脚位置信息和版图尺寸信息，并根据该引脚信息和版图尺寸信息分别转换为第一脚本、第二脚本和第三脚本，通过对三个脚本的加载确定数字版图的实际区域、调整数字版图的引脚位置以及实现电源网络布线，从而能够得到精确的数字版图布局，能够有效避免信息的缺漏和误传，从而能够有效减少芯片设计上的迭代次数。
附图说明
图1是本发明实施例提供的一种数字版图布局设计方法的系统示意图；
图2是本发明实施例提供的一种数字版图布局设计装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1，在本发明的第一实施例中，提供了一种数字版图布局设计方法，包括：
S1、在全芯片版图中规划初始数字版图；
在本发明实施例中，根据芯片功能模块在数字版图设计工具virtuoso对全芯片版图规划初始模拟版图和初始数字版图。
S2、提取初始数字版图中的引脚位置信息和版图尺寸信息，引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息；
在本发明实施例中，基于模拟电路板块版图设计的基础上，确定信号传递的引脚位置信息和电源供电的引脚位置信息。
S3、将版图尺寸信息转换为第一脚本，将信号传递的引脚位置信息转换为第二脚本，将电源供电的引脚信息转换为第三脚本；
S4、通过加载第一脚本，确定初始数字版图在全芯片版图中的实际区域，通过加载第二脚本，调整初始数字版图中的引脚位置，通过加载第三脚本，确定初始数字版图的电源网络布线，得到数字版图布局。
本发明实施例通过提取初始数字版图中的引脚位置信息和版图尺寸信息，并根据该引脚信息和版图尺寸信息分别转换为第一脚本、第二脚本和第三脚本，通过对三个脚本的加载确定数字版图的实际区域、调整数字版图的引脚位置以及实现电源网络布线，从而能够得到精确的数字版图布局，能够有效避免信息的缺漏和误传，从而能够有效减少芯片设计上的迭代次数。
在一个实施例中，在得到数字版图布局之后，还包括：
对数字版图布局的布局状态进行调整，得到优化数字版图布局；
在本发明实施例中，对数字版图布局的设计规则是否违例、电源网络是否正确和引脚摆放位置是否进行检测，若存在问题，则对数字版图进行引脚位置的微调。可以理解的是，上述出现的问题一般是由于模拟版图设计工具和数字版图设计工具在精度上的不同导致的，通过微调能够有效降低这种差异带来的偏差。在检测没有存在问题后，进行数字版图设计的placement阶段。
在一种具体的实施方式中，在完成placement阶段后得到的数字版图布局中抽取出gds文件，并以指定命名统一放在指定的工作路径，便于模拟版图工程师调用数字后端实现工程师完成的数字版图布局后，后续数字后端实现工程师更新数字版图布局的gds文件，无需对数字版图布局进行二次调用。
在优化数字版图布局满足预设的芯片布局设计时，判断优化数字版图布局是否时序收敛；若否，通过对优化数字版图布局进行签核处理，使得优化数字版图布局的时序收敛，得到最终数字版图布局。
本发明实施例通过对数字版图布局中的布局状态进行调整，包括对设计规则是否违例、电源网络是否正确和引脚摆放位置是否进行检测，通过检测结果对引脚位置进行调整，从而能够优化数字版图布局，以提高数字版图布局的确定效率。
在一个实施例中，提取初始数字版图中的引脚位置信息和版图尺寸信息，引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息，具体为：
提取初始数字版图中的LEF文件，通过对LEF文件进行编辑和提取，得到数模电路模块中信号传递的引脚位置信息和电源供电的引脚位置信息。
本发明实施例通过提取初始数字版图中的LEF文件，并进一步对LEF文件进行编辑和提取，以快速得到初始数字版图中的引脚信息，从而能够有效提高引脚信息的统计效率。
在一个实施例中，将版图尺寸信息转换为第一脚本，具体为：
获取版图尺寸信息中多边形的各个交点坐标，将交点坐标转换为第一脚本。具体地，将交点坐标(x0,y0)(x1,y1)(x2,y2)(x3,y3)…(x0,y0)转化为数字版图设计工具进行floorplan布局的第一脚本。
在一个实施例中，判断优化数字版图布局是否时序收敛，具体为：
对优化数字版图布局依次进行时钟树综合处理和绕线处理，并分析绕线处理后的优化数字版图布局是否收敛。
本发明实施例在优化数字版图布局满足芯片版图设计时，则进行CTS(时钟树综合)和ROUTE(绕线)处理；此时，数字后端实现工程师需要分析最终ROUTE后的优化数字版图布局的时序是否收敛以及各项物理验证是否通过；若因数字block floorplan引起时序很难收敛或者有严重设计规则违例，则需要重新优化数字版图布局；若时序收敛和物理验证出现的问题不是因为数字block floorplan引起的，则在placement、CTS、ROUTE阶段加以一定手段，解决这些问题。
实施本发明实施例，具有以下有益效果；
本发明实施例通过提取初始数字版图中的引脚位置信息和版图尺寸信息，并根据该引脚信息和版图尺寸信息分别转换为第一脚本、第二脚本和第三脚本，通过对三个脚本的加载确定数字版图的实际区域、调整数字版图的引脚位置以及实现电源网络布线，从而能够得到精确的数字版图布局，能够有效避免信息的缺漏和误传，从而能够有效减少芯片设计上的迭代次数。
请参阅图2，本发明的另一个实施例提供了一种数字版图布局设计装置，包括：
版图规划模,10，用于在全芯片版图中规划初始数字版图；
信息提取模块20，用于提取初始数字版图中的引脚位置信息和版图尺寸信息，引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息；
脚本转换模块30，用于将版图尺寸信息转换为第一脚本，将信号传递的引脚位置信息转换为第二脚本，将电源供电的引脚信息转换为第三脚本；
脚本加载模块40，用于通过加载第一脚本，确定初始数字版图在全芯片版图中的实际区域，通过加载第二脚本，调整初始数字版图中的引脚位置，通过加载第三脚本，确定初始数字版图的电源网络布线，得到数字版图布局。
本发明实施例通过提取初始数字版图中的引脚位置信息和版图尺寸信息，并根据该引脚信息和版图尺寸信息分别转换为第一脚本、第二脚本和第三脚本，通过对三个脚本的加载确定数字版图的实际区域、调整数字版图的引脚位置以及实现电源网络布线，从而能够得到精确的数字版图布局，能够有效避免信息的缺漏和误传，从而能够有效减少芯片设计上的迭代次数。
在一个实施例中，本装置还包括：
布局优化模块，对数字版图布局的布局状态进行调整，得到优化数字版图布局；
签核处理模块，用于在优化数字版图布局满足预设的芯片布局设计时，判断优化数字版图布局是否时序收敛；若否，通过对优化数字版图布局进行签核处理，使得优化数字版图布局的时序收敛，得到最终数字版图布局。
在一个实施例中，信息提取模块20，包括用于：
提取初始数字版图中的LEF文件，通过对LEF文件进行编辑和提取，得到数模电路模块中信号传递的引脚位置信息和电源供电的引脚位置信息。
在一个实施例中，将版图尺寸信息转换为第一脚本，具体为：
获取版图尺寸信息中多边形的各个交点坐标，将交点坐标转换为第一脚本。
在一个实施例中，布局状态包括：设计规则是否违例、电源网络是否正确以及引脚摆放位置是否正确。
在一个实施例中，判断优化数字版图布局是否时序收敛，具体为：
对优化数字版图布局依次进行时钟树综合处理和绕线处理，并分析绕线处理后的优化数字版图布局是否收敛。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种数字版图布局设计方法，其特征在于，包括：
在全芯片版图中规划初始数字版图；
提取所述初始数字版图中的引脚位置信息和版图尺寸信息，所述引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息；
将所述版图尺寸信息转换为第一脚本，将所述信号传递的引脚位置信息转换为第二脚本，将所述电源供电的引脚信息转换为第三脚本；
通过加载所述第一脚本，确定所述初始数字版图在全芯片版图中的实际区域，通过加载所述第二脚本，调整所述初始数字版图中的引脚位置，通过加载所述第三脚本，确定所述初始数字版图的电源网络布线，得到数字版图布局。
2.如权利要求1所述的数字版图布局设计方法，其特征在于，在得到数字版图布局之后，还包括：
对所述数字版图布局的布局状态进行调整，得到优化数字版图布局；
在所述优化数字版图布局满足预设的芯片布局设计时，判断所述优化数字版图布局是否时序收敛；若否，通过对所述优化数字版图布局进行签核处理，使得所述优化数字版图布局的时序收敛，得到最终数字版图布局。
3.如权利要求1所述的数字版图布局设计方法，其特征在于，所述提取所述初始数字版图中的引脚位置信息和版图尺寸信息，所述引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息，具体为：
提取所述初始数字版图中的LEF文件，通过对所述LEF文件进行编辑和提取，得到数模电路模块中信号传递的引脚位置信息和电源供电的引脚位置信息。
4.如权利要求1所述的数字版图布局设计方法，其特征在于，所述将所述版图尺寸信息转换为第一脚本，具体为：
获取所述版图尺寸信息中多边形的各个交点坐标，将所述交点坐标转换为第一脚本。
5.如权利要求2所述的数字版图布局设计方法，其特征在于，所述布局状态包括：设计规则是否违例、电源网络是否正确以及引脚摆放位置是否正确。
6.如权利要求2所述的数字版图布局设计方法，其特征在于，所述判断所述优化数字版图布局是否时序收敛，具体为：
对所述优化数字版图布局依次进行时钟树综合处理和绕线处理，并分析绕线处理后的优化数字版图布局是否收敛。
7.一种数字版图布局设计装置，其特征在于，包括：
版图规划模块，用于在全芯片版图中规划初始数字版图；
信息提取模块，用于提取所述初始数字版图中的引脚位置信息和版图尺寸信息，所述引脚位置信息包括信号传递的引脚位置信息和电源供电的引脚位置信息；
脚本转换模块，用于将所述版图尺寸信息转换为第一脚本，将所述信号传递的引脚位置信息转换为第二脚本，将所述电源供电的引脚信息转换为第三脚本；脚本加载模块，用于通过加载所述第一脚本，确定所述初始数字版图在全芯片版图中的实际区域，通过加载所述第二脚本，调整所述初始数字版图中的引脚位置，通过加载所述第三脚本，确定所述初始数字版图的电源网络布线，得到数字版图布局。
CN202111057662.9A 2021-09-09 2021-09-09 一种数字版图布局设计方法及装置 Active CN113792517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111057662.9A CN113792517B (zh) 2021-09-09 2021-09-09 一种数字版图布局设计方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111057662.9A CN113792517B (zh) 2021-09-09 2021-09-09 一种数字版图布局设计方法及装置

Publications (2)

Publication Number Publication Date
CN113792517A true CN113792517A (zh) 2021-12-14
CN113792517B CN113792517B (zh) 2022-05-10

Family

ID=78879818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111057662.9A Active CN113792517B (zh) 2021-09-09 2021-09-09 一种数字版图布局设计方法及装置

Country Status (1)

Country Link
CN (1) CN113792517B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116542208A (zh) * 2023-05-26 2023-08-04 深圳市华瑞微电子有限公司 一种集成电路的布局设计装置及布局设计方法
WO2024021797A1 (zh) * 2022-07-26 2024-02-01 腾讯科技（深圳）有限公司 芯片版图的布线方法、装置、设备、存储介质及芯片版图

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117473B1 (en) * 2004-03-03 2006-10-03 Xilinx, Inc. System for creating a physical hierarchy of a chip without restriction by invading a logical hierarchy of logic blocks
CN101339578A (zh) * 2008-08-14 2009-01-07 四川登巅微电子有限公司 一种生成包含天线效应信息文件的方法
CN105574245A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 高效率模拟电路版图设计流程方法
US10922468B1 (en) * 2019-08-26 2021-02-16 Mentor Graphics Corporation Genealogy driven IC layout generator and classification method
CN112464598A (zh) * 2020-12-09 2021-03-09 长江存储科技有限责任公司 电压降的确定方法、确定装置和计算机可读存储介质
CN112507649A (zh) * 2020-12-23 2021-03-16 珠海市一微半导体有限公司 一种模拟版图的数模引脚映射到数字版图的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117473B1 (en) * 2004-03-03 2006-10-03 Xilinx, Inc. System for creating a physical hierarchy of a chip without restriction by invading a logical hierarchy of logic blocks
CN101339578A (zh) * 2008-08-14 2009-01-07 四川登巅微电子有限公司 一种生成包含天线效应信息文件的方法
CN105574245A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 高效率模拟电路版图设计流程方法
US10922468B1 (en) * 2019-08-26 2021-02-16 Mentor Graphics Corporation Genealogy driven IC layout generator and classification method
CN112464598A (zh) * 2020-12-09 2021-03-09 长江存储科技有限责任公司 电压降的确定方法、确定装置和计算机可读存储介质
CN112507649A (zh) * 2020-12-23 2021-03-16 珠海市一微半导体有限公司 一种模拟版图的数模引脚映射到数字版图的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王仁平等: "电子产品面板控制芯片的后端设计", 《电子科技》 *
赖松林: "一种电子系统认证芯片的物理设计", 《中国集成电路》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021797A1 (zh) * 2022-07-26 2024-02-01 腾讯科技（深圳）有限公司 芯片版图的布线方法、装置、设备、存储介质及芯片版图
CN116542208A (zh) * 2023-05-26 2023-08-04 深圳市华瑞微电子有限公司 一种集成电路的布局设计装置及布局设计方法

Also Published As

Publication number Publication date
CN113792517B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN113792517B (zh) 一种数字版图布局设计方法及装置
US6618834B2 (en) Circuit designing apparatus, circuit designing method and timing distribution apparatus
CN101494162B (zh) 半导体装置的制造方法、制造程序及制造系统
CN101539958B (zh) 一种标准单元库和集成电路的设计方法和装置
CN111950226A (zh) 芯片后端设计和版图设计方法、工具、芯片及存储介质
US6397373B1 (en) Efficient design rule check (DRC) review system
JP2006227762A (ja) 半導体集積回路の設計方法、および半導体集積回路の設計装置
US7836421B2 (en) Semiconductor layout design apparatus and method for evaluating a floorplan using distances between standard cells and macrocells
CN114841104A (zh) 时序优化电路和方法、芯片及电子设备
CN113569524A (zh) 芯片设计中基于综合网表提取时钟树的方法及应用
JP2002110797A (ja) クロック配線の設計方法
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
TWI817646B (zh) 用於設計上下文感知電路的方法及系統
US8275596B2 (en) Method for robust statistical semiconductor device modeling
JP4232477B2 (ja) 半導体集積回路の検証方法
US20060080576A1 (en) Test point insertion method
US6487707B1 (en) Layout design system of semiconductor ic device, layout design method of semiconductor ic device and computer-readable recording medium on which programs for allowing computer to execute respective means in the system or respective steps in the method are recorded
JP5447547B2 (ja) マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム
TWI531921B (zh) 數位電路設計的時序分析方法及其系統
JPH1048300A (ja) 個別テストプログラム作成方式
US7653519B1 (en) Method and mechanism for modeling interconnect structures for integrated circuits
CN109884496B (zh) 测试系统与测试方法
US6453448B1 (en) Functional level configuration of input-output test circuitry
US20090007033A1 (en) Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs
US20170206301A1 (en) Pessimism Reduction in Static Timing Analysis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant