CN113791526A - 多重图形化的光刻顺序的确定方法 - Google Patents

多重图形化的光刻顺序的确定方法 Download PDF

Info

Publication number
CN113791526A
CN113791526A CN202111242999.7A CN202111242999A CN113791526A CN 113791526 A CN113791526 A CN 113791526A CN 202111242999 A CN202111242999 A CN 202111242999A CN 113791526 A CN113791526 A CN 113791526A
Authority
CN
China
Prior art keywords
mask
pattern
sequence
determining
process window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111242999.7A
Other languages
English (en)
Other versions
CN113791526B (zh
Inventor
王嘉鸿
童宇诚
夏忠平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202111242999.7A priority Critical patent/CN113791526B/zh
Publication of CN113791526A publication Critical patent/CN113791526A/zh
Application granted granted Critical
Publication of CN113791526B publication Critical patent/CN113791526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种多重图形化的光刻顺序的确定方法。该方法中,基于所获得至少两个掩膜版中掩模图形的工艺窗口的大小排布顺序,以进一步根据工艺窗口的大小排布顺序而确定出所对应的掩模版的光刻顺序。通过将工艺窗口较大的掩模图形所对应的掩模版优先执行光刻步骤,并将工艺窗口较小的掩模图形所对应的掩模版靠后执行光刻步骤,以提高最终形成的图形的良率,增大多重图形化工艺的整体工艺窗口。

Description

多重图形化的光刻顺序的确定方法
技术领域
本发明涉及半导体技术领域,特别涉及一种多重图形化的光刻顺序的确定方法。
背景技术
随着半导体集成电路技术的不断发展,电路制作技术的关键尺寸也越来越小,正是由于关键尺寸的不断缩减,电路的排布密度也逐步增加,从而使得每个芯片上设置百万个器件成为可能。然而,这也导致了半导体制造的工艺窗口越来越小,甚至难以满足密集图形所需要的分辨率。
以光刻工艺为例,为了制备出特定图形,传统光刻工艺通常是采用掩模版以单次光刻的形式形成该特定图形。然而,随着图形密度的不断提高,单次光刻并不能满足密集图形所需要的分辨率。为了解决分辨率不足的问题,业界提出了采用双重图形化工艺,该双重图形化工艺具体是将需要制备的特定图形以两次光刻过程叠加形成。如此,即可提高密集图形的分辨率,并有利于进一步提高图形的排布密度。
然而,随着半导体技术的不断发展,双重图形的成形技术也仍然会达到其工艺限制,进一步优化的难度也更大。
发明内容
本发明的目的在于提供一种多重图形化的光刻顺序的确定方法,以提高多重图形化工艺的工艺窗口。
为此,本发明提供一种多重图形化的光刻顺序的确定方法,包括:提供一掩模版组合,所述掩模版组合包括至少两个掩模版,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序;以及,根据工艺窗口由大到小的顺序,确定所述至少两个掩模版的光刻顺序。
可选的,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序的方法包括:评估各个掩模版中的掩模图形所对应的工艺窗口,并比对所述至少两个掩模版中的掩模图形所对应的工艺窗口。
可选的,评估掩模版中的掩模图形所对应的工艺窗口的方法包括:利用掩模版在多个不同的光刻参数下执行光刻工艺,并通过刻蚀工艺以得到多组测试图形,检测所述多组测试图形,以得到符合规格的测试图形所对应的参数范围。
可选的,评估掩模版中的掩模图形所对应的工艺窗口的方法包括:利用掩模版执行光刻工艺,并在多个不同的刻蚀参数下执行刻蚀工艺,以得到多组测试图形,对所述测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围。
可选的,根据工艺窗口由大到小的顺序为:根据参数范围由大到小的顺序。
可选的,对所述测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围的方法包括:判断测试图形中的是否存在线条短接或者线条缺口,符合规格的参数范围介于产生短接所对应的临界参数和产生缺口所对应的临界参数之间。
可选的,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序的方法:利用各个掩模版执行光刻工艺以得到对应的测试图形,并对各个测试图形进行缺陷检查以得到各个测试图形的缺陷率,根据缺陷率由低到高的顺序,得到所述至少两个掩模版中的掩模图形的工艺窗口由大到小的排布顺序。
可选的,所述掩模版组合包括第一掩模版和第二掩模版。其中,利用第一掩模版形成第一测试图形,以获取第一掩模版中的第一掩模图形的工艺窗口;以及,利用第二掩模版形成第二掩模图形,以获取第二掩模版中的第二掩模图形的工艺窗口。以及,当第一掩模图形的工艺窗口大于第二掩模图形的工艺窗口,则确定第一掩模版的光刻步骤先于第二掩模版的光刻步骤;当第二掩模图形的工艺窗口大于第一掩模图形的工艺窗口,则确定第二掩模版的光刻步骤先于第一掩模版的光刻步骤。
可选的,所述掩模版组合所定义出的图案中还包括虚拟图案。其中,可将所述虚拟图案添加于工艺窗口小的掩模版中。
本发明的又一目的在于提供一种半导体器件的制备方法,包括:利用如上所述的多重图形化的光刻顺序的确定方法确定光刻顺序,并依次利用对应的掩模版执行光刻工艺,以将各个掩模图形依次叠加在基板上而形成掩模图案。
可选的,在利用每个掩模版执行光刻工艺后,再进行刻蚀工艺,以将掩模图形复制至基板上,并对基板上的图形进行图形检查。
在本发明提供的多重图形化的光刻顺序的确定方法中,通过获得至少两个掩膜版中掩模图形的工艺窗口的大小排布顺序,从而可依据工艺窗口的大小顺序确定所对应的掩模版的光刻顺序。如此,即可避免工艺窗口较小的掩模图形复制至基板上后还需要经历后续其他掩模版所对应的图形化制程,提高工艺窗口较小的掩模图形的良率;而工艺窗口较大的掩模图形复制至基板上后该图形能够更好的抵抗后续制程的影响,与工艺窗口较小的掩模图形在经过后制程所产生的良率损失相比,工艺窗口较大的掩模图形经过后制程所产生的良率损失更小。因此,通过将工艺窗口较大的掩模图形所对应的掩模版优先执行光刻步骤,并将工艺窗口较小的掩模图形所对应的掩模版靠后执行光刻步骤,将有利于增大多重图形化工艺其整体工艺窗口。
附图说明
图1为本发明一实施例中的多重图形化的光刻顺序的确定方法的流程示意图。
图2为图形中出现线条短接和线条缺口时的示意图。
图3为一种多重图形化工艺中其掩模版组合的掩模图形的示意图。
图4为本发明一实施例中的半导体器件的制备方法的流程示意图。
具体实施方式
本发明的核心思路在于提供一种可增大多重图形化的工艺窗口的方法,以进一步优化多重图形化工艺。
具体而言,多重图形化工艺中其工艺过程具体包括:将待制备的掩模图案拆分至两个掩模版上,并利用其中一个掩模版执行第一次光刻工艺以形成第一个掩模图形,接着利用另一个掩模版执行第二次光刻工艺以形成另一个掩模图形,进而由此两个掩模图形相互叠加即可得到需要的掩模图案。
针对如上所述的工艺过程,本发明的发明人发现,在利用不同的掩模执行光刻工艺的先后顺序会对多重图形化工艺的效果造成影响。本发明的发明人经过进一步的研究后提出,工艺窗口较小的掩模图形在经过较多的工艺制程后,将容易导致其不良率大大提升;而相对于工艺窗口较小的掩模图形而言,工艺窗口较大的掩模图形在经过较多的工艺制程后其所产生的良率损失更小。为此,本发明进一步提出了以各个掩模版中的掩模图形的工艺窗口的大小作为依据,确定出各个掩模版的光刻步骤的执行顺序。
即,本发明提出了一种针对多重图形化时其光刻顺序的确定方法,其具体包括:获得至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序,之后根据工艺窗口由大到小的顺序,确定所述至少两个掩模版的光刻顺序。通过明确多重图形化工艺中的各道掩模版所对应的光刻顺序,以进一步提高多重图形化工艺的工艺窗口。
以下结合附图和具体实施例对本发明提出的多重图形化的光刻顺序的确定方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。附图中所示的诸如“上方”,“下方”,“顶部”,“底部”,“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如,如果装置相对于附图中的视图是倒置的,则例如描述为在另一元件“上方”的元件现在将在该元件下方。
图1为本发明一实施例中的多重图形化的光刻顺序的确定方法的流程示意图,如图1所示,所述确定方法包括:获取多重图形化工艺中所采用的至少两个掩模版所对应的工艺窗口的大小排布顺序,接着根据工艺窗口由大到小的顺序,确定所述至少两个掩模版的光刻顺序。
具体的,在多重图形化工艺中通常是采用由至少两个掩模版构成的掩模版组合以共同定义出所需的掩模图案(例如,图1中的掩模版组合包括第一掩模版和第二掩模版)。其中,不同掩模版上可定义有不同的掩模图形,基于不同掩模版上的不同掩模图形使得其所对应的工艺窗口也会存在差异。
需要说明的是,此处所述的“工艺窗口”指的是:将掩模版上的掩模图形复制至基板上,以在基板上能够得到符合规格要求的膜层图形时,其所对应的工艺条件范围。因此,工艺窗口越大,即意味着在较大的工艺条件范围内均能够复制出符合要求的膜层图形;反之,工艺窗口越小,即意味着仅能够在较小的工艺条件范围内方能够复制出符合要求的膜层图形。
本实施例中,根据至少两个掩模版中的掩模图形所对应的工艺窗口由大到小的顺序,确定所述至少两个掩模版的光刻顺序。即,工艺窗口越大,其对应的掩模版的光刻工艺即优先执行;而工艺窗口越小,其对应的掩模版的光刻工艺即靠后执行。需要说明的是,基于较小工艺窗口的掩模版所形成的膜层图形将更容易受到后续制程的影响而产生缺陷,相对而言,基于较大工艺窗口的掩模版所形成的膜层图形则能够更好的抵抗后续制程的影响。因此,调整工艺窗口较大的掩模版优先执行光刻工艺,调整工艺窗口较小的掩模版的光刻工艺靠后执行,即可避免基于工艺窗口较小的掩模版在基板上所形成的膜层图形还需要经历其他掩模版所对应的工艺制程,提高工艺窗口较小的膜层图形的良率;而基于工艺窗口较大的掩模版在基板上所形成的膜层图形能够更好的抵抗后续制程的影响,因此,即使将其光刻步骤调整至优先执行,进而需要经历后续其他掩模版的相关制程,也仍能够保证最终形成的膜层图形的良率。
在可选的方案中,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序的方法可包括:评估各个掩模版中的掩模图形所对应的工艺窗口,并比对所述至少两个掩模版中的掩模图形所对应的工艺窗口,进而得到掩模版组合内的多个掩模版所对应的工艺窗口的大小排布顺序。
其中,评估各个掩模版中的掩模图形所对应的工艺窗口的步骤可包括:利用各个掩模版执行光刻工艺以得到对应的测试图形,并对所述测试图形进行图形检查,以得到多个测试图形所对应的掩模图形的工艺窗口。
例如参考图1所示,所采用的掩模版组合包括第一掩模版和第二掩模版;其中,利用第一掩模版执行光刻工艺和刻蚀工艺,以在一测试基板上形成第一测试图形,并对所述第一测试图形进行图形检查,进而可根据对第一测试图形的检查结果而得到第一掩模版中的掩模图形所对应的工艺窗口。同样的,利用第二掩模版执行光刻工艺和刻蚀工艺,以在测试基板上形成第二测试图形,并对所述第二测试图形进行图形检查,进而可根据对第二测试图形的检查结果而得到第二掩模版中的掩模图形所对应的工艺窗口。
进一步的,掩模版所对应的工艺窗口可以为光刻工艺窗口,此时即可得到至少两个掩模版基于光刻工艺窗口的大小排布顺序。或者,掩模版所对应的工艺窗口还可以是刻蚀工艺窗口,进而可得到至少两个掩模版基于刻蚀工艺窗口的大小排布顺序。
其中,基于光刻工艺窗口,评估掩模版中的掩模图形所对应的光刻工艺窗口的方法具体可包括:利用掩模版在多个不同的光刻参数下执行光刻工艺,并通过刻蚀工艺以得到多组测试图形,对所述测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围。此时,即可根据所得到的符合规格的参数范围表征对应的掩模版的工艺窗口,以及根据至少两个掩模版所对应的参数范围由大到小的顺序定义出至少两个掩模版中的掩模图形的工艺窗口的由大到小的排布顺序。即,符合规格的参数范围越大,其取值容限越大,对应的工艺窗口越大;符合规格的参数范围越小,其取值容限越小,对应的工艺窗口越小。
具体的,在如上所述的不同的光刻参数例如包括不同的曝光焦距和/或不同的曝光能量等,因此,利用掩模版在多个不同的光刻参数下执行光刻工艺即为:利用掩模版在不同的曝光焦距和/或不同的曝光能量下依次执行光刻工艺。此时,例如可得到符合规格的测试图形所对应的曝光焦距范围和/或曝光能量范围,以及根据所得到的曝光焦距范围和/或曝光能量范围表征对应的掩模版的工艺窗口,进而可根据曝光焦距范围和/或曝光能量范围由大到小的顺序定义出至少两个掩模版所对应的工艺窗口由大到小的排布顺序。即,曝光焦距范围和/或曝光能量范围越大,即意味着其光刻工艺窗口越大;反之,曝光焦距范围和/或曝光能量范围越小,即意味着其光刻工艺窗口越小。
进一步的,对测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围的方法例如包括:判断测试图形中的是否存在线条短接(Bridge)或者线条缺口(Nick),其中,符合规格的参数范围即介于产生短接所对应的临界参数和产生缺口所对应的临界参数之间。此时,参数范围的大小即为参数范围的两个端点值之间的差值,例如,某一参数范围为22-23,则该参数范围的大小即为1;以及,另一参数范围为21.5-23.5,则该参数范围的大小即为2,因此,另一参数范围的取值容限大于某一参数范围的取值容限。
图2为图形中出现线条短接和线条缺口时的示意图,参考图2所示,在测试图形中产生有短接(Bridge)时,即意味着所形成的图形尺寸相对于标准尺寸过大,从而引起短接(Bridge);反之,当测试图形中产生有缺口(Nick)时,即意味着所形成的图形尺寸相对于标准尺寸过小,进而导致所形成的线条过细而容易产生缺口。
需要说明的是,针对同一掩模图形而言,利用不同的光刻参数表征光刻工艺窗口时,其所得到大小排布趋势通常是一致的。例如,利用曝光焦距表征不同掩模版之间的光刻工艺窗口的大小顺序,与利用曝光能量表征不同掩模版之间的工艺窗口的大小顺序,两者所得到的大小排布顺序通常是一致的。即,工艺窗口较大,则所对应的曝光能量范围和曝光焦距范围通常都较大;反之,工艺窗口较小,则所对应的曝光能够范围和曝光焦距范围通常都较小。当然,在利用不同的光刻参数表征光刻工艺窗口时存在灵敏度差异的问题,此时即可根据实际状况,即可选择选择灵敏度较高的光刻参数表征光刻工艺窗口。例如,基于不同的曝光能量下,使得所得到的测试图形的变化较为明显,此时,可选取曝光能量作为其光刻工艺窗口的参考依据。或者,也可结合各个光刻参数得到光刻工艺窗口。
以上是针对光刻工艺窗口的评估方式,并得到掩模版组合中的至少两个掩模版所对应的工艺窗口的大小排布顺序进行描述。
下面针对刻蚀工艺窗口的评估方式,并得到掩模版组合中的至少两个掩模版所对应的工艺窗口的大小排布顺序的方法进行描述。
具体的,基于刻蚀工艺窗口,评估掩模版中的掩模图形所对应的刻蚀工艺窗口的方法具体可包括:利用掩模版执行光刻工艺,并在多个不同的刻蚀参数下执行刻蚀工艺,以得到多组测试图形,对所述测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围。此时,即可根据所得到的符合规格的参数范围表征对应的掩模版的工艺窗口,以及根据至少两个掩模版所对应的参数范围由大到小的顺序定义出至少两个掩模版中的掩模图形的工艺窗口的由大到小的排布顺序。
在如上所述的不同的刻蚀参数例如包括不同的刻蚀时间和/或不同的刻蚀液流量等。此时,例如可得到符合规格的测试图形所对应的刻蚀时间范围和/或刻蚀液流量范围,以及根据所得到的刻蚀时间范围和/或刻蚀液流量范围表征对应的掩模版的工艺窗口,进而可根据刻蚀时间范围和/或刻蚀液流量范围由大到小的顺序定义出至少两个掩模版所对应的工艺窗口由大到小的排布顺序。即,刻蚀时间范围和/或刻蚀液流量范围越大,即意味着其刻蚀工艺窗口越大;反之,刻蚀时间范围和/或刻蚀液流量范围越小,即意味着其刻蚀工艺窗口越小。
同样的,在对测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围的方法可参考以上所述,即:判断测试图形中的是否存在线条短接(Bridge)或者线条缺口(Nick),其中,符合规格的参数范围即介于产生短接所对应的临界参数和产生缺口所对应的临界参数之间。
需要说明的是,针对同一掩模图形而言,利用不同的刻蚀参数表征刻蚀工艺窗口时,其所得到大小排布趋势通常是一致的。例如,利用刻蚀时间表征不同掩模版之间的工艺窗口的大小顺序,与利用刻蚀液流量表征不同掩模版之间的工艺窗口的大小顺序,两者所得到的大小排布顺序通常是一致的。此外,在利用不同的刻蚀参数表征刻蚀工艺窗口时可能存在灵敏度差异的问题,此时即可根据实际状况,选择选择灵敏度较高的刻蚀参数表征刻蚀工艺窗口。例如,基于不同的刻蚀时间下,使得所得到的测试图形的变化较为明显,此时,可选取刻蚀时间作为其刻蚀工艺窗口的参考依据。或者,也可结合各个刻蚀参数得到刻蚀工艺窗口。
此外,针对同一掩模版而言,其光刻工艺窗口和刻蚀工艺窗口的趋势通常情况下也是一致的。即,根据光刻工艺窗口和刻蚀工艺窗口所得到的至少两个掩模版的工艺窗口的大小排布顺序通常是一致的。在具体的应用中,可根据实际状况选择以光刻工艺窗口为排序依据,或者以刻蚀工艺窗口为排序依据。
为了更详细的解释如上所述的多重图形化的光刻顺序的确定方法,以下列举一示例进行说明。图3为一种多重图形化工艺中其掩模版组合的掩模图形的示意图。结合图3和图1所示,多重图形化的光刻顺序的确定方法可包括如下步骤。
步骤一,利用第一掩模版形成第一测试图形(对应于图3所示的第一掩模图形100),以获取第一掩模版中的第一掩模图形100的工艺窗口;以及,利用第二掩模版形成第二掩模图形(对应于图3所示的第一掩模图形100),并获取第二掩模版中的第二掩模图形200的工艺窗口。
在该示例中,具体通过评估光刻工艺窗口的大小来判断所述第一掩模图形100和第二掩模图形200的工艺窗口的排布顺序。其中,在对第一掩模图形100和第二掩模图形200进行光刻工艺窗口的评估时,则可以在不同的曝光焦距和不同的曝光能量下依次形成多个第一测试图形和多个第二测试图形。
具体参考图1所示,对第一掩模图形100的工艺窗口的评估过程包括:首先利用第一掩模版在设定的曝光焦距和设定的曝光能量下执行光刻工艺;接着执行刻蚀工艺,以在一测试基板上形成第一测试图形;接着,对所述第一测试图形进行图形检查,以根据检查结果得到所述第一掩模图形100的工艺窗口。同样的,对第二掩模图形200的工艺窗口的评估过程包括:首先利用第二掩模版在设定的曝光焦距和设定的曝光能量下执行光刻工艺;接着执行刻蚀工艺,以在测试基板上形成第二测试图形;接着,对所述第二测试图形进行图形检查,以根据检查结果得到所述第二掩模图形200的工艺窗口。
其中,以第一掩模版中的第一掩模图形100为例,其在不同的曝光焦距和曝光能量下所形成的第一测试图形,所对应的图形检查结果例如可记录如表1所示。
Figure BDA0003320145620000101
表1
需要说明的是,表1中“Nick”表示为线条缺口;表1中“Bridge”表示为线条短接;以及,表1中的“OK”即表示为符合规格要求。根据表1可以发现,针对该示例的第一掩模图形100而言,利用曝光能量能够更为灵敏的表征出其光刻工艺窗口。以及,符合规格的参数范围即介于曝光能量为22-23的这一区间之内,由此可以得到第一掩模图形100的曝光能量的可变动范围小于1,即,第一掩模图形100的曝光能量范围的大小为1。
同样的,针对第二掩模版中的第二掩模图形200,通过在不同的曝光焦距和曝光能量下形成的第二测试图形,以得到所对应的图形检查结果,并可将检查结果可类似的记录于表内。举例而言,针对第二掩模图形200而言,符合规格的参数范围例如介于曝光能量为21.5-23.5的这一区间之内,由此可以得到第二掩模图形200的曝光能量的可变动范围为2,即,第二掩模图形100的曝光能量范围的大小为2。
步骤二,通过比对第一掩模图形100的曝光能量范围的大小和第二掩模图形200的曝光能量范围的大小,即可得出第二掩模图形200的光刻工艺窗口大于第一掩模图形100的光刻工艺窗口,进而可确定第二掩模版的光刻步骤先于第一掩模版的光刻步骤。
应当认识到,在其他示例中,当第一掩模图形的工艺窗口大于第二掩模图形的工艺窗口,则可确定第一掩模版的光刻步骤先于第二掩模版的光刻步骤。
在如上所述的方案中,针对掩模版组合中的至少两个掩模版的掩模图形的工艺窗口的大小排布顺序,具体是通过依次获取各个掩模图形的工艺窗口,之后进行比对后得到。
然而其他方案中,针对掩模版组合中的至少两个掩模版的掩模图形的工艺窗口的大小排布顺序,还可以直接基于各个掩模版所形成的各个测试图形的缺陷率得到。
具体的,在其他可选的方案中,可利用各个掩模版执行光刻工艺以得到对应的测试图形,并对各个测试图形进行缺陷检查以得到各个测试图形的缺陷率,进而可根据缺陷率由低到高的顺序,得到所述至少两个掩模版中的掩模图形的工艺窗口由大到小的排布顺序。
需要说明的是,针对工艺窗口较大的掩模图形而言,在将其复制至基板上时,产生的线路短接或线路缺口的风险通常较低,对应产生的缺陷也越少;反之,针对工艺窗口较小的掩模图形而言,在将其复制至基板上时,产生的线路短接或线路缺口的风险通常较高,对应产生的缺陷也越大。因此,可根据缺陷率的高低,判断出掩模图形的工艺窗口的大小排布顺序。即,缺陷率越低,则对应的掩模版中的掩模图形的工艺窗口相对越大;反之,缺陷率越高,则对应的掩模版中的掩模图形的工艺窗口相对越小。
在实际应用中,可基于每个掩模版在相同的制程条件下制备出多个测试图形,并收集多个测试图形的缺陷率而得到平均缺陷率。如此,即可基于多个掩模版所对应的平均缺陷率,更为准确的对掩模版的工艺窗口的大小进行排序。
此外,在掩模版组合中其所定义出的掩模图案还包括虚拟图案(dummy),例如图3所示的虚拟图案110。即,所述掩模版组合所定义出的掩模图案可包括功能性图案和虚拟图案,所述功能性图案在复制至基板上后可用作器件的功能性组件,而所述虚拟图案在复制至基板上后可不作为功能性的组件,虚拟图案例如用于填充在功能性图案之外的空白区域内,以平衡整个掩模图案的排布密度。
进一步的,还可根据掩模版组合中的至少两个掩模版所对应的工艺窗口的大小排布顺序,而将虚拟图案添加于工艺窗口小的掩模版中。例如以图3为例,在图3所述的掩模版组合中,其第一掩模版中的第一掩模图形100的工艺窗口小于第二掩模版中的第二掩模图形200的工艺窗口,此时,即可将虚拟图案110添加于工艺窗口较小的第一掩模版中。通常来说,针对工艺窗口较小的掩模图形而言,其局部区域内的线路排布密度较大,从而使得不同区域的线路密度差异较大,因此通过填充虚拟图案110即可有效平衡各个位置的线路密度,提高最终复制至基板上的膜层图形的均匀性。
基于如上所述的多重图形化的光刻顺序的确定方法,本实施例还提供了一种半导体器件的制备方法,其具体包括:利用如上所述的多重图形化的光刻顺序的确定方法确定光刻顺序,并依次利用对应的掩模版执行光刻工艺,以将各个掩模图形依次叠加在基板上而形成掩模图案。
继续以图3所示的组合掩模版为例。如图3所示,提供的掩模版组合包括第一掩模版和第二掩模版,所述第一掩模版上形成有第一掩模图形100,所述第二掩模版上形成有第二掩模图形200。利用如上所述的光刻步骤的确定方法,确定出第一掩模图形100和第二掩模图形200的工艺窗口的大小排布顺序后,即可根据工艺窗口由大到小的顺序,依次利用对应的掩模版执行光刻工艺。即,当第一掩模图形100的工艺窗口大于第二掩模图形200的工艺窗口,则优先利用第一掩模版执行光刻步骤;反之,当第二掩模图形200的工艺窗口大于第一掩模图形100工艺窗口,则优先利用第二掩模版执行光刻步骤。
如上所述,本实施例中,以第二掩模图形200的工艺窗口大于第一掩模图形100工艺窗口,从而优先利用第二掩模版执行光刻步骤为例进行说明。基于此,则本实施例中的半导体器件的制备方法的流程即可参考图4所示,图4为本发明一实施例中的半导体器件的制备方法的流程示意图。
如图4所示,在判断出出第二掩模图形200的工艺窗口大于第一掩模图形100工艺窗口后,其具体的制备方法包括如下步骤。
第一步骤,利用第二掩模版执行光刻工艺和刻蚀工艺,以将第二掩模图形200复制至基板上。可选的方案中,还包括对基板上复制形成的图形进行图形检查,若检查结果合格,即可进入下一步骤。
第二步骤,利用第一掩模版执行光刻工艺和刻蚀工艺,以将第一掩模图形100复制至基板上。可选的方案中,还包括对基板上复制形成的图形进行图形检查,若检查结果合格,即完成最终图形的定义。
需要说明的是,优先利用第二掩模版执行光刻工艺以将第二掩模图形200先复制于基板上,此时基板上已经复制形成的图形会经历后续的第一掩模图形100的图形化过程,然而由于第二掩模图形200的工艺窗口较大,因此即使经过后续的制程仍能够保证其良率(或者说,相对于工艺窗口较小的第一掩模图形100在经历后续图形化制程后所产生的良率损失,工艺窗口较大的第二掩模图形200经历后续图形化制程所产生的良率损失更小),从而有利于提高多重化图形工艺的整体良率。
需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (12)

1.一种多重图形化的光刻顺序的确定方法,其特征在于,包括:
提供一掩模版组合,所述掩模版组合包括至少两个掩模版,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序;以及,
根据工艺窗口由大到小的顺序,确定所述至少两个掩模版的光刻顺序。
2.如权利要求1所述的多重图形化的光刻顺序的确定方法,其特征在于,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序的方法包括:
评估各个掩模版中的掩模图形所对应的工艺窗口,并比对所述至少两个掩模版中的掩模图形所对应的工艺窗口。
3.如权利要求2所述的多重图形化的光刻顺序的确定方法,其特征在于,评估掩模版中的掩模图形所对应的工艺窗口的方法包括:
利用掩模版在多个不同的光刻参数下执行光刻工艺,并通过刻蚀工艺以得到多组测试图形,检测所述多组测试图形,以得到符合规格的测试图形所对应的参数范围。
4.如权利要求2所述的多重图形化的光刻顺序的确定方法,其特征在于,评估掩模版中的掩模图形所对应的工艺窗口的方法包括:
利用掩模版执行光刻工艺,并在多个不同的刻蚀参数下执行刻蚀工艺,以得到多组测试图形,对所述测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围。
5.如权利要求3或4所述的多重图形化的光刻顺序的确定方法,其特征在于,根据工艺窗口由大到小的顺序为:根据参数范围由大到小的顺序。
6.如权利要求3或4所述的多重图形化的光刻顺序的确定方法,其特征在于,对所述测试图形进行图形检查,以得到符合规格的测试图形所对应的参数范围的方法包括:
判断测试图形中的是否存在线条短接或者线条缺口,符合规格的参数范围介于产生短接所对应的临界参数和产生缺口所对应的临界参数之间。
7.如权利要求1所述的多重图形化的光刻顺序的确定方法,其特征在于,获得所述至少两个掩模版中的掩模图形的工艺窗口的大小排布顺序的方法:
利用各个掩模版执行光刻工艺以得到对应的测试图形,并对各个测试图形进行缺陷检查以得到各个测试图形的缺陷率,根据缺陷率由低到高的顺序,得到所述至少两个掩模版中的掩模图形的工艺窗口由大到小的排布顺序。
8.如权利要求1所述的多重图形化的光刻顺序的确定方法,其特征在于,所述掩模版组合包括第一掩模版和第二掩模版;
其中,利用第一掩模版形成第一测试图形,以获取第一掩模版中的第一掩模图形的工艺窗口;以及,利用第二掩模版形成第二掩模图形,以获取第二掩模版中的第二掩模图形的工艺窗口;
当第一掩模图形的工艺窗口大于第二掩模图形的工艺窗口,则确定第一掩模版的光刻步骤先于第二掩模版的光刻步骤;当第二掩模图形的工艺窗口大于第一掩模图形的工艺窗口,则确定第二掩模版的光刻步骤先于第一掩模版的光刻步骤。
9.如权利要求1所述的多重图形化的光刻顺序的确定方法,其特征在于,所述掩模版组合所定义出的图案中还包括虚拟图案。
10.如权利要求9所述的多重图形化的光刻顺序的确定方法,其特征在于,所述虚拟图案添加于工艺窗口小的掩模版中。
11.一种半导体器件的制备方法,其特征在于,包括
利用如权利要求1-10任一项所述的多重图形化的光刻顺序的确定方法确定光刻顺序,并依次利用对应的掩模版执行光刻工艺,以将各个掩模图形依次叠加在基板上而形成掩模图案。
12.如权利要求11所述的半导体器件的制备方法,其特征在于,在利用每个掩模版执行光刻工艺后,再进行刻蚀工艺,以将掩模图形复制至基板上,并对基板上的图形进行图形检查。
CN202111242999.7A 2021-10-25 2021-10-25 多重图形化的光刻顺序的确定方法 Active CN113791526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111242999.7A CN113791526B (zh) 2021-10-25 2021-10-25 多重图形化的光刻顺序的确定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111242999.7A CN113791526B (zh) 2021-10-25 2021-10-25 多重图形化的光刻顺序的确定方法

Publications (2)

Publication Number Publication Date
CN113791526A true CN113791526A (zh) 2021-12-14
CN113791526B CN113791526B (zh) 2023-09-15

Family

ID=78878283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111242999.7A Active CN113791526B (zh) 2021-10-25 2021-10-25 多重图形化的光刻顺序的确定方法

Country Status (1)

Country Link
CN (1) CN113791526B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1500204A (zh) * 2001-03-23 2004-05-26 ������������ʽ���� 利用偏最小二乘法探测终点的方法和设备
CN101727520A (zh) * 2008-10-31 2010-06-09 新思科技有限公司 用于针对双图案化过程进行光刻验证的方法和系统
US20100291770A1 (en) * 2008-01-23 2010-11-18 Scott Warrick Method of forming openings in a semiconductor device and a semiconductor device fabricated by the method
CN102183817A (zh) * 2010-04-29 2011-09-14 上海圭光科技有限公司 多层脊型光波导的制备方法
US20150054940A1 (en) * 2013-08-20 2015-02-26 Kla-Tencor Corporation Qualifying patterns for microlithography

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1500204A (zh) * 2001-03-23 2004-05-26 ������������ʽ���� 利用偏最小二乘法探测终点的方法和设备
US20100291770A1 (en) * 2008-01-23 2010-11-18 Scott Warrick Method of forming openings in a semiconductor device and a semiconductor device fabricated by the method
CN101727520A (zh) * 2008-10-31 2010-06-09 新思科技有限公司 用于针对双图案化过程进行光刻验证的方法和系统
CN102183817A (zh) * 2010-04-29 2011-09-14 上海圭光科技有限公司 多层脊型光波导的制备方法
US20150054940A1 (en) * 2013-08-20 2015-02-26 Kla-Tencor Corporation Qualifying patterns for microlithography

Also Published As

Publication number Publication date
CN113791526B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
IL290018B2 (en) Monitoring the production of integrated circuits on a semiconductor board
US8151220B2 (en) Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
TWI240217B (en) System and method for examining mask pattern fidelity
CN105573048B (zh) 一种光学临近修正模型的优化方法
WO2008137922A1 (en) Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
JPH10115910A (ja) 工程マージンテスト用フォトマスクとこれを利用した工程マージンテスト方法
US6999611B1 (en) Reticle defect detection using simulation
US6972576B1 (en) Electrical critical dimension measurement and defect detection for reticle fabrication
US7995199B2 (en) Method for detection of oversized sub-resolution assist features
CN111258186B (zh) 筛选sraf在光刻胶上显影的光强阈值和预测其被曝光显影的风险的方法
Dauendorffer et al. CLEAN TRACK solutions for defectivity and CD control towards 5 nm and smaller nodes
CN113791526A (zh) 多重图形化的光刻顺序的确定方法
US7160650B2 (en) Method of inspecting a mask
CN110794645B (zh) 确定合适的opc修正程序的方法及装置、掩膜版及优化方法
Kundu et al. Modeling manufacturing process variation for design and test
KR20080056429A (ko) 마스크 검사 방법
Nagamura et al. Photomask quality assessment strategy at 90-nm technology node with aerial image simulation
JPS594019A (ja) パタ−ン比較検査方法
US8498468B1 (en) Mask inspection
Park et al. Mask Pattern Recovery Using Level Set Method and its Application on Defect Auto Disposition based on Simulated Aerial/Wafer Image
Carballo et al. Patterning process and electrical yield optimization at the limits of single exposure EUV 0.33 NA: a pitch 26nm damascene process
JP4080617B2 (ja) レジストパタン検査方法およびレジストパタン検査用ウェハ
KR20100076471A (ko) 반도체 장치의 제조 방법
JPH05119463A (ja) レチクル欠陥検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant