CN113779813A - 一种高压bcd工艺中绕圈高阻多晶电阻模型的实现方法 - Google Patents
一种高压bcd工艺中绕圈高阻多晶电阻模型的实现方法 Download PDFInfo
- Publication number
- CN113779813A CN113779813A CN202111149735.7A CN202111149735A CN113779813A CN 113779813 A CN113779813 A CN 113779813A CN 202111149735 A CN202111149735 A CN 202111149735A CN 113779813 A CN113779813 A CN 113779813A
- Authority
- CN
- China
- Prior art keywords
- resistance
- line width
- ratio
- model
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000012937 correction Methods 0.000 claims abstract description 63
- 238000004364 calculation method Methods 0.000 description 5
- 239000000077 insect repellent Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Biology (AREA)
- Computer Hardware Design (AREA)
- Bioinformatics & Computational Biology (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Evolutionary Computation (AREA)
- Algebra (AREA)
- Geometry (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明公开了一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，包括如下步骤：步骤S1，对若干不同尺寸的电阻数据分别提取，根据常规电阻模型公式计算得到若干电阻线宽修正；步骤S2，根据得到的若干电阻线宽修正构建电阻线宽修正与不同电阻总长度和最小总长度的电阻的长度的比值(的趋势图；步骤S3，根据步骤S2得到的趋势图进行拟合，得到电阻线宽修正对不同电阻总长度和最小总长度的电阻的长度的比值的拟合式；步骤S4，根据步骤S3得到的拟合式，将所述常规电阻模型公式中的线宽修正替换成所述拟合式得到改进的得到改进的绕圈高阻多晶电阻模型。
Description
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种高压BCD(Bipolar-CMOS-DMOS)工艺中绕圈高阻多晶电阻模型的实现方法。
背景技术
在现有的700V超高压BCD集成电路工艺(Bipolar-CMOS-DMOS技术，是一种单片集成工艺技术，能够在同一芯片上制作Bipolar、CMOS和DMOS器件)中，会应用到一种圆形JFET和圆形环绕高阻值多晶硅电阻相结合的IP，这类IP在工业开关电路中起分压与充放电应用。如图1中所示，外圈上部是JFET的衬底Psub，中间环型为JFET的栅极Gate，中间圆形部分为JFET的漏端Drain，左边中部为JFET的源端Sense(为区别LDMOS的源端)，黑色圆环形(蚊香型)细线绕阻为高阻值多晶硅电阻绕阻hrpoly，其两端分别为电阻High端和电阻Low端，hrpoly高阻值绕阻的high端与JFET的漏端Drain连接。
图2为将图1中的黑色蚊香型细线绕线电阻的放大示意图，其中，整个细线绕线电阻的电阻high端和电阻low端的间距为固定(被JFET尺寸限定)，细线绕线电阻hrpoly的宽度固定，同一绕线电阻hrpoly的细线间的间距space相同，但不同的细线绕线电阻hrpoly的间距space是可变的，习惯上定义从中心往上数细线的根数为绕线电阻的圈数，该电阻总长度Ltatal是随着圈数和间距space构成一个计算关系式。
环形hrpoly绕线电阻的上半圆的半径与下半的圆半径不同，呈现递增关系，构成的图形类似“蚊香”型。
根据上述定义，对电阻的模型描述似乎只需要把绕组的总周长按照根据最小半径，圈数和间距构成的计算数值算对，那电阻模型依然可以用常规的模型公式进行描述：
其中，rsh为方块电阻值，Ltotal为绕组总长度，W为电阻固定宽度，dw为电阻线宽修正，f(ΔV)、f(temp)为电压修正与温度修正。
但是从实际的不同圈数和间距的电阻数值与模型的计算结果发现，模型与实际还存在着一些差异。图3为hrpoly绕线电阻模型同实际测试阻值随总Ltotal变化的对比图，其中点为实测，实线为电阻模型仿真结果，可见在W一定时，L较小时实测和现有模型预测存在差异。图4为不同尺寸hrpoly电阻模型同实际测试的IV曲线差别对比图，其中点(图中点较多，形成了黑色粗线)为实测，实线为电阻模型仿真结果，可见实测和模型在总长度Ltotal较小时存在明显差异。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，以实现一种精确的绕圈高阻多晶电阻模型。
为达上述及其它目的，本发明提出一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，包括如下步骤：
步骤S1，对若干不同尺寸的电阻数据分别提取，根据常规电阻模型公式计算得到若干电阻线宽修正(dw)；
步骤S2，根据得到的若干电阻线宽修正(dw)来构建电阻线宽修正(dw)与不同电阻总长度(Ltotal)和最小总长度的电阻的长度(Ltotalmin)的比值(L_ratio)的趋势图；
步骤S3，根据步骤S2得到的趋势图进行拟合，得到电阻线宽修正(dw)对不同电阻总长度(Ltotal)和最小总长度的电阻的长度(Ltotalmin)的比值(L_ratio)的拟合式；
步骤S4，根据步骤S3得到的拟合式，将所述常规电阻模型公式中的线宽修正(dw)替换成所述拟合式得到改进的得到改进的绕圈高阻多晶电阻模型。
优选地，假设所有不同长度的电阻的方块阻值是固定的以及电阻总长度只受圈数、间距影响。
优选地，所述常规电阻模型公式：
其中，rsh为方块电阻值，Ltotal为绕组总长度，W为电阻固定宽度，dw为电阻线宽修正，f(ΔV)、f(temp)为电压修正与温度修正。
优选地，于步骤S1中，对不同尺寸的电阻数据进行分别提取，所有尺寸电阻的方块电阻值采用同样的标准数值以及所有尺寸电阻的电压修正与温度修正项采用标准数值，得到若干电阻线宽修正(dw)。
优选地，于步骤S2中，根据步骤S1得到的电阻线宽修正(dw)，构建电阻线宽修正(dw)与不同电阻总长度(Ltotal)和最小总长度的电阻的长度(Ltotalmin)的比值(L_ratio)的趋势图，其中x轴为L_ratio，y轴为电阻线宽修正(dw)。
优选地，于步骤S3中，所述电阻线宽修正(dw)随比值(L_ratio)遵循二次多项式变化。
优选地，于步骤S3中，首先得到如下二次项拟合公式：
y＝dw0+dw1*x+dw2*x2
其中，y对应电阻线宽修正(dw)，x对应比值(L_ratio)，dw0、dw1、dw2为待定二次项拟合系数。
优选地，将所述二次项拟合公式结合实测数据进行拟合，得到如下拟合式
y＝2*10-7-1*10-8*x-2*10-9*x2，
其中，y对应电阻线宽修正(dw)，x对应比值(L_ratio)。
与现有技术相比，本发明一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法通过对若干不同尺寸的电阻数据分别提取，根据常规电阻模型公式计算得到若干电阻线宽修正，将得到的若干电阻线宽修正构建电阻线宽修正与不同电阻总长度和最小总长度的电阻的长度的比值的趋势图，并根据得到的趋势图进行拟合，得到电阻线宽修正对不同电阻总长度和最小总长度的电阻的长度的比值的拟合式，最后根据得到的电阻线宽修正对不同电阻总长度和最小总长度的电阻的长度的比值的拟合式从而实现了一种精确的绕圈高阻多晶电阻模型。
附图说明
图1为现有技术中带环形电阻的JFET IP(黑色蚊香型细线为hrpoly绕线电阻)结构图；
图2为将图1中的黑色蚊香型细线绕线电阻的放大示意图；
图3为hrpoly绕线电阻模型同实际测试阻值随总Ltotal变化的对比图；
图4为不同尺寸hrpoly电阻模型同实际测试的IV曲线差别对比图；
图5为本发明一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法的步骤流程图；
图6为本发明具体实施例中电阻线宽修正dw与L_ratio的趋势图；
图7为本发明具体实施例中预测阻值与实测值对比图；
图8为本发明不同尺寸电阻的IV曲线与实测比较示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图5为本发明一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法的步骤流程图。如图5所示，本发明一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，包括如下步骤：
步骤S1，对若干不同尺寸的电阻数据分别提取，根据常规电阻模型公式计算得到电阻线宽修正dw。
在本发明中，通过观察图4，发现绕组总长度Ltotal越短的电阻实测与仿真的误差越大，绕组总长度Ltotal越短，则意味着电阻的圈数越少。根据该现象，本发明假设：
1.所有不同长度的电阻的方块阻值是固定的。
2.电阻总长度只受圈数、间距space影响，长度计算结果可通过EDA工具抽取，经验证，抽取得到的长度数值与根据圈数，间距space和最小半径计算得到的长度数值是一致的。
在本发明具体实施例中，所述常规电阻模型公式：
具体地说，对图4中四个尺寸的电阻数据进行分别提取，根据上述常规电阻模型公式，对于公式中的方块阻值rsh，按照工艺监控时绕线电阻hrpoly的标准rsh数值输入，所有尺寸的方块数值都用同样数值，由于测试电压相同，且都在室温测量，公式中电压修正与温度修正项的变化可以忽略(即采用标准数值)，这样只剩下电阻线宽修正dw这个参数可以用于拟合，从而得到四个模型结果，每个模型中唯一的差异就是dw数值。
步骤S2，根据得到的若干电阻线宽修正dw构建电阻线宽修正dw与不同电阻总长度Ltotal和最小总长度的电阻的长度Ltotalmin的比值L_ratio的趋势图，绕阻圈数越少Ltotal越小，以图2为例该结构最少的绕阻圈数大于等于5，根据这个圈数确定的总长度即为Ltotalmin。
在本发明具体实施例中，将不同电阻总长度Ltotal同最小总长度的电阻的长度Ltotalmin的比值，定义为L_ratio，即
根据步骤S1得到电阻线宽修正dw，构建电阻线宽修正dw与L_ratio的趋势图，其中x轴为L_ratio，y轴为电阻线宽修正dw，如图6所示。
步骤S3，根据步骤S2得到的趋势图，得到电阻线宽修正dw对不同电阻总长度Ltotal和最小总长度的电阻的长度Ltotalmin的比值L_ratio的拟合式。
由图6可以发现，电阻线宽修正dw随L_ratio基本遵循二次多项式变化，选择如下二次项拟合公式：
其中，y对应电阻线宽修正(dw)，x对应比值(L_ratio)，dw0、dw1、dw2为待定二次项拟合系数。
对上述公式结合实测数据进行拟合，得到二次项拟合公式为
y＝2E-07-1E-08x-2E-09x2，即y＝2*10-7-1*10-8*x-2*10-9*x2
y对应电阻线宽修正dw，x对应L_ratio。从而，线宽修正dw的二次项拟合公式为：
dw＝dw0+dw1*L_ratio+dw2*L_ratio2 (4)
其中，二次项拟合系数为：
dw0＝2*10-7、dw1＝-1*10-8、dw2＝-2*10-9
由该趋势判断，电阻在圈数最小，间距space最大的时候，dw最大，也意味着绕线电阻hrpoly的固定CD宽度(工艺监控测试PCM即Process Control Monitor的多晶硅刻蚀的最小线宽数值)变的更窄，在电阻圈数最大，间距space减小以后dw变小,电阻的固定CD宽度变化没有小尺寸的大。由于该IP的尺寸比较大，推断该工艺对不同圈数和间距，也就是hrpoly的排布密度，对电阻的CD影响是有差异。
步骤S4，将根据步骤S3得到的拟合式，将所述常规电阻模型公式(1)中的线宽修正dw替换成二次项拟合公式得到改进的最终绕圈高阻多晶电阻模型。
在本发明具体实施例中，根据常规电阻模型公式：
将根据步骤S3得到的二次项拟合公式，将上述常规电阻模型公式中的dw替换成二次项拟合公式：
dw＝dw0+dw1*L_ratio+dw2*L_ratio2 (4)
公式中dw0、dw1、dw2为二次项拟合系数，根据图6拟合得到数值：dw0＝2*10-7、dw1＝-1*10-8、dw2＝-2*10-9。
根据改进后的绕圈高阻多晶电阻模型同实际测试数据比较，如图7所示，可以发现改进后的模型可以很好的对不同线长电阻的描述。
图8为本发明不同尺寸电阻的IV曲线与实测比较示意图。细线为预测值，点为实测值(由于图中点较粗较多，目视已连接为粗线)，可见不同尺寸电阻的IV曲线与实测一致。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (8)
1.一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，包括如下步骤：
步骤S1，对若干不同尺寸的电阻数据分别提取，根据常规电阻模型公式计算得到若干电阻线宽修正(dw)；
步骤S2，根据得到的若干电阻线宽修正(dw)来构建电阻线宽修正(dw)与不同电阻总长度(Ltotal)和最小总长度的电阻的长度(Ltotalmin)的比值(L_ratio)的趋势图；
步骤S3，根据步骤S2得到的趋势图进行拟合，得到电阻线宽修正(dw)对不同电阻总长度(Ltotal)和最小总长度的电阻的长度(Ltotalmin)的比值(L_ratio)的拟合式；
步骤S4，根据步骤S3得到的拟合式，将所述常规电阻模型公式中的线宽修正(dw)替换成所述拟合式得到改进的得到改进的绕圈高阻多晶电阻模型。
2.如权利要求1所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于：假设所有不同长度的电阻的方块阻值是固定的以及电阻总长度只受圈数、间距影响。
3.如权利要求2所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于，所述常规电阻模型公式：
其中，rsh为方块电阻值，Ltotal为绕组总长度，W为电阻固定宽度，dw为电阻线宽修正，f(ΔV)、f(temp)为电压修正与温度修正。
4.如权利要求3所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于，于步骤S1中，对不同尺寸的电阻数据进行分别提取，所有尺寸电阻的方块电阻值采用同样的标准数值以及所有尺寸电阻的电压修正与温度修正项采用标准数值，得到若干电阻线宽修正(dw)。
5.如权利要求4所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于：于步骤S2中，根据步骤S1得到的电阻线宽修正(dw)，构建电阻线宽修正(dw)与不同电阻总长度(Ltotal)和最小总长度的电阻的长度(Ltotalmin)的比值(L_ratio)的趋势图，其中x轴为L_ratio，y轴为电阻线宽修正(dw)。
6.如权利要求5所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于：于步骤S3中，所述电阻线宽修正(dw)随比值(L_ratio)遵循二次多项式变化。
7.如权利要求6所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于，于步骤S3中，首先得到如下二次项拟合公式：
y＝dw0+dw1*x+dw2*x2
其中，y对应电阻线宽修正(dw)，x对应比值(L_ratio)，dw0、dw1、dw2为待定二次项拟合系数。
8.如权利要求7所述的一种高压BCD工艺中绕圈高阻多晶电阻模型的实现方法，其特征在于：将所述二次项拟合公式结合实测数据进行拟合，得到如下拟合式
y＝2*10-7-1*10-8*x-2*10-9*x2，
其中，y对应电阻线宽修正(dw)，x对应比值(L_ratio)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111149735.7A CN113779813B (zh) | 2021-09-29 | 2021-09-29 | 一种高压bcd工艺中绕圈高阻多晶电阻模型的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111149735.7A CN113779813B (zh) | 2021-09-29 | 2021-09-29 | 一种高压bcd工艺中绕圈高阻多晶电阻模型的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113779813A true CN113779813A (zh) | 2021-12-10 |
| CN113779813B CN113779813B (zh) | 2024-05-24 |
Family
ID=78854378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111149735.7A Active CN113779813B (zh) | 2021-09-29 | 2021-09-29 | 一种高压bcd工艺中绕圈高阻多晶电阻模型的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113779813B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070139031A1 (en) * | 2005-12-19 | 2007-06-21 | Park Sangjune | Method for simulating resistor characteristics at high electric fields |
| CN106777546A (zh) * | 2016-11-25 | 2017-05-31 | 上海华力微电子有限公司 | 一种考虑版图环境的电阻模型提取方法及系统 |
| CN107391849A (zh) * | 2017-07-25 | 2017-11-24 | 上海华力微电子有限公司 | 电阻模型及其修正方法 |
| CN109117529A (zh) * | 2018-07-27 | 2019-01-01 | 上海华力集成电路制造有限公司 | 电阻模型物理参数提取方法 |
| CN109711037A (zh) * | 2018-12-24 | 2019-05-03 | 上海华力集成电路制造有限公司 | 电阻模型及其提取方法 |
| CN110298055A (zh) * | 2018-03-22 | 2019-10-01 | 台湾积体电路制造股份有限公司 | 集成电路布局产生方法和系统 |
| CN111507052A (zh) * | 2020-04-26 | 2020-08-07 | 上海华力集成电路制造有限公司 | 一种不同陪衬版图环境的电阻模型及其提取方法 |
| CN112084740A (zh) * | 2020-09-17 | 2020-12-15 | 南京华大九天科技有限公司 | 一种电阻模型建模方法 |
| CN112966387A (zh) * | 2021-03-15 | 2021-06-15 | 上海华力微电子有限公司 | 一种固定宽度的单位方块电阻建模方法 |
-
2021
- 2021-09-29 CN CN202111149735.7A patent/CN113779813B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070139031A1 (en) * | 2005-12-19 | 2007-06-21 | Park Sangjune | Method for simulating resistor characteristics at high electric fields |
| CN106777546A (zh) * | 2016-11-25 | 2017-05-31 | 上海华力微电子有限公司 | 一种考虑版图环境的电阻模型提取方法及系统 |
| CN107391849A (zh) * | 2017-07-25 | 2017-11-24 | 上海华力微电子有限公司 | 电阻模型及其修正方法 |
| CN110298055A (zh) * | 2018-03-22 | 2019-10-01 | 台湾积体电路制造股份有限公司 | 集成电路布局产生方法和系统 |
| CN109117529A (zh) * | 2018-07-27 | 2019-01-01 | 上海华力集成电路制造有限公司 | 电阻模型物理参数提取方法 |
| CN109711037A (zh) * | 2018-12-24 | 2019-05-03 | 上海华力集成电路制造有限公司 | 电阻模型及其提取方法 |
| CN111507052A (zh) * | 2020-04-26 | 2020-08-07 | 上海华力集成电路制造有限公司 | 一种不同陪衬版图环境的电阻模型及其提取方法 |
| CN112084740A (zh) * | 2020-09-17 | 2020-12-15 | 南京华大九天科技有限公司 | 一种电阻模型建模方法 |
| CN112966387A (zh) * | 2021-03-15 | 2021-06-15 | 上海华力微电子有限公司 | 一种固定宽度的单位方块电阻建模方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113779813B (zh) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110008551B (zh) | 电阻模型及其提取方法 | |
| CN107391849B (zh) | 电阻模型及其修正方法 | |
| CN109711037B (zh) | 电阻模型及其提取方法 | |
| CN110674612B (zh) | 集成电路工艺后道互连寄生电容电阻的建模方法 | |
| JP4138613B2 (ja) | 製造工程設計方法及び製造工程設計支援方法 | |
| CN113779813A (zh) | 一种高压bcd工艺中绕圈高阻多晶电阻模型的实现方法 | |
| TWI500113B (zh) | 具有使用者可選值之製程可調式電阻 | |
| US6591233B1 (en) | Device for and method of simulation, method of setting manufacturing process condition, and recording medium | |
| JP5333420B2 (ja) | 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム | |
| US20160322455A1 (en) | Sense resistor surroundingly positioned near or around and integrated with an output connection | |
| US10816589B2 (en) | Structure and method for testing semiconductor device | |
| CN207096859U (zh) | 一种多阈值低电压检测电路 | |
| US8810354B2 (en) | Binary coded decimal resistive load and network | |
| CN107193315B (zh) | 一种多阈值低电压检测电路 | |
| CN108233900A (zh) | 改进的电压比较器 | |
| CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
| TWI763617B (zh) | 退化模擬模型建立方法 | |
| CN111507052A (zh) | 一种不同陪衬版图环境的电阻模型及其提取方法 | |
| CN112434485A (zh) | 一种半导体器件电阻失配模型修正方法 | |
| CN107679262B (zh) | 一种mos器件衬底外围寄生电阻的建模方法 | |
| US9804630B2 (en) | Adjustable reference current generator, semiconductor device and adjustable reference current generating method | |
| CN116011370A (zh) | 一种器件建模中最优器件的选取方法 | |
| CN105513984A (zh) | Mos管的实际沟道长度的测试方法及装置 | |
| CN117787055A (zh) | 一种电力半导体器件寿命周期安全运行域标定方法及系统 | |
| CN111859844A (zh) | 建模过程中的特征芯片选择方法以及器件模型建立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |