CN113764372A - 具有信号分配元件的半导体封装 - Google Patents

具有信号分配元件的半导体封装 Download PDF

Info

Publication number
CN113764372A
CN113764372A CN202110608413.8A CN202110608413A CN113764372A CN 113764372 A CN113764372 A CN 113764372A CN 202110608413 A CN202110608413 A CN 202110608413A CN 113764372 A CN113764372 A CN 113764372A
Authority
CN
China
Prior art keywords
semiconductor
die
distribution element
lead
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110608413.8A
Other languages
English (en)
Inventor
S·福斯
E·菲尔古特
M·格鲁贝尔
A·许尔内尔
A·毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113764372A publication Critical patent/CN113764372A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48179—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体封装，包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一引线，第一引线延伸远离管芯焊盘；一个或多个半导体管芯，一个或多个半导体管芯安装在管芯附接表面上，一个或多个半导体管芯包括第一接合焊盘和第二接合焊盘，第一接合焊盘和第二接合焊盘均背离管芯附接表面；以及分配元件，分配元件在第一引线与一个或多个半导体管芯的第一接合焊盘之间提供用于第一电信号的第一传输路径，并且在第一引线与一个或多个半导体管芯的第二接合焊盘之间提供用于第一电信号的第二传输路径。分配元件包括至少一个一体地形成的电路元件，至少一个一体地形成的电路元件在第一传输路径与第二传输路径之间创建传输特性的差异。

Description

具有信号分配元件的半导体封装
技术领域
本申请涉及半导体封装，并且更特别地，涉及用于将信号从封装引线传输到半导体管芯的器件端子的互连技术。
背景技术
诸如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅极双极型晶体管)、二极管等的分立高压半导体器件通常封装在模制半导体封装中，模制半导体封装包括从包封主体突出的若干引线。基于碳化硅(SiC)的技术在高压开关应用中是流行的，因为其提供了诸如高压阻挡能力和低导通电阻RON的性能益处。SiC技术的一个缺点是在较大管芯尺寸下的相对较低的产量。这个问题可以在单个封装中使用两个较小的基于SiC的半导体管芯来解决，其中，器件彼此并联连接。这种并联构造增强了载流能力，同时维持可接受的产量。然而，与这些并联器件构造相关联的一个挑战是确保遍及半导体封装的均匀信号分配。寄生效应(例如，电连接元件(例如，接合线)之间的杂散电感)可能防止每个器件在相同时间上和/或以相同幅度接收相同的信号(例如，栅极信号)。这可能导致器件的非对称操作，这进而导致两个器件中的一个器件中的大的且潜在破坏性的电流。
发明内容
公开了一种半导体封装。根据实施例，半导体封装包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一引线，第一引线延伸远离管芯焊盘；一个或多个半导体管芯，一个或多个半导体管芯安装在管芯附接表面上，一个或多个半导体管芯包括第一接合焊盘和第二接合焊盘，第一接合焊盘和第二接合焊盘均背离管芯附接表面；以及分配元件，分配元件在第一引线与一个或多个半导体管芯的第一接合焊盘之间提供用于第一电信号的第一传输路径，并且在第一引线与一个或多个半导体管芯的第二接合焊盘之间提供用于第一电信号的第二传输路径。分配元件包括至少一个一体地形成的电路元件，至少一个一体地形成的电路元件在第一传输路径与第二传输路径之间创建传输特性的差异。
单独地或组合地，分配元件包括半导体衬底、设置在衬底上的第一金属化层、以及均形成在第一金属化层中的第一接合焊盘、第二接合焊盘和第三接合焊盘，并且，半导体封装还包括：第一导电连接器，第一导电连接器将第一上表面端子电连接到第一接合焊盘；第二导电连接器，第二导电连接器将第二上表面端子电连接到第二接合焊盘；以及第三导电连接器，第三导电连接器将第一引线电连接到第三接合焊盘。
单独地或组合地，一个或多个一体地形成的电路元件包括将第一接合焊盘连接到第二接合焊盘的第一电阻器，以及将第一接合焊盘连接到第三接合焊盘的第二电阻器，并且，第一电阻器具有与第二电阻器不同的电阻。
单独地或组合地，分配元件还包括形成在半导体衬底上的电绝缘层，以及形成在电绝缘层上的掺杂半导体层，第一电阻器由连接在第一接合焊盘与第二接合焊盘之间的掺杂半导体层的第一区段形成，并且，第二电阻器由连接在第一接合焊盘与第三接合焊盘之间的掺杂半导体层的第二区段形成。
单独地或组合地，半导体封装包括半导体管芯中的两个半导体管芯，分配元件在第一引线与半导体管芯中的第一半导体管芯之间提供第一传输路径和第二传输路径，分配元件在第一引线与第二半导体管芯的第一接合焊盘之间提供用于第一电信号的第三传输路径，并且，分配元件在第一引线与第二半导体管芯的第二接合焊盘之间提供用于第一电信号的第四传输路径。
单独地或组合地，第一半导体管芯和第二半导体管芯均被配置为彼此并联连接的碳化硅功率晶体管。
单独地或组合地，半导体封装还包括延伸远离管芯焊盘的第二引线，第一半导体管芯和第二半导体管芯均包括背离管芯附接表面的第三接合焊盘，并且，分配元件被配置为在第二引线与第一半导体管芯和第二半导体管芯的第三接合焊盘之间分配第二电信号。
单独地或组合地，分配元件包括半导体衬底和设置在衬底上的第一金属化层、形成在第一金属化层中的接合焊盘、以及形成在第一金属化层中并且连接到接合焊盘的低电阻金属条，第一半导体管芯和第二半导体管芯的第三接合焊盘直接连接到低电阻金属条，并且，第二引线直接连接到分配元件的接合焊盘。
单独地或组合地，半导体封装仅包括半导体管芯中的一个半导体管芯。
单独地或组合地，分配元件单片集成在一个半导体管芯中。
单独地或组合地，分配元件包括安装在管芯焊盘上的基底电阻区段以及连接在基底电阻区段与一个或多个半导体管芯的第一接合焊盘和第二接合焊盘之间的多个水平连接器，基底电阻区段包括具有变化的厚度的电阻材料，并且，基底电阻区段在第一引线与第一接合焊盘和第二接合焊盘之间形成分布式电阻器网络。
在另一实施例中，半导体封装包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一引线，第一引线延伸远离管芯焊盘；一个或多个半导体管芯，一个或多个半导体管芯安装在管芯附接表面上；第一开关器件和第二开关器件，第一开关器件和第二开关器件并入到一个或多个半导体管芯中，第一开关器件和第二开关器件均包括背离管芯焊盘的控制端子；以及分配元件，分配元件连接在第一引线与第一开关器件和第二开关器件的控制端子之间。分配元件被配置为将来自第一引线的控制信号分配到第一开关器件和第二开关器件的控制端子。
单独地或组合地，分配元件在第一引线与第一开关器件的控制端子之间提供用于控制信号的第一传输路径，并且在第一引线与第二开关器件的控制端子之间提供用于控制信号的第二传输路径，并且，分配元件包括一个或多个一体地形成的电路元件，电路元件在第一传输路径与第二传输路径之间创建传输特性的差异。
单独地或组合地，第一开关器件和第二开关器件是彼此并联连接的功率晶体管。
单独地或组合地，一个或多个一体地形成的电路元件被配置为补偿半导体封装中的杂散电感，杂散电感导致第一开关器件和第二开关器件的非对称开关。
单独地或组合地，一个或多个一体地形成的电路元件包括连接在第一引线与第一开关器件的控制端子之间的第一电阻器以及连接在第一引线与第二开关器件的控制端子之间的第二电阻器，并且，第一电阻器具有与第二电阻器不同的电阻。
单独地或组合地，半导体封装包括第一碳化硅半导体管芯和第二碳化硅半导体管芯，第一碳化硅半导体管芯包括第一开关器件，第二碳化硅半导体管芯包括第二开关器件。
单独地或组合地，分配元件包括连接到第一开关器件和第二开关器件的控制端子的有源开关器件。
单独地或组合地，分配元件包括半导体衬底、形成在半导体衬底中的掩埋绝缘体层、在掩埋绝缘体层下面并且均与半导体衬底形成p-n结的第一掺杂屏蔽区和第二掺杂屏蔽区、以及形成在掩埋绝缘体层之上的半导体材料的第一器件区和第二器件区。
单独地或组合地，有源开关器件被配置为在第一开关器件和第二开关器件的相应输出端子两端存在过电压的情况下，关断第一开关器件和第二开关器件。
本领域技术人员在阅读以下具体实施方式时并且在查看附图时将认识到附加的特征和优点。
附图说明
附图中的元件不一定相对于彼此按比例绘制。类似的附图标记指示对应的类似部分。各种所示实施例的特征可以组合，除非它们彼此排斥。实施例在附图中描绘并且在以下的描述中详细描述。
图1示出了根据实施例的用于形成半导体封装的引线框架组件。
包括图2A和图2B的图2示出了根据实施例的分配元件。图2A描绘了分配元件的截面图，并且图2B描绘了分配元件的平面图。
包括图3A和图3B的图3示出了根据实施例的分配元件。图3A描绘了分配元件的截面图，并且图3B描绘了分配元件的平面图。
图4示出了根据实施例的分配元件。
图5示出了根据实施例的用于形成半导体封装的引线框架组件。
图6示出了根据实施例的用于形成半导体封装的引线框架组件。
图7示出了根据实施例的用于形成半导体封装的引线框架组件。
图8示出了根据实施例的用于形成半导体封装的引线框架组件。
具体实施方式
本文公开了具有分配元件的半导体封装，分配元件在封装引线与多个管芯之间分配电信号。分配元件形成分配电信号的多个独立传输路径。可以有利地定制每个传输路径的传输特性，以获得性能益处。在一个示例中，分配元件包括在每个传输路径中提供不同电阻的电阻器网络。这种技术可以用于补偿影响电信号的传输的非理想效应，例如，杂散电感。这种补偿允许电信号的更均匀的分布和/或更好的同步，由此提高器件性能。在一个具体示例中，半导体封装包括两个并联连接的功率晶体管，并且分配元件采用上文描述的补偿原理来减轻两个器件的异步开关。
参考图1，其描绘了根据实施例的用于形成半导体封装的引线框架组件100。引线框架组件100包括由导电材料形成的引线框架结构，导电材料例如铜(Cu)、铝(Al)、镍(Ni)、镍磷(NiP)、银(Ag)、钯(Pd)、金(Au)等或者其合金或组合。引线框架结构包括具有一般地为平面的管芯附接表面的管芯焊盘102。另外，引线框架结构包括延伸远离管芯焊盘102的第一侧的多条引线。具体地，引线框架结构包括与管芯焊盘102的第一侧间隔开的第一引线104、第二引线106和第三引线108以及连续地连接到管芯焊盘102的第四引线110。通过用电绝缘材料(例如，陶瓷、环氧树脂材料、热固性塑料等)包封管芯焊盘102和安装在其上的部件来获得完整的半导体封装。包封主体可以通过模式工艺(例如，注塑模制、传递模制、压缩模制等)形成。在完整的封装中，第一引线104、第二引线106、第三引线108和第四引线110从包封主体向外突出。管芯焊盘102还可以是隔离金属衬底(IMS)、直接铜接合(DCB)、活性金属接合(AMB)或者印刷电路板(PCB)的一部分。
引线框架组件100包括安装在管芯焊盘102的管芯附接表面上的两个半导体管芯112。半导体管芯112均包括设置在半导体管芯112的背离管芯焊盘102的上表面上的第一导电接合焊盘114、第二导电接合焊盘116和第三导电接合焊盘118。另外，第一半导体管芯和第二半导体管芯112均包括设置在半导体管芯112的面向管芯焊盘102的背表面上的第四导电接合焊盘(未示出)。
根据实施例，半导体管芯112均被配置为开关器件(例如，功率晶体管)，其被配置为控制大电压(例如，200伏或更大)和/或容纳大电流(例如，1安培或更大)。在一个特定示例中，半导体管芯112被配置为碳化硅(SiC)MOSFET，其额定控制电压为600伏、1200伏或更高的量级。在这些实施例中，每个半导体管芯112的第一接合焊盘114和第二接合焊盘116可以均被配置为晶体管的栅极端子。包括用于一个晶体管的两个单独的栅极焊盘的一个原因在于在半导体管芯内提供的更均匀的栅极电势的分布。第三接合焊盘118可以被配置为晶体管的源极端子。第四接合焊盘可以被配置为晶体管的漏极端子。
根据实施例，引线框架组件100被配置为使得每个半导体管芯112的端子彼此并联连接，其中，第一引线104、第二引线106、第三引线108和第四引线110连接到每个开关器件的配对端子。为此，半导体管芯112的第四接合焊盘经由管芯焊盘102电连接到第四引线110。该电连接可以由设置在管芯焊盘102与每个半导体管芯112的背侧之间的导电粘合剂(例如，焊料、扩散焊料、烧结物、导电胶等)实现。每个半导体管芯112的第三接合焊盘118可以通过金属夹120电连接到第三引线108，在图1示出了金属夹120的轮廓。金属夹120可以是相对宽且厚的导电金属片，例如，铜、铝等，其提供用于源极连接的低电阻和高载流能力。每个半导体管芯112的第三接合焊盘118还可以通过导电接合线122单独地电连接到第二引线106，在图中示出了导电接合线122的轮廓。在这种封装构造中，第二引线106被配置为源极-感测端子。该源极-感测端子而不是第三引线108可以用于提供用于设置开关器件的控制电压的参考电势。由于在源极-感测端子连接中存在较少的寄生电感，因此其提供比第三引线108更准确的源极电势指示。每个半导体管芯112的第一接合焊盘114和第二接合焊盘116电连接到第一引线104。该电连接由包括分配元件124的导电网络提供，其细节在下文进一步详细描述。
分配元件124被配置为在第一引线104与半导体管芯112的第一接合焊盘114和第二接合焊盘116之间分配第一电信号。这意味着第一电信号可以从第一引线104经由分配元件124传输到第一接合焊盘114和第二接合焊盘116。相反，第一电信号可以从第一接合焊盘114和第二接合焊盘116中的每一个经由分配元件124传输到第一引线104。第一电信号可以是电压、电流或两者。
在所描绘的实施例中，分配元件124被实施为安装在与半导体管芯112相邻的管芯焊盘102上的单独元件。分配元件124包括彼此电隔离的第一接合焊盘126、第二接合焊盘128、第三接合焊盘130、第四接合焊盘132和第五接合焊盘134。分配元件124、半导体管芯112与第一引线104之间的连接由导电连接器的网络实现。具体地，第一引线104通过第一导电连接器136电连接到分配元件124的第一接合焊盘126。下部半导体管芯112的第一接合焊盘114和第二接合焊盘116分别通过第二导电连接器138和第三导电连接器140电连接到分配元件124的第二接合焊盘128和第三接合焊盘130。上部半导体管芯112的第一接合焊盘114和第二接合焊盘116分别通过第四导电连接器142和第五导电连接器144电连接到分配元件124的第四接合焊盘132和第五接合焊盘134。在所描绘的实施例中，第一导电连接器136、第二导电连接器138、第三导电连接器140、第四导电连接器142和第五导电连接器144被配置为接合导线。替代地，这些导电连接器可以被实施为金属夹、带等。
分配元件124经由第一传输路径在第一引线104与下部半导体管芯112的第一接合焊盘114之间分配第一电信号，经由第二传输路径在第一引线104与下部半导体管芯112的第二接合焊盘116之间分配第一电信号，经由第三传输路径在第一引线104与上部半导体管芯112的第一接合焊盘114之间分配第一电信号，并且经由第四传输路径在第一引线104与上部半导体管芯112的第二接合焊盘116之间分配第一电信号。
分配元件124被配置为提供用于上文描述的第一传输路径、第二传输路径、第三传输路径和第四传输路径中的每一个的独立分支。也就是说，分配元件124形成电节点，其中，到第一接合焊盘114和第二接合焊盘116的每一个连接形成接入该节点的单独分支。
根据实施例，分配元件124包括至少一个一体地形成的电路元件，至少一个一体地形成的电路元件在上文描述的第一传输路径、第二传输路径、第三传输路径和第四传输路径中的至少两个传输路径之间创建传输特性的差异。在此上下文中，不同的传输特性是指第一电信号受到除了标称低电阻电连接的寄生效应之外的其他因素的影响的事实。传输特性的差异可以由一个或多个无源元件引起，无源元件在两个传输路径之间创建有意的阻抗差异，由此在两个传输路径之间创建相同电信号的传播的差异。替代地，传输特性的差异可以由有源半导体器件(例如，晶体管)创建，有源半导体器件可以控制电信号或者在电信号的传播中创建有意的延迟。
根据实施例，分配元件124包括连接在第一接合焊盘126、第二接合焊盘128、第三接合焊盘130、第四接合焊盘132与第五接合焊盘134之间的分布式电阻器网络。具体地，分配元件124可以包括连接在分配元件124的第一接合焊盘126与第二接合焊盘128之间的第一电阻器、连接在分配元件124的第一接合焊盘126与第三接合焊盘130之间的第二电阻器、连接在分配元件124的第一接合焊盘126与第四接合焊盘132之间的第三电阻器、以及连接在分配元件124的第一接合焊盘126与第五接合焊盘134之间的第四电阻器。因此，第一传输路径包括第一电阻器，第二传输路径包括第二电阻器，等等。在这种布置中，相应传输路径之间的传输特性的差异由每个路径的相应电阻器的电阻差异创建。例如，第一电阻器可以具有第一电阻，并且第二电阻器可以具有与第一电阻不同的第二电阻，等等。
可以定制分布式电阻器网络的电阻值，以满足与第一电信号到半导体管芯112的传播相关的各种性能考虑。例如，可以定制第一电阻器、第二电阻器、第三电阻器和第四电阻器的电阻值，以补偿半导体封装内的其他导电连接器的杂散电感，杂散电感创建不期望的延迟。特别地，用于源极连接的导电夹120可能导致干扰封装内的其他信号的传播的电感耦合。这种现象可能导致开关器件中的一个在另一个之前开关，由此在一个器件中招致潜在的破坏性电流电平。分布式电阻器网络可以被配置为在用于每个半导体管芯112的传输路径之间创建电阻差异，由此减轻由于杂散电感的异步开关。另外或替代地，分布式电阻器网络可以被配置为在每个半导体管芯112的第一接合焊盘114与第二接合焊盘116之间创建电阻差异，由此将第一电信号的更均匀的分配提供到每个半导体管芯112。
参考图2，其描绘了根据实施例的示例性基于半导体的分配元件124构造。分配元件124包括半导体衬底200。一般而言，半导体衬底200可以包括各种各样的半导体材料，包括诸如硅、碳、锗等的IV型半导体以及诸如碳化硅、硅锗等的化合物半导体材料。在优选实施例中，半导体衬底200包括单晶硅，例如，直拉(CZ)硅、磁场诱导直拉(MCZ)硅、浮区(FZ)硅等。半导体衬底200可以是未掺杂的，或者可以具有相对低的掺杂剂浓度(即，P或N掺杂)，大约1013掺杂剂原子/cm3至1015掺杂剂原子/cm3。
分配元件124包括形成在半导体衬底200的上表面上的电绝缘层202。电绝缘层202可以是相对厚(例如，1μm-100μm)的氧化物或氮化物层(例如，氮化硅(SiN)、二氧化硅(SiO2)或氮氧化硅(SiOxNY))或者硅酸盐玻璃材料(例如，BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)或BPSG(硼磷硅酸盐玻璃))。
分配元件124包括形成在半导体衬底200的上表面上的半导体层204。半导体层204形成为与半导体衬底200相比具有相对高的电导率。例如，半导体层204可以包括多晶半导体材料和/或高掺杂材料。例如，半导体层204可以是具有至少1017掺杂剂原子/cm3的净n型掺杂剂浓度的多晶硅层。例如，半导体层204可以通过外延沉积形成。
分配元件124包括形成在半导体衬底200的上表面上的第一金属化层206。第一金属化层206可以包括诸如铜、钨、铝等的导电金属及其合金。分配元件124的第一接合焊盘126、第二接合焊盘128、第三接合焊盘130、第四接合焊盘132和第五接合焊盘134形成在第一金属化层206中。分配元件124附加地包括形成在第一金属化层206中并且与第一接合焊盘126连接的第一细长条146。可以通过典型的处理技术(例如，选择性蚀刻)构造这些特征中的每一个。
分配元件124的第一电阻器、第二电阻器、第三电阻器和第四电阻器由半导体层204的分立区段形成，分立区段在接合焊盘中的一个接合焊盘与第一细长条146之间形成电连接。具体地，第一电阻器由半导体层204的在第二接合焊盘128与第一细长条146之间的第一区段206形成，第二电阻器由半导体层204的在第三接合焊盘130与第一细长条146之间的第二区段208形成，等等。这种布置允许通过修改半导体层204的分立区段的几何形状来容易地定制各个电阻器的电阻值。具体地，可以单独地定制第一细长条146与第二接合焊盘128、第三接合焊盘130、第四接合焊盘132和第五接合焊盘134中的每一个之间的距离，以便限定每个电阻器的长度。另外或替代地，可以单独地定制第一细长条146与第二接合焊盘128、第三接合焊盘130、第四接合焊盘132和第五接合焊盘134中的每一个之间半导体层204的厚度，以便限定每个电阻器的厚度。
参考图2描述的基于半导体的分配元件124构造表示一种简单而有效的机制，其用于提供具有不同和定制的传输特性的独立路径。由于上文描述的特征可以通过相对少数量的完善的半导体处理步骤形成，因此这表示一种用于增强半导体封装的性能的成本有效的解决方案。这个概念更广泛地可应用于除了上文描述的电阻器示例之外的各种不同分布式电路元件网络。例如，其他无源部件(例如，电感器、电容器、传输线结构等)可以通过包括金属沉积、蚀刻等的标准化半导体处理步骤来形成。
基于半导体的分配元件124可以包含在第一金属化层206和/或半导体层204上方的钝化层(未示出)，例如，聚酰亚胺(PI)、氮化硅(SiNx)等。在实施例中，基于半导体的分配元件124包括基于酰亚胺的层，例如，聚酰亚胺(PI)，其中，第一金属化层206的接合焊盘部分穿过基于酰亚胺的层突出，并且覆盖其他特征。
可以使用各种标准半导体粘合剂(例如，焊料、扩散焊料、烧结物、胶、胶带等)中的任何一种将分配元件124安装在管芯焊盘102上。基于半导体的分配元件124可以可选地包括背侧金属化210，以实现这些连接。然而，在分配元件124与管芯焊盘102之间导热和/或导电连接不是必需的，因为在很多情况下，功耗相对低并且没有垂直电流流过半导体衬底200。因此，在实施例中，基于半导体的分配元件124可以使用热绝缘和/或电绝缘的粘合剂来安装。
参考图3，其描绘了根据另一实施例的示例性基于半导体的分配元件124构造。图3的基于半导体的分配元件124是基于SOI(绝缘体上硅)的设计。为此，分配元件124包括半导体衬底300和掩埋绝缘体层302。半导体衬底300可以包括轻掺杂半导体材料，例如具有不超过1015掺杂剂原子/cm3的掺杂剂浓度的n型硅。掩埋绝缘体层302可以是半导体氧化物层，例如，具有1μm、10μm、100μm等厚度的二氧化硅(SiO2)、氮氧化硅(SiOxNY)。分配元件124包括设置在掩埋绝缘体层302下面的屏蔽区304。屏蔽区304是具有与半导体衬底相反的导电类型的掺杂半导体区。例如，屏蔽区可以是具有大于1015掺杂剂原子/cm3的掺杂剂浓度的P型区。分配元件124包括设置在掩埋绝缘体层302的顶部上的第一器件区306和第二器件区308。第一器件区306和第二器件区308可以通过绝缘材料区310(例如，氮化硅(SiN)、二氧化硅(SiO2)或氮氧化硅(SiOxNY))彼此横向地绝缘。第一器件区306和第二器件区308可以包括外延半导体材料，例如，外延硅。
图3的分配元件124可以包括根据已知技术形成在第一器件区306和第二器件区308中的有源器件，例如，晶体管、二极管等。分配元件124的基于SOI的设计有利地为形成在第一器件区306和第二器件区308中的器件提供了鲁棒性，以防分配元件124中的非常高的垂直电压梯度。这种鲁棒性在高压半导体封装(例如，上文描述的并联连接的功率晶体管构造)中特别有益，在高压半导体封装中，功率半导体器件被偏置在600V、1200V或更高的电压。因为分配元件124安装在与功率半导体器件相同的管芯焊盘102上，所以在操作期间，在分配元件124的垂直厚度上存在非常高的电压梯度。屏蔽区304与掩埋绝缘体层302组合为形成在第一器件区306和第二器件区308中的器件提供垂直电隔离。在另一实施例中，可以使用相对较厚的掩埋绝缘体层302(例如，具有大于1μm的厚度)，并且可以省略屏蔽区。
图3的基于半导体的分配元件124构造允许将栅极驱动元件并入到半导体封装中，由此与其中将这些栅极驱动元件设置在封装外部的布置相比，减少了有害的寄生效应。例如，在第一器件区306和第二器件区308中提供的有源器件可以是用于驱动每个晶体管的单独的升压器级。在另一示例中，在第一器件区306和第二器件区308中提供的有源器件可以被配置为过压保护器件，其被配置为在达到某一源极-漏极电势阈值时，主动地关断两个器件。在另一示例中，基于SOI的分配元件124可以被配置为用于半桥电路的栅极驱动器。与参考图1描述的并联连接的功率晶体管构造不同，半桥电路包括彼此串联连接的两个开关器件。在这种情况下，第一器件区306和第二器件区308可以分别容纳高侧驱动器和低侧驱动器。在上文提及的示例中的任何一个中，可以使用已知技术(例如，导线接合、集成布线层等)将并入到第一器件区306和第二器件区08中的有源半导体器件电连接到半导体封装中的其他器件。此外，与图2的分配元件124的特征类似或相同的特征可以与图3的分配元件124的特征组合在单个半导体芯片中或两个单独的芯片中。
参考图4，其描绘了根据另一实施例的示例性基于半导体的分配元件124构造。图4的分配元件124是连续的夹状结构，其可以被设计为直接与第一引线104以及每个半导体管芯112的第一接合焊盘114和第二接合焊盘116接口连接，由此消除对单独接合导线的需要。分配元件124包括基底电阻区段148和多个水平连接器150。图4的分配元件124可以与基底电阻区段148一起安装在管芯焊盘102上，下端电接触第一引线104，并且水平连接器150接触每个半导体管芯112的第一接合焊盘114和第二接合焊盘116。
图4的分配元件124被配置为提供分布式电阻器网络，其为在第一引线104与每个半导体管芯112的第一接合焊盘114和第二接合焊盘116之间的每个传输路径提供单独的电阻值。例如，图4的分配元件124可以提供具有如上文讨论的第一电阻器、第二电阻器、第三电阻器和第四电阻器的网络。通过选择基底电阻区段148的形状、厚度和材料类型可以获得单独的电阻器值。特别地，可以选择基底电阻区段148在水平方向上的宽度和/或基底电阻区段148在垂直于管芯焊盘102的方向上的厚度，以提供垂直连接部分上的预期电阻。另外或者替代地，可以通过选择基底电阻区段148与水平连接器150之间的连接点来定制单独的电阻器值。
图4的分配元件124可以包括各种各样的电阻和导电材料。此外，分配元件124可以具有均匀的成分，其中，不同区段包括不同材料。用于基底电阻区段148的示例性材料包括康铜(铜镍合金)和金属陶瓷(陶瓷金属复合材料)。用于水平连接器150的示例性材料包括导体，例如，溅射金属、金属合金、金属陶瓷、烧结电阻膏等。水平连接器150可以包括绝缘部分(例如，玻璃、陶瓷等)，其中导线迹线形成在绝缘部分的顶部上。在另一实施例中，水平连接器150可以用常规的接合导线代替。水平连接器150可以通过导线接合技术(例如，激光焊接、软焊、硬焊等)连接到半导体管芯112的各个接合焊盘。
参考图5，其描绘了根据另一实施例的引线框架组件100。图5的引线框架组件100与图1的引线框架组件基本相同，除了分配元件124具有双通道构造。在这种构造中，分配元件124被配置为分别在第二引线106与半导体管芯112的第三接合焊盘118之间分配第二电信号。因此，分配元件124可以用于提供源极-感测连接。第二引线106通过第六导电连接器154电连接到分配元件124的第六接合焊盘152。下部半导体管芯112的第三接合焊盘118通过第七导电连接器158电连接到分配元件124的第七接合焊盘156。上部半导体管芯112的第三接合焊盘118通过第八导电连接器162电连接到分配元件124的第八接合焊盘160。
图5的分配元件124可以被配置为以与上文描述的类似的方式提供用于第二电信号的独立传输路径，这些独立传输路径具有不同和定制的传输特性。在这个概念的一个示例中，分配元件124可以具有与参考图2描述的构造类似的基于半导体的构造。在这种情况下，第六接合焊盘152、第七接合焊盘156和第八接合焊盘160可以形成在第一金属化层206中。
在实施例中，分配元件124的第二通道包括分布式电阻器网络，其被配置为补偿半导体管芯112的第三接合焊盘118中的电压变化。这些电压变化可能由器件开关操作期间金属夹120中的杂散电感引起。分布式电阻器网络可以用于防止在源极-感测线中出现潜在地破坏性电流。
在另一实施例中，分配元件124被配置为提供用于第二电信号的连续的低电阻连接。在这种情况下，分配元件124被配置为第二引线106与两个半导体管芯112之间的简单电节点。这种构造可以通过将第六接合焊盘152、第七接合焊盘156和第八接合焊盘160形成为第一金属化层206中的一个连续连接区来获得。图8示出了这个概念的一个示例，其在下文进一步详细描述。
参考图6，其描绘了根据另一实施例的引线框架组件100。图6的引线框架组件100与图1的实施例的不同之处在于，仅提供了一个半导体管芯112。分配元件124被配置为在第一引线104与一个半导体管芯112的第一接合焊盘114和第二接合焊盘116之间分配第一电信号。另外，分配元件124被配置为在第二引线106与一个半导体管芯112的第三接合焊盘118之间分配第二电信号。分配元件124可以包括以与上文描述的类似的方式在第一电信号和第二电信号的传输路径中一体地形成的电路元件，以提供上文描述的栅极信号和源极感测信号传播。
参考图7，其描绘了根据另一实施例的引线框架组件100。引线框架组件100与图1的实施例的不同之处在于，仅提供一个半导体管芯112，并且分配元件124单片集成到一个半导体管芯112中。在该示例中，分配元件124可以具有并入到半导体管芯中的上文描述的基于半导体的构造(即，图2和图3的实施例)中的任何构造。例如，图7的半导体管芯可以包括连接到第一接合焊盘114和第二接合焊盘116的电阻器的内部网络，其中，这些电阻器具有定制的电阻差异，以补偿栅极信号的传播中的不均匀性。
参考图8，其描绘了根据另一实施例的引线框架组件100。图8的引线框架组件100包括安装在一个管芯焊盘102上的半导体管芯112中的四个半导体管芯112。图8的引线框架组件100具有与参考图5描述的构造类似的双通道构造。在该构造中，分配元件124被配置为在第二引线106与每个半导体管芯的第三接合焊盘118之间分配第二电信号。分配元件124包括通过接合导线直接电连接到第三接合焊盘118中的每一个的低电阻金属条153。低电阻金属条153可以形成在第一金属化层206中。低电阻金属条153直接邻接第六接合焊盘152，第六接合焊盘152进而通过接合导线直接电连接到第二引线106。因此，分配元件124被配置为通过在第二引线106与第三接合焊盘118中的每一个之间提供低电阻导电路径来分配第二电信号。
除了具有用于上述示例性实施例中的源极-感测端子连接构造的具体并联连接的功率晶体管之外，本文描述的分配元件概念可应用于各种各样的半导体封装构造。根据本文描述的概念，可以包括分配元件124的其他器件构造的示例包括以下选项。半导体管芯112可以被配置为使得第二接合焊盘116是源极焊盘。在该情况下，分配元件124可以被配置为仅提供用于第一电信号的两个独立传输路径，即，用于上部管芯112的栅极连接和用于下部管芯112的栅极连接。可以在类似地构造的三端子封装中提供分配元件124，其中，省略了源极-感测端子(即，第二引线106)。更广泛地，可以以具有各种不同引线构造(例如，通孔、表面安装、无引线等)的各种各样的分立功率封装设计来提供分配元件124。
此外，分配元件124概念可以并入到除了引线框架型封装之外的其他类型的器件中。例如，可以使用隔离金属衬底(IMS)、直接铜接合(DCB)衬底、活性金属接合(AMB)衬底或者印刷电路板(PCB)，其中，半导体管芯112安装在这些元件中的任何一个上，并且一个或多个分配元件124以本文描述的方式提供电信号的传输和重新分配。在一个具体示例中，在IMS、DCB、AMB或PCB的金属接合焊盘上提供如本文描述的一个或多个半导体管芯112和管芯焊盘102上的分配元件124的布置。
与分配元件124组合使用的半导体管芯112可以具有很多不同的器件构造。例如，半导体管芯112可以被配置为二极管、绝缘栅极双极型晶体管(IGBT)、高电子迁移率晶体管(HEMT)等。此外，半导体管芯112可以以各种各样的材料技术形成，例如，硅、碳化硅(SiC)、硅锗(SiGe)、氮化镓(GaN)、砷化镓(GaAs)等。
为了便于描述，使用诸如“下”、“下方”、“下部”、“之上”、“上部”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中描绘的那些取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区、区段等，并且也不旨在是限制性的。在整个说明书中，类似的术语指类似的元件。
如本文所用，术语“具有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或特征的存在，但不排除附加的元件或特征。冠词“一”和“所述”旨在包括复数以及单数，除非上下文另有明确指示。
考虑到上述范围的变化和应用，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其合法等效物来限制。

Claims (20)

1.一种半导体封装，包括：
管芯焊盘，所述管芯焊盘包括管芯附接表面；
第一引线，所述第一引线延伸远离所述管芯焊盘；
一个或多个半导体管芯，所述一个或多个半导体管芯安装在所述管芯附接表面上，所述一个或多个半导体管芯包括第一接合焊盘和第二接合焊盘，所述第一接合焊盘和所述第二接合焊盘均背离所述管芯附接表面；以及
分配元件，所述分配元件在所述第一引线与所述一个或多个半导体管芯的所述第一接合焊盘之间提供用于第一电信号的第一传输路径，并且在所述第一引线与所述一个或多个半导体管芯的所述第二接合焊盘之间提供用于所述第一电信号的第二传输路径，并且
其中，所述分配元件包括至少一个一体地形成的电路元件，所述至少一个一体地形成的电路元件在所述第一传输路径与所述第二传输路径之间创建传输特性的差异。
2.根据权利要求1所述的半导体封装，其中，所述分配元件包括半导体衬底、设置在所述衬底上的第一金属化层、以及均形成在所述第一金属化层中的第一接合焊盘、第二接合焊盘和第三接合焊盘，并且其中，所述半导体封装还包括：
第一导电连接器，所述第一导电连接器将第一上表面端子电连接到所述第一接合焊盘；
第二导电连接器，所述第二导电连接器将第二上表面端子电连接到所述第二接合焊盘；以及
第三导电连接器，所述第三导电连接器将所述第一引线电连接到所述第三接合焊盘。
3.根据权利要求2所述的半导体封装，其中，一个或多个一体地形成的电路元件包括将所述第一接合焊盘连接到所述第二接合焊盘的第一电阻器，以及将所述第一接合焊盘连接到所述第三接合焊盘的第二电阻器，并且其中，所述第一电阻器具有与所述第二电阻器不同的电阻。
4.根据权利要求3所述的半导体封装，其中，所述分配元件还包括形成在所述半导体衬底上的电绝缘层，以及形成在所述电绝缘层上的掺杂半导体层，其中，所述第一电阻器由连接在所述第一接合焊盘与所述第二接合焊盘之间的所述掺杂半导体层的第一区段形成，并且其中，所述第二电阻器由连接在所述第一接合焊盘与所述第三接合焊盘之间的所述掺杂半导体层的第二区段形成。
5.根据权利要求1所述的半导体封装，其中，所述半导体封装包括所述半导体管芯中的两个半导体管芯，其中，所述分配元件在所述第一引线与所述半导体管芯中的第一半导体管芯之间提供所述第一传输路径和所述第二传输路径，其中，所述分配元件在所述第一引线与第二半导体管芯的所述第一接合焊盘之间提供用于所述第一电信号的第三传输路径，并且其中，所述分配元件在所述第一引线与所述第二半导体管芯的所述第二接合焊盘之间提供用于所述第一电信号的第四传输路径。
6.根据权利要求5所述的半导体封装，其中，所述第一半导体管芯和所述第二半导体管芯均被配置为彼此并联连接的碳化硅功率晶体管。
7.根据权利要求5所述的半导体封装，其中，所述半导体封装还包括延伸远离所述管芯焊盘的第二引线，其中，所述第一半导体管芯和所述第二半导体管芯均包括背离所述管芯附接表面的第三接合焊盘，并且其中，所述分配元件被配置为在所述第二引线与所述第一半导体管芯和所述第二半导体管芯的所述第三接合焊盘之间分配第二电信号。
8.根据权利要求7所述的半导体封装，其中，所述分配元件包括半导体衬底和设置在所述衬底上的第一金属化层、形成在所述第一金属化层中的接合焊盘、以及形成在所述第一金属化层中并且连接到所述接合焊盘的低电阻金属条，其中，所述第一半导体管芯和所述第二半导体管芯的所述第三接合焊盘直接连接到所述低电阻金属条，并且其中，所述第二引线直接连接到所述分配元件的所述接合焊盘。
9.根据权利要求1所述的半导体封装，其中，所述半导体封装仅包括所述半导体管芯中的一个半导体管芯。
10.根据权利要求9所述的半导体封装，其中，所述分配元件单片集成在所述一个半导体管芯中。
11.根据权利要求1所述的半导体封装，其中，所述分配元件包括安装在所述管芯焊盘上的基底电阻区段以及连接在所述基底电阻区段与所述一个或多个半导体管芯的所述第一接合焊盘和所述第二接合焊盘之间的多个水平连接器，其中，所述基底电阻区段包括具有变化的厚度的电阻材料，并且其中，所述基底电阻区段在所述第一引线与所述第一接合焊盘和所述第二接合焊盘之间形成分布式电阻器网络。
12.一种半导体封装，包括：
管芯焊盘，所述管芯焊盘包括管芯附接表面；
第一引线，所述第一引线延伸远离所述管芯焊盘；
一个或多个半导体管芯，所述一个或多个半导体管芯安装在所述管芯附接表面上；
第一开关器件和第二开关器件，所述第一开关器件和所述第二开关器件并入到所述一个或多个半导体管芯中，所述第一开关器件和所述第二开关器件均包括背离所述管芯焊盘的控制端子；以及
分配元件，所述分配元件连接在所述第一引线与所述第一开关器件和所述第二开关器件的所述控制端子之间，并且
其中，所述分配元件被配置为将来自所述第一引线的控制信号分配到所述第一开关器件和所述第二开关器件的所述控制端子。
13.根据权利要求12所述的半导体封装，其中，所述分配元件在所述第一引线与所述第一开关器件的所述控制端子之间提供用于所述控制信号的第一传输路径，并且在所述第一引线与所述第二开关器件的所述控制端子之间提供用于所述控制信号的第二传输路径，并且其中，所述分配元件包括一个或多个一体地形成的电路元件，所述一个或多个一体地形成的电路元件在所述第一传输路径与所述第二传输路径之间创建传输特性的差异。
14.根据权利要求13所述的半导体封装，其中，所述第一开关器件和所述第二开关器件是彼此并联连接的功率晶体管。
15.根据权利要求14所述的半导体封装，其中，所述一个或多个一体地形成的电路元件被配置为补偿所述半导体封装中的杂散电感，所述杂散电感导致所述第一开关器件和所述第二开关器件的非对称开关。
16.根据权利要求15所述的半导体封装，其中，所述一个或多个一体地形成的电路元件包括连接在所述第一引线与所述第一开关器件的所述控制端子之间的第一电阻器以及连接在所述第一引线与所述第二开关器件的所述控制端子之间的第二电阻器，并且其中，所述第一电阻器具有与所述第二电阻器不同的电阻。
17.根据权利要求14所述的半导体封装，其中，所述半导体封装包括第一碳化硅半导体管芯和第二碳化硅半导体管芯，所述第一碳化硅半导体管芯包括所述第一开关器件，所述第二碳化硅半导体管芯包括所述第二开关器件。
18.根据权利要求12所述的半导体封装，其中，所述分配元件包括连接到所述第一开关器件和所述第二开关器件的所述控制端子的有源开关器件。
19.根据权利要求18所述的半导体封装，其中，所述分配元件包括半导体衬底、形成在所述半导体衬底中的掩埋绝缘体层、在所述掩埋绝缘体层下面并且均与所述半导体衬底形成p-n结的第一掺杂屏蔽区和第二掺杂屏蔽区、以及形成在所述掩埋绝缘体层之上的半导体材料的第一器件区和第二器件区。
20.根据权利要求18所述的半导体封装，其中，所述有源开关器件被配置为在所述第一开关器件和所述第二开关器件的相应输出端子两端存在过电压的情况下，关断所述第一开关器件和所述第二开关器件。
CN202110608413.8A 2020-06-04 2021-06-01 具有信号分配元件的半导体封装 Pending CN113764372A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/892,773 2020-06-04
US16/892,773 US11721616B2 (en) 2020-06-04 2020-06-04 Semiconductor package with signal distribution element

Publications (1)

Publication Number Publication Date
CN113764372A true CN113764372A (zh) 2021-12-07

Family

ID=76217661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110608413.8A Pending CN113764372A (zh) 2020-06-04 2021-06-01 具有信号分配元件的半导体封装

Country Status (3)

Country Link
US (1) US11721616B2 (zh)
EP (1) EP3926676A1 (zh)
CN (1) CN113764372A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674486B2 (en) * 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
US9305876B2 (en) * 2013-02-01 2016-04-05 Infineon Technologies Austria Ag Device including a semiconductor chip and wires
US9818677B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US10665398B1 (en) * 2019-09-23 2020-05-26 GM Global Technology Operations LLC Direct current solid-state switch

Also Published As

Publication number Publication date
US20210384111A1 (en) 2021-12-09
EP3926676A1 (en) 2021-12-22
US11721616B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US7659611B2 (en) Vertical power semiconductor component, semiconductor device and methods for the production thereof
US7605451B2 (en) RF power transistor having an encapsulated chip package
US9905500B2 (en) Semiconductor component and method of manufacture
US20060151868A1 (en) Package for gallium nitride semiconductor devices
US10424666B2 (en) Leadframe and integrated circuit connection arrangement
US10770381B2 (en) Semiconductor component and method of manufacture
US9431394B2 (en) Power semiconductor package with gate and field electrode leads
US20150380348A1 (en) Semiconductor device package with a rear side metallization of a semiconductor chip connecting an internal node
WO1999065077A9 (en) Low resistance package for semiconductor devices
US20150380353A1 (en) Method of fabricating an integrated circuit device, and an integrated circuit device therefrom
US8124983B2 (en) Power transistor
US10109614B2 (en) Silicon package for embedded electronic system having stacked semiconductor chips
US20200194359A1 (en) Power converter having a conductive clip
US8461645B2 (en) Power semiconductor device
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
US10340264B2 (en) Semiconductor device comprising a clamping structure
US11721616B2 (en) Semiconductor package with signal distribution element
EP2309538A2 (en) Package for semiconductor devices
JP6845200B2 (ja) 電力用半導体素子の負荷端子
EP3376538B1 (en) Semiconductor arrangement with controllable semiconductor elements
EP4002442A1 (en) Semiconductor device with vertical bidirectional switch
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
US20230052830A1 (en) Power circuit module
CN115223976A (zh) 具有引脚配合引线的高电压半导体封装
CN111696943A (zh) 具有带有堤状构造的管芯焊盘的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination