CN113763874A - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板，包括：衬底基板、多个第一发光元件、多个第二发光元件、多个第一像素电路和多个第二像素电路。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一发光元件和多个第一像素电路位于第一显示区。至少一个第一像素电路通过导电线与至少两个第一发光元件电连接。至少一个第一像素电路配置为分时驱动电连接的至少两个第一发光元件发光。至少一个第一像素电路在衬底基板的正投影与至少一个第一发光元件在衬底基板的正投影至少部分交叠。多个第二发光元件和多个第二像素电路位于第二显示区。至少一个第二像素电路与至少一个第二发光元件电连接。

Description

显示基板及显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。

背景技术

随着显示技术的不断发展，显示设备上通常会安装摄像头来满足拍摄需求。为了实现屏占比最大化，先后出现了刘海屏、水滴屏、屏内挖孔等技术。这些技术是通过在显示区的局部进行挖孔，在挖孔区的下方放置摄像头来减小摄像头占据周边区的面积，进而提高屏占比。然而，上述技术需要挖去部分显示区，会造成显示画面中部分区域无法显示，无法进一步提高屏占比。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示基板及显示装置。

一方面，本公开实施例提供一种显示基板，包括：衬底基板、多个第一发光元件、多个第二发光元件、多个第一像素电路和多个第二像素电路。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一发光元件和多个第一像素电路位于第一显示区。多个第一像素电路中的至少一个第一像素电路通过导电线与多个第一发光元件中的至少两个第一发光元件电连接。至少一个第一像素电路配置为分时驱动电连接的至少两个第一发光元件发光。所述至少一个第一像素电路在所述衬底基板的正投影与所述至少一个第一发光元件在所述衬底基板的正投影至少部分交叠。多个第二发光元件和多个第二像素电路位于第二显示区。多个第二像素电路中的至少一个第二像素电路与多个第二发光元件中的至少一个第二发光元件电连接。

在一些示例性实施方式中，所述第一像素电路电连接的至少两个第一发光元件沿第一方向依次排布，或者，按照第二方向依次排列，或者，按照m*n阵列排布；其中，所述第一方向与所述第二方向交叉，m和n均为整数，且m和n中至少之一大于或等于2。

在一些示例性实施方式中，所述至少两个第一发光元件包括相邻且发出相同颜色光的至少两个第一发光元件，或相邻且发出不同颜色光的至少两个第一发光元件，或相邻且至少部分发出相同颜色光的至少两个第一发光元件。

在一些示例性实施方式中，所述至少一个第一像素电路包括：第一控制电路和第二控制电路，所述第一控制电路配置为产生驱动电流，所述第二控制电路配置为分时向所述至少两个第一发光元件提供驱动电流。

在一些示例性实施方式中，所述第二控制电路包括：与所述第一控制电路电连接的至少两个发光控制电路，每个发光控制电路与至少一个第一发光元件电连接。

在一些示例性实施方式中，所述发光控制电路，包括：发光控制晶体管；所述发光控制晶体管的栅极与发光控制线电连接，所述发光控制晶体管的第一极与所述第一控制电路电连接，所述发光控制晶体管的第二极与至少一个第一发光元件电连接。

在一些示例性实施方式中，所述第一控制电路包括：第一数据写入晶体管、第一阈值补偿晶体管、第一驱动晶体管、第一复位晶体管、第一控制晶体管以及第一存储电容。所述第一驱动晶体管的栅极与第一节点电连接，所述第一驱动晶体管的第一极与第二节点电连接，所述第一驱动晶体管的第二极与第三节点电连接。所述第一复位晶体管的栅极被配置为与第一复位控制线电连接，所述第一复位晶体管的第一极被配置为与初始信号线电连接，所述第一复位晶体管的第二极与所述第一节点电连接。所述第一数据写入晶体管的栅极被配置为与第一扫描线电连接，所述第一数据写入晶体管的第一极被配置为与第一数据线电连接，所述第一数据写入晶体管的第二极与所述第二节点电连接。所述第一阈值补偿晶体管的栅极与所述第一扫描线电连接，所述第一阈值补偿晶体管的第一极与所述第一节点电连接，所述第一阈值补偿晶体管的第二极与所述第三节点电连接。所述第一控制晶体管的栅极被配置为与第一控制线电连接，所述第一控制晶体管的第一极被配置为与第一电源线电连接，所述第一控制晶体管的第二极与所述第二节点电连接。所述第一存储电容的第一电极与所述第一节点电连接，所述第一存储电容的第二电极与所述第一电源线电连接。

在一些示例性实施方式中，所述第二显示区沿第二方向位于所述第一显示区的一侧。所述衬底基板还包括：沿第一方向位于所述第一显示区相对两侧的第一周边区和第二周边区，所述第一方向与第二方向交叉。通过所述发光控制线给所述发光控制电路提供发光控制信号的发光驱动电路位于所述第一周边区或所述第二周边区。通过所述第一控制线给所述第一控制电路提供第一控制信号的发光驱动电路位于所述第一周边区和所述第二周边区。

在一些示例性实施方式中，所述导电线采用透明导电材料。

在一些示例性实施方式中，所述第一显示区和所述第二显示区的解析度相同。

在一些示例性实施方式中，所述至少一个第一像素电路包括至少两个子电路；所述第一像素电路电连接的至少一个第一发光元件在所述衬底基板的正投影覆盖所述第一像素电路的至少一个子电路在所述衬底基板的正投影。

在一些示例性实施方式中，所述至少一个第一像素电路包括四个子电路，所述第一像素电路电连接的每个第一发光元件在所述衬底基板的正投影与所述第一像素电路的一个子电路在所述衬底基板的正投影至少部分交叠。

另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。

在一些示例性实施方式中，所述显示装置还包括：感光传感器，位于所述显示基板的一侧，所述感光传感器在所述显示基板上的正投影与所述显示基板的第一显示区存在交叠。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为本公开至少一实施例的显示基板的示意图；

图2为本公开至少一实施例的显示基板的像素电路和发光元件的一种排布示意图；

图3为本公开至少一实施例的显示区域的第一发光元件和第二发光元件的示意图；

图4为本公开至少一实施例的第一像素电路的结构示意图；

图5为本公开至少一实施例的第一像素电路的等效电路图；

图6为图5提供的第一像素电路的工作时序图；

图7为本公开至少一实施例的第二像素电路的等效电路图；

图8为图7提供的第二像素电路的工作时序图；

图9为本公开至少一实施例的周边区域的示意图；

图10为本公开至少一实施例的显示基板的工作时序图；

图11为本公开至少一实施例的显示基板的剖面示意图；

图12为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图；

图13为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图；

图14为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图；

图15为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图；

图16为本公开至少一实施例的第一像素电路的另一等效电路图；

图17为本公开至少一实施例的显示基板的另一工作时序图；

图18为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图；

图19为本公开至少一实施例的显示装置的示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

本公开实施例提供一种显示基板，包括：衬底基板、多个第一发光元件、多个第二发光元件、多个第一像素电路和多个第二像素电路。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一发光元件和多个第一像素电路位于第一显示区。多个第一像素电路中的至少一个第一像素电路通过导电线与多个第一发光元件中的至少两个第一发光元件电连接。至少一个第一像素电路配置为分时驱动电连接的至少两个第一发光元件发光。至少一个第一像素电路在衬底基板的正投影与至少一个第一发光元件在衬底基板的正投影至少部分交叠。多个第二发光元件和多个第二像素电路位于第二显示区。多个第二像素电路中的至少一个第二像素电路与多个第二发光元件中的至少一个第二发光元件电连接。在一些示例中，第二像素电路与第二发光元件为一一对应关系，且一个第二像素电路在衬底基板的正投影与一个第二发光元件在衬底基板的正投影至少部分交叠。

本实施例提供的显示基板，在第一显示区内，采用第一像素电路分时驱动至少两个第一发光元件发光，可以提高第一显示区的光透过率。

在一些示例性实施方式中，至少一个第一像素电路在衬底基板的正投影与其电连接的至少一个第一发光元件在衬底基板的正投影存在交叠。例如，第一像素电路与四个第一发光元件电连接，则第一像素电路在衬底基板的正投影可以仅与其中一个第一发光元件在衬底基板的正投影存在交叠，或者，可以与四个第一发光元件在衬底基板的正投影均存在交叠。然而，本实施例对此并不限定。

在一些示例中，与第一像素电路电连接的至少两个第一发光元件在衬底基板的正投影覆盖该第一像素电路在衬底基板的正投影。例如，与第一像素电路电连接的一个第一发光元件在衬底基板的正投影覆盖该第一像素电路在衬底基板的正投影。或者，第一像素电路被分成多个子电路，所述多个子电路设置在与该第一像素电路电连接的多个第一发光元件的下方，且第一发光元件在衬底基板的正投影覆盖对应的子电路在衬底基板的正投影。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一显示区的解析度与第二显示区的解析度一致。在本示例中，解析度表示单位面积的发光元件个数。本示例性实施方式中，通过第一显示区的第一像素电路分时驱动至少两个第一发光元件，可以在提高第一显示区的光透过率的基础上，保持第一显示区和第二显示区的解析度一致，从而改善显示效果。

在一些示例性实施方式中，在一帧时长内，第一像素电路依次驱动至少两个第一发光元件发光。在一些示例中，所述至少两个第一发光元件在一帧时长内的发光时长可以相同，或者，可以不同。然而，本实施例对此并不限定。

在一些示例性实施方式中，与第一像素电路电连接的至少两个第一发光元件包括相邻且发出相同颜色光的至少两个第一发光元件，或者相邻且发出不同颜色光的至少两个第一发光元件，或者相邻且至少部分发出相同颜色光的至少两个第一发光元件。然而，本实施例对此并不限定。

在一些示例性实施方式中，与第一像素电路电连接的至少两个第一发光元件可以沿第一方向依次排布，或者，按照第二方向依次排列，或者，按照m*n阵列排布。其中，m和n均为整数，且m和n中至少之一大于或等于2。例如，与第一像素电路电连接的至少两个第一发光元件可以排布为一行或者一列。在本示例中，m*n阵列可以为m行n列的二维阵列结构。例如，与第一像素电路电连接的至少两个第一发光元件可以排布为m行和n列。比如m和n均为2，即四个第一发光元件可以按照2*2方式规则排布。然而，本实施例对此并不限定。

在一些示例性实施方式中，至少一个第一像素电路与四个第一发光元件电连接。然而，本实施例对此并不限定。例如，一个第一像素电路可以与两个第一发光元件电连接，或者可以与六个第一发光元件电连接。

在一些示例性实施方式中，至少一个第一像素电路包括：第一控制电路和第二控制电路，第一控制电路配置为产生驱动电流，第二控制电路配置为分时向所述至少两个第一发光元件提供驱动电流。

在一些示例性实施方式中，第二控制电路包括：与第一控制电路电连接的至少两个发光控制电路，所述每个发光控制电路与至少一个第一发光元件电连接。例如，至少两个发光控制电路可以与至少两个第一发光元件一一对应电连接，即一个发光控制电路与一个第一发光元件电连接。或者，一个发光控制电路可以与至少两个第一发光元件电连接。然而，本实施例对此并不限定。

在一些示例性实施方式中，发光控制电路包括：发光控制晶体管；所述发光控制晶体管的栅极与发光控制线电连接，所述发光控制晶体管的第一极与所述第一控制电路电连接，所述发光控制晶体管的第二极与至少一个第一发光元件电连接。例如，发光控制晶体管的第二极可以与相邻且发出相同颜色光的两个第一发光元件电连接。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一控制电路可以为5T1C结构。第二像素电路可以为7T1C结构。然而，本实施例对此并不限定。

在一些示例性实施方式中，第二显示区沿第二方向位于第一显示区的一侧。衬底基板还包括：沿第一方向位于第一显示区相对两侧的第一周边区和第二周边区，第一方向与第二方向交叉。通过发光控制线给发光控制电路提供发光控制信号的发光驱动电路位于第一周边区或第二周边区。通过第一控制线给第一控制电路提供第一控制信号的发光驱动电路位于第一周边区和第二周边区。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一显示区内的第一发光元件的密度和第二显示区内的第二发光元件的密度可以相同。即，第一显示区内单位面积的第一发光元件的个数与第二显示区内单位面积的第二发光元件的个数相同。在一些示例中，第一显示区内的第一发光元件和第二显示区内的第二发光元件的列数可以相同，且没有同行排布的第一发光元件和第二发光元件。在本示例中，第一显示区和第二显示区的发光元件的列数相同，可以设置较大面积的第一显示区，从而可以根据需求设置多个感光传感器。然而，本实施例对此并不限定。

下面通过一些示例对本实施例的方案进行举例说明。

图1为本公开至少一实施例的显示基板的示意图。在一些示例性实施方式中，如图1所示，显示基板包括：显示区域AA以及位于显示区域AA周围的周边区域BB。显示区域AA可以包括：第一显示区A1和第二显示区A2。第二显示区A2沿第二方向Y位于第一显示区A1的一侧。第一显示区A1沿第一方向X的长度与第二显示区A2沿第一方向X的长度可以相同。第一方向X与第二方向Y交叉，例如，第一方向X垂直于第二方向Y。然而，本实施例对此并不限定。例如，第一显示区A1沿第一方向X的长度与第二显示A2沿第一方向X的长度可以不同。

在一些示例性实施方式中，第一显示区A1还可以称为屏下摄像头(UDC，UnderDisplay Camera)区域，第二显示区A1还可以称为正常显示区。然而，本实施例对此并不限定。在一些示例中，第一显示区A1可以位于显示基板的左上角、右上角位置、或者顶部正中间位置等其他位置。

在一些示例性实施方式中，如图1所示，显示区域AA可以为矩形。第一显示区A1和第二显示区A2均可以为矩形。然而，本实施例对此并不限定。例如，第一显示区可以为其他四边形或五边形等形状。

在一些示例性实施方式中，第一显示区A1可以为透光显示区。例如，感光传感器(如，摄像头)等硬件在显示基板上的正投影可以位于显示基板的第一显示区A1内。本示例的显示基板无需打孔，在确保显示基板实用性的前提下，可以使真全面屏成为可能。感光传感器在显示基板上的正投影的尺寸可以小于第一显示区A1的尺寸。在一些示例中，设置较大面积的第一显示区A1，可以支持在第一显示区A1的下方根据需求设置多个感光传感器。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图1所示，周边区域BB可以包括：第一周边区B1、第二周边区B2、第三周边区B3和第四周边区B4。第一周边区B1和第二周边区B2沿第一方向X位于第一显示区A1的相对两侧。第三周边区B3和第四周边区B4沿第一方向X位于第二显示区A2的相对两侧。第一周边区B1和第三周边区B3连通，第二周边区B2和第四周边区B4连通。

在一些示例性实施方式中，显示基板可以包括：设置在衬底基板上的多个子像素，至少一个子像素可以包括像素电路和发光元件。像素电路配置为驱动发光元件。例如，像素电路配置为提供驱动电流以驱动发光元件发光。例如，发光元件可以为有机发光二极管(OLED)，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。发光元件在其对应的像素电路的驱动下发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。然而，本实施例对此并不限定。

在一些示例性实施方式中，子像素的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

图2为本公开至少一实施例的显示基板的像素电路和发光元件的一种排布示意图。在一些示例性实施方式中，如图2所示，显示基板可以包括：多个第一发光元件12、多个第二发光元件22、多个第一像素电路11以及多个第二像素电路21。多个第一发光元件12和多个第一像素电路11位于第一显示区A1。多个第二发光元件22和多个第二像素电路21位于第二显示区A2。至少一个第一像素电路11通过导电线13与四个第一发光元件12电连接。至少一个第一像素电路11在衬底基板的正投影与所连接的至少一个第一发光元件12在衬底基板的正投影至少部分交叠。例如，一个第一像素电路11在衬底基板的正投影与所连接的一个第一发光元件12在衬底基板的正投影存在交叠，或者，与所连接的四个第一发光元件12在衬底基板的正投影均存在交叠。图2中以第一像素电路11在衬底基板的正投影与所连接的一个第一发光元件12在衬底基板的正投影存在交叠为例进行示意。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图2所示，第二像素电路21与第二发光元件22一一对应电连接，一个第二像素电路21在衬底基板的正投影与一个第二发光元件22在衬底基板的正投影至少部分交叠。例如，多个第二像素电路21与多个第二发光元件22一一对应电连接，第二像素电路21与电连接的第二发光元件22在衬底基板上的正投影存在交叠。

在一些示例性实施方式中，如图2所示，第一显示区A1的第一像素电路11与沿第二方向Y排布的四个第一发光元件12电连接。即，沿第二方向Y依次排布的四个第一发光元件12为一组，共用一个第一像素电路11。第一像素电路11可以分时驱动四个第一发光元件12发光。在一些示例中，四个第一发光元件12配置为发出不同颜色的光。然而，本实施例对此并不限定。例如，四个第一发光元件中至少两个第一发光元件可以发出相同颜色的光。

在一些示例性实施方式中，如图2所示，导电线13位于第一显示区A1内，配置为连接第一像素电路11和第一发光元件12。在一些示例中，导电线13可以采用透明导电材料制作。例如，导电线13可以采用导电氧化物材料制作。比如，导电氧化物材料可以包括氧化铟锡(ITO)。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一显示区A1的解析度与第二显示区A2的解析度一致。即第一显示区A1的第一发光元件12的密度与第二显示区A2的第二发光元件22的密度可以大致相同。在一些示例中，第一显示区A1的面积可以小于第二显示区A2的面积，且第一显示区A1所包括的第一发光元件12的数量可以小于第二显示区A2所包括的第二发光元件22的数量，第一显示区A1的单位面积的第一发光元件12的个数与第二显示区A2的单位面积的第二发光元件22的个数可以大致相同。在本示例中，显示区域不存在发光元件密度不同的两个分区。如此一来，在显示画面时，显示区域不存在明暗分界线，显示效果较佳。在本示例中，在第一显示区A1采用一个第一像素电路11分时驱动四个第一发光元件12的设计，可以提高第一显示区A1的透过率，并保持整个显示区域的解析度一致。

在一些示例性实施方式中，显示区域AA排布有多个像素单元。至少一个像素单元可以包括：两个绿色(G)发光元件、一个红色(R)发光元件和一个蓝色(B)发光元件。两个绿色发光元件在第二方向Y上依次排布，红色发光元件和蓝色发光元件在第一方向X上依次排布。本示例的发光元件可以采用GGRB的排布方式。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括其他颜色以及其他数量的发光元件。例如，一个像素单元可以包括三个发光元件(例如，一个红色发光元件、一个绿色发光元件和一个蓝色发光元件)，三个发光元件可以采用水平并列、竖直并列或品字方式排列。例如，一个像素单元可以包括四个发光元件(例如，一个红色发光元件、一个绿色发光元件、一个蓝色发光元件以及一个白色发光元件)，四个发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并限定。

图3为本公开至少一实施例的显示区域的第一发光元件和第二发光元件的示意图。在一些示例性实施方式中，如图3所示，第一显示区A1的多个第一发光元件11可以包括：多个绿色第一发光元件111和114、多个红色第一发光元件112、以及多个蓝色第一发光元件113。第一显示区A1的至少一个像素单元可以包括：一个蓝色第一发光元件113、两个绿色第一发光元件111和114、以及一个红色第一发光元件112。绿色第一发光元件111和114在第二方向Y上依次排布，红色第一发光元件112和蓝色第一发光元件113在第一方向X上依次排布。相邻行的同色发光元件在第一方向X上存在错位。

在一些示例性实施方式中，如图3所示，第二显示区A2的多个第二发光元件22可以包括：多个绿色第二发光元件211和214、多个红色第二发光元件212、以及多个蓝色第二发光元件213。第二显示区A2的至少一个像素单元可以包括：一个蓝色第二发光元件213、两个绿色第二发光元件211和214、以及一个红色第二发光元件212。绿色第二发光元件211和214在第二方向Y上依次排布，红色第二发光元件212和蓝色第二发光元件213在第一方向X上依次排布。

在一些示例性实施方式中，显示区域AA的至少一个发光元件可以包括：阳极、阴极以及设置在阳极和阴极之间的有机发光层。如图3所示，第一显示区A1的第一发光元件的阳极面积小于第二显示区A2的发出相同颜色光的第二发光元件的阳极面积。例如，绿色第一发光元件111和114的阳极面积大致相同，绿色第二发光元件211和214的阳极面积大致相同，且绿色第一发光元件111的阳极面积小于绿色第二发光元件211的阳极面积。蓝色第一发光元件113的阳极面积小于蓝色第二发光元件213的阳极面积。红色第一发光元件112的阳极面积小于红色第二发光元件212的阳极面积。在第一显示区A1和第二显示区A2的交界处，第二显示区A2的绿色第二发光元件211的形状可以与第一显示区A1的绿色第一发光元件111的形状一致。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一显示区A1的第一发光元件的阳极面积与第二显示区A2内的发出相同颜色光的第二发光元件的阳极面积之比可以大于或等于30％且小于或等于80％，例如，两者的阳极面积之比可以大于或等于40％，且小于或等于70％。例如，第一发光元件的阳极面积与发出相同颜色光的第二发光元件的阳极面积之比可以约等于40％。如此一来，可以提高第一显示区A1的光透过率。

在一些示例性实施方式中，如图3所示，第二显示区A2的绿色第二发光元件211和214的阳极在衬底基板上的正投影可以为五边形，红色第二发光元件212和蓝色第二发光元件213的阳极在衬底基板上的正投影可以为六边形。如图3所示，第一显示区A1的绿色第一发光元件111和114的阳极在衬底基板上的正投影可以为圆形，红色第一发光元件112和蓝色第一发光元件113的阳极在衬底基板上的正投影可以为椭圆形。例如，上述椭圆形可以为一个方形和两个半圆形的组合形状，其中两个半圆形连接在方形的相对两端。在本示例中，通过对第一显示区A1的第一发光元件的阳极进行角部平滑设计，可以有利于降低显示基板的第一显示区A1下方的摄像头在拍摄时的衍射，从而提高拍摄效果。

图4为本公开至少一实施例的第一像素电路的结构示意图。在一些示例性实施方式中，如图4所示，第一像素电路可以包括：第一控制电路101和第二控制电路102。第一控制电路101和第二控制电路102电连接。第一控制电路101配置为产生驱动电流，第二控制电路102配置为分时向多个第一发光元件(例如，四个第一发光元件)提供驱动电流，以分时驱动多个第一发光元件发光。

在一些示例性实施方式中，第二控制电路102可以包括多个发光控制电路。如图4所示，第二控制电路102可以包括第一发光控制电路102a、第二发光控制电路102b、第三发光控制电路102c以及第四发光控制电路102d。四个发光控制电路与四个第一发光元件一一对应电连接。

图5为本公开至少一实施例的第一像素电路的等效电路图。图6为图5提供的第一像素电路的工作时序图。

在一些示例性实施方式中，如图5所示，第一控制电路101可以包括：第一复位晶体管M1、第一阈值补偿晶体管M2、第一驱动晶体管M3、第一数据写入晶体管M4、第一控制晶体管M5以及第一存储电容C1。第一复位晶体管M1的栅极与第一复位控制线RST1电连接，第一复位晶体管M1的第一极与初始信号线INIT电连接，第一复位晶体管M1的第二极与第一节点N1电连接。第一阈值补偿晶体管M2的栅极与第一扫描线GL1电连接，第一阈值补偿晶体管M2的第一极与第一节点N1电连接，第一阈值补偿晶体管M2的第二极与第三节点N3电连接。第一驱动晶体管M3的栅极与第一节点N1电连接，第一驱动晶体管M3的第一极与第二节点N2电连接，第一驱动晶体管M3的第二极与第三节点N3电连接。第一数据写入晶体管M4的栅极与第一扫描线GL1电连接，第一数据写入晶体管M4的第一极与第一数据线DL1电连接，第一数据写入晶体管M4的第二极与第二节点N2电连接。第一控制晶体管M5的栅极与第一控制线EML0电连接，第一控制晶体管M5的第一极与第一电源线PL1电连接，第一控制晶体管M5的第二极与第二节点N2电连接。第一存储电容C1的第一电极与第一节点N1电连接，第一存储电容C1的第二电极与第一电源线PL1电连接。

如图5所示，第一发光控制电路102a包括：第一发光控制晶体管M6。第一发光控制晶体管M6的栅极与第一发光控制线EML1电连接，第一发光控制晶体管M6的第一极与第三节点N3电连接，第一发光控制晶体管M6的第二极与第一发光元件EL1a的阳极电连接。

如图5所示，第二发光控制电路102b包括：第二发光控制晶体管M7。第二发光控制晶体管M7的栅极与第二发光控制线EML2电连接，第二发光控制晶体管M7的第一极与第三节点N3电连接，第二发光控制晶体管M7的第二极与第一发光元件EL1b的阳极电连接。

如图5所示，第三发光控制电路102c包括：第三发光控制晶体管M8。第三发光控制晶体管M8的栅极与第三发光控制线EML3电连接，第三发光控制晶体管M8的第一极与第三节点N3电连接，第三发光控制晶体管M8的第二极与第一发光元件EL1c的阳极电连接。

如图5所示，第四发光控制电路102d包括：第四发光控制晶体管M9。第四发光控制晶体管M9的栅极与第四发光控制线EML4电连接，第四发光控制晶体管M9的第一极与第三节点N3电连接，第四发光控制晶体管M9的第二极与第一发光元件EL1d的阳极电连接。第一发光元件EL1a至EL1d的阴极均与第二电源线PL2电连接。

在本示例中，第一节点N1为第一存储电容C1、第一复位晶体管M1、第一阈值补偿晶体管M2和第一驱动晶体管M3的连接点。第二节点N2为第一驱动晶体管M3、第一数据写入晶体管M4和第一控制晶体管M5的连接点。第三节点N3为第一阈值补偿晶体管M2、第一驱动晶体管M3、第一发光控制晶体管M6、第二发光控制晶体管M7、第三发光控制晶体管M8和第四发光控制晶体管M9的连接点。

在一些示例性实施方式中，如图5所示，显示基板包括：第一扫描线GL1、第一数据线DL1、第一电源线PL1、第二电源线PL2、初始信号线INIT、第一复位控制线RST1、第一控制线EML0、第一发光控制线EML1、第二发光控制线EML2、第三发光控制线EML3、以及第四发光控制线EML4。在一些示例中，第一电源线PL1配置为向像素电路提供恒定的第一电压信号VDD，第二电源线PL2配置为向像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。在一些示例中，初始信号线INIT配置为提供初始信号Vinit。例如，初始信号Vinit可以为恒压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此。

第一扫描线GL1配置为向第一像素电路的第一控制电路101提供第一扫描信号G1。第一数据线DL1配置为向第一像素电路的第一控制电路101提供第一数据信号DATA1。第一复位控制线RST1配置为向第一像素电路的第一控制电路101提供第一复位控制信号RESET1。在一些示例中，第n行第一像素电路中，第一复位控制线RST1与第n-1行第一像素电路的第一扫描线GL1电连接，以被输入第一扫描信号G1(n-1)。

第一控制线EML0配置为向第一像素电路的第一控制电路101提供第一控制信号EM0。第一发光控制线EML1配置为向第一像素电路的第一发光控制电路102a提供第一发光控制信号EM1。第二发光控制线EML2配置为向第一像素电路的第二发光控制电路102b提供第二发光控制信号EM2。第三发光控制线EML3配置为向第一像素电路的第三发光控制电路102c提供第三发光控制信号EM3。第四发光控制线EML4配置为向第一像素电路的第四发光控制电路102d提供第四发光控制信号EM4。

下面参照图6对图5示意的第一像素电路的工作过程进行说明。以图5所示的第一像素电路包括的多个晶体管为P型晶体管为例进行说明。

在一些示例性实施方式中，如图6所示，在一帧时长内，第一像素电路的工作过程包括以下四个阶段：第一阶段S1、第二阶段S2、第三阶段S3和第四阶段S4。在第一阶段S1，第一像素电路配置为产生第一驱动电流，并将第一驱动电流提供给第一发光元件EL1a，以驱动第一发光元件EL1a发光。在第一阶段S1，第一发光元件EL1b、EL1c和EL1d均不发光。在第二阶段S2，第一像素电路配置为产生第二驱动电流，并将第二驱动电流提供给第一发光元件EL1b，以驱动第一发光元件EL1b发光。在第二阶段S2，第一发光元件EL1a、EL1c和EL1d均不发光。在第三阶段S3，第一像素电路配置为产生第三驱动电流，并将第三驱动电流提供给第一发光元件EL1c，以驱动第一发光元件EL1c发光。在第三阶段S3，第一发光元件EL1a、EL1b和EL1d均不发光。在第四阶段S4，第一像素电路配置为产生第四驱动电流，并将第四驱动电流提供给第一发光元件EL1d，以驱动第一发光元件EL1d发光。在第四阶段S4，第一发光元件EL1a、EL1b和EL1c均不发光。

下面以第一阶段S1为例进行说明。第二阶段S2、第三阶段S3和第四阶段S4的工作过程可以参照第一阶段S1的说明。

在第一阶段S1，第二发光控制线EML2、第三发光控制线EML3和第四发光控制线EML4均提供高电平信号，第二发光控制晶体管M7、第三发光控制晶体管M8和第四发光控制晶体管M9均断开。第一发光元件EL1b、EL1c和EL1d均不发光。

第一阶段S1包括：第一子阶段S11、第二子阶段S12和第三子阶段S13。

在第一子阶段S11，第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使得第一复位晶体管M1导通，初始信号线INIT提供的初始信号Vinit被提供至第一节点N1，对第一节点N1进行初始化，清除第一存储电容C1中原有数据电压。第一扫描线GL1提供的第一扫描信号G1为高电平信号，第一控制线EML0提供的第一控制信号EM0、第一发光控制线EML1提供的第一发光控制信号EM1为高电平信号，使第一数据写入晶体管M4、第一阈值补偿晶体管M2、第一控制晶体管M5、第一发光控制晶体管M6断开。此阶段第一发光元件EL1a不发光。

在第二子阶段S12，第一扫描线GL1提供的第一扫描信号G1为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1、第一控制线EML0提供的第一控制信号EM0以及第一发光控制线EML1提供的第一发光控制信号EM1均为高电平信号，第一数据线DL1输出第一数据信号DATA1。此阶段由于第一存储电容C1的第一电极为低电平，因此，第一驱动晶体管M3导通。第一扫描信号G1为低电平信号，使第一阈值补偿晶体管M2和第一数据写入晶体管M4导通。第一阈值补偿晶体管M2和第一数据写入晶体管M4导通，使得第一数据线DL1输出的第一数据电压Vdata1经过第二节点N2、导通的第一驱动晶体管M3、第三节点N3、导通的第一阈值补偿晶体管M2提供至第一节点N1，并将第一数据线DL1输出的第一数据电压Vdata1与第一驱动晶体管M3的阈值电压之差充入第一存储电容C1。第一控制线EML0提供的第一控制信号EM0为高电平信号，第一控制晶体管M5断开；第一发光控制线EML1提供的第一发光控制信号EM1为高电平信号，第一发光控制晶体管M6断开。

在第三子阶段S13，第一控制线EML0提供的第一控制信号EM0为低电平信号，第一发光控制线EML1提供的第一发光控制信号EM1为低电平信号，第一扫描线GL1提供的第一扫描信号G1和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。第一控制晶体管M5和第一发光控制晶体管M6导通，第一电源线PL1输出的第一电压信号VDD通过导通的第一控制晶体管M5、第一驱动晶体管M3和第一发光控制晶体管M6向第一发光元件EL1a的阳极提供驱动电压，驱动第一发光元件EL1a发光。

在第一像素电路的驱动过程中，流过第一驱动晶体管M3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata1-|Vth|＝Vdata1+Vth(对于P型LTPS晶体管，Vth为负数)，因而第一驱动晶体管M3的驱动电流为：

I＝K×(Vgs-Vth)²＝K×[(Vdata1+Vth-VDD)-Vth]²＝K×[(Vdata1-VDD)]²。

其中，I为流过第一驱动晶体管M3的驱动电流，也就是驱动第一发光元件EL1a的第一驱动电流，K为常数，Vgs为第一驱动晶体管M3的栅极和第一极之间的电压差，Vth为第一驱动晶体管M3的阈值电压，Vdata1为第一数据线DL1输出的第一数据电压，VDD为第一电源线PL1输出的第一电压信号。

由上式中可以看到流经第一发光元件EL1a的电流与第一驱动晶体管M3的阈值电压无关。因此，本实施例的第一像素电路可以较好地补偿第一驱动晶体管M3的阈值电压。

在一些示例性实施方式中，如图6所示，在一帧时长内，第一发光元件EL1a的发光时长取决于第一控制线EML0提供的第一控制信号EM0和第一发光控制线EML1提供的第一发光控制信号EM1的低电位信号的持续时长；第一发光元件EL1b的发光时长取决于第一控制线EML0提供的第一控制信号EM0和第二发光控制线EML2提供的第二发光控制信号EM2的低电位信号的持续时长；第一发光元件EL1c的发光时长取决于第一控制线EML0提供的第一控制信号EM0和第三发光控制线EML3提供的第三发光控制信号EM3的低电位信号的持续时长；第一发光元件EL1d的发光时长取决于第一控制线EML0提供的第一控制信号EML0和第四发光控制线EML4提供的第四发光控制信号EM4的低电位信号的持续时长。在一些示例中，第一发光元件EL1a至EL1d在一帧时长内的发光时长可以大致相同。然而，本实施例对此并不限定。例如，第一发光元件EL1a至EL1d在一帧时长内的发光时长可以各不相同，或者部分相同。在一些示例中，可以根据第一发光元件的出光颜色来调整发光时长。例如，红色发光元件、蓝色发光元件和绿色发光元件的发光时长可以均不同。

在一些示例性实施方式中，第二显示区的第二像素电路可以包括多个晶体管和至少一个电容，例如，第二像素电路可以为3T1C(3个晶体管和1个电容)结构、7T1C(7个晶体管和1个电容)结构或者5T1C(5个晶体管和1个电容)结构。然而，本实施例对此并不限定。

图7为本公开至少一实施例的第二像素电路的等效电路图。图8为图7提供的第二像素电路的工作时序图。在本示例中，第二像素电路可以为7T1C结构。

在一些示例性实施方式中，如图7所示，第二像素电路包括六个开关晶体管(M11、M12、M14至M17)、一个第二驱动晶体管M13和一个第二存储电容C2。六个开关晶体管分别为第二数据写入晶体管M14、第二阈值补偿晶体管M12、第五发光控制晶体管M15、第六发光控制晶体管M16、第二复位晶体管M11、以及第三复位晶体管M17。第二发光元件EL2包括阳极、阴极和设置在阳极和阴极之间的有机发光层。

在一些示例性实施方式中，如图7所示，显示基板还包括：第二扫描线GL2、第二数据线DL2、第五发光控制线EML5、第二复位控制线RST2和第三复位控制线RST3。第二扫描线GL2配置为向第二像素电路提供第二扫描信号G2。第二数据线DL2配置为向第二像素电路提供第二数据信号DATA2。第五发光控制线EML5配置为向第二像素电路提供第五发光控制信号EM5。第二复位控制线RST2配置为向第二像素电路提供第二复位控制信号RESET2，第三复位控制线RST3配置为向第二像素电路提供第三复位控制信号RESET3。在一些示例中，在第n行第二像素电路中，第二复位控制线RST2可以与第n-1行第二像素电路的第二扫描线GL2电连接，以被输入第二扫描信号G2(n-1)，即第二复位控制信号RESET2(n)与第二扫描信号G2(n-1)相同。第三复位控制线RST3可以与第n行第二像素电路的第二扫描线GL2电连接，以被输入第二扫描信号G2(n)，即第三复位控制信号RESET3(n)与第二扫描信号G2(n)相同。在一些示例中，第n行第二像素电路所电连接的第三复位控制线RST3与第n+1行第二像素电路所电连接的第二复位控制线RST2可以为一体结构。如此，可以减少显示基板的信号线，实现显示基板的窄边框。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图7所示，第二驱动晶体管M13与第二发光元件EL2电连接，并在第二扫描信号G2、第二数据信号DATA2、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动第二发光元件EL2发光。第二数据写入晶体管M14的栅极与第二扫描线GL2电连接，第二数据写入晶体管M14的第一极与第二数据线DL2电连接，第二数据写入晶体管M14的第二极与第二驱动晶体管M13的第一极电连接。第二阈值补偿晶体管M12的栅极与第二扫描线GL2电连接，第二阈值补偿晶体管M12的第一极与第二驱动晶体管M13的栅极电连接，第二阈值补偿晶体管M12的第二极与第二驱动晶体管M13的第二极电连接。第五发光控制晶体管M15的栅极与第五发光控制线EML5电连接，第五发光控制晶体管M15的第一极与第一电源线PL1电连接，第五发光控制晶体管M15的第二极与第二驱动晶体管M13的第一极电连接。第六发光控制晶体管M16的栅极与第五发光控制线EML5电连接，第六发光控制晶体管M16的第一极与第二驱动晶体管M13的第二极电连接，第六发光控制晶体管M16的第二极与第二发光元件EL2的阳极电连接。第二复位晶体管M11与第二驱动晶体管M13的栅极电连接，并配置为对第二驱动晶体管M13的栅极进行复位，第三复位晶体管M17与第二发光元件EL2的阳极电连接，并配置为对第二发光元件EL2的阳极进行复位。第二复位晶体管M11的栅极与第二复位控制线RST2电连接，第二复位晶体管M11的第一极与初始信号线INIT电连接，第二复位晶体管M11的第二极与第二驱动晶体管M13的栅极电连接。第三复位晶体管M17的栅极与第三复位控制线RST3电连接，第三复位晶体管M17的第一极与初始信号线INIT电连接，第三复位晶体管M17的第二极与第二发光元件EL2的阳极电连接。第二存储电容C2的第一电极与第二驱动晶体管M13的栅极电连接，第二存储电容C2的第二电极与第一电源线PL1电连接。

在本示例中，第四节点N4为第二存储电容C2、第二复位晶体管M11、第二驱动晶体管M13和第二阈值补偿晶体管M12的连接点，第五节点N5为第五发光控制晶体管M15、第二数据写入晶体管M14和第二驱动晶体管M13的连接点，第六节点N6为第二驱动晶体管M13、第二阈值补偿晶体管M12和第六发光控制晶体管M16的连接点，第七节点N7为第六发光控制晶体管M16、第三复位晶体管M17和第二发光元件EL2的连接点。

下面参照图8对图7示意的第二像素电路的工作过程进行说明。以图7所示的第二像素电路包括的多个晶体管均为P型晶体管为例进行说明。

在一些示例性实施方式中，如图8所示，在一帧时长内，第二像素电路的工作过程包括：复位阶段S51、数据写入阶段S52和发光阶段S53。

在复位阶段S51，第二复位控制线RST2提供的第二复位控制信号RESET2为低电平信号，使第二复位晶体管M11导通，初始信号线INIT提供的初始信号Vinit被提供至第四节点N4，对第四节点N4进行初始化，清除第二存储电容C2中原有数据电压。第二扫描线GL2提供的第二扫描信号G2为高电平信号，第五发光控制线EML5提供的第五发光控制信号EM5为高电平信号，使第二数据写入晶体管M14、第二阈值补偿晶体管M12、第五发光控制晶体管M15、第六发光控制晶体管M16以及第三复位晶体管M17断开。此阶段第二发光元件EL2不发光。

数据写入阶段S52还可以称为阈值补偿阶段。在数据写入阶段S52，第二扫描线GL2提供的第二扫描信号G2为低电平信号，第二复位控制线RST2提供的第二复位控制信号RESET2和第五发光控制线EML5提供的第五发光控制信号EM5均为高电平信号，第二数据线DL2输出第二数据信号DATA2。此阶段由于第二存储电容C2的第一电极为低电平，因此，第二驱动晶体管M13导通。第二扫描信号G2为低电平信号，使第二阈值补偿晶体管M12、第二数据写入晶体管M14和第三复位晶体管M17导通。第二阈值补偿晶体管M12和第二数据写入晶体管M14导通，使得第二数据线DL2输出的第二数据电压Vdata2经过第五节点N5、导通的第二驱动晶体管M13、第六节点N6、导通的第二阈值补偿晶体管M12提供至第四节点N4，并将第二数据线DL2输出的第二数据电压Vdata2与第二驱动晶体管M13的阈值电压之差充入第二存储电容C2。第三复位晶体管M17导通，使得初始信号线INIT提供的初始信号Vinit提供至第二发光元件EL2的阳极，对第二发光元件EL2的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保第二发光元件EL2不发光。第二复位控制线RST2提供的第二复位控制信号RESET2为高电平信号，使第二复位晶体管M11断开。第五发光控制线EML5提供的第五发光控制信号EM5为高电平信号，使第五发光控制晶体管M15和第六发光控制晶体管M16断开。

在发光阶段S53，第五发光控制线EML5提供的第五发光控制信号EM5为低电平信号，第二扫描线GL2提供的第二扫描信号G2和第二复位控制线RST2提供的第二复位控制信号RESET2为高电平信号。第五发光控制线EML5提供的第五发光控制信号EM5为低电平信号，使第五发光控制晶体管M15和第六发光控制晶体管M16导通，第一电源线PL1输出的第一电压信号VDD通过导通的第五发光控制晶体管M15、第二驱动晶体管M13和第六发光控制晶体管M16向第二发光元件EL2的阳极提供驱动电压，驱动第二发光元件EL2发光。

在第二像素电路的驱动过程中，流过第二驱动晶体管M13的驱动电流由其栅极和第一极之间的电压差决定。由于第四节点N4的电压为Vdata2-|Vth|＝Vdata2+Vth(对于P型LTPS晶体管，Vth为负数)，因而第二驱动晶体管M13的驱动电流为：

I＝K×(Vgs-Vth)²＝K×[(Vdata2+Vth-VDD)-Vth]²＝K×[(Vdata2-VDD)]²。

其中，I为流过第二驱动晶体管M13的驱动电流，也就是驱动第二发光元件EL2的驱动电流，K为常数，Vgs为第二驱动晶体管M13的栅极和第一极之间的电压差，Vth为第二驱动晶体管M13的阈值电压，Vdata2为第二数据线DL2输出的第二数据电压，VDD为第一电源线PL1输出的第一电压信号。

由上式中可以看到流经第二发光元件EL2的电流与第二驱动晶体管M13的阈值电压无关。因此，本实施例的第二像素电路可以较好地补偿第二驱动晶体管M13的阈值电压。

在一些示例性实施方式中，第一像素电路的多个晶体管和第二像素电路的多个晶体管可以为P型晶体管，或者可以是N型晶体管。第一像素电路和第二像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些实现方式中，第一像素电路和第二像素电路可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，第一像素电路和第二像素电路可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，显示基板的周边区域设置有栅驱动电路。栅驱动电路包括：多个扫描驱动电路和多个发光驱动电路。扫描驱动电路可以从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描线的扫描信号。扫描驱动电路可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动电路可以通过从时序控制器接收时钟信号、发光起始信号等来产生将提供到发光控制线的发光控制信号。发光驱动电路可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发光控制信号传输到下一级电路的方式产生发光控制信号。

图9为本公开至少一实施例的周边区域的示意图。在一些示例性实施方式中，如图9所示，周边区域的栅驱动电路可以包括：第一扫描驱动电路41、第二扫描驱动电路42、第一发光驱动电路31、第二发光驱动电路32、第三发光驱动电路33、第四发光驱动电路35、第五发光驱动电路35以及第六发光驱动电路30。第一扫描驱动电路41配置为通过第一扫描线GL1给第一显示区A1的第一像素电路提供第一扫描信号G1。第二扫描驱动电路42配置为通过第二扫描线G2给第二显示区A2的第二像素电路提供第二扫描信号G2。

第一发光驱动电路31配置为通过第一发光控制线给第一显示区A1的第一像素电路提供第一发光控制信号EM1。第二发光驱动电路32配置为通过第二发光控制线给第一显示区A1的第一像素电路提供第二发光控制信号EM2。第三发光驱动电路33配置为通过第三发光控制线给第一显示区A1的第一像素电路提供第三发光控制信号EM3。第四发光驱动电路34配置为通过第四发光控制线给第一显示区A1的第一像素电路提供第四发光控制信号EM4。第五发光驱动电路35配置为通过第五发光控制线给第二显示区A2的第二像素电路提供第五发光控制信号EM5。第六发光驱动电路30配置为通过第一控制线给第一显示区的第一像素电路提供第一控制信号EM0。

在一些示例性实施方式中，如图1和图9所示，第一扫描驱动电路41和第六发光驱动电路30均位于第一显示区A1相对两侧第一周边区B1和第二周边区B2。第二发光驱动电路32和第四发光驱动电路34仅位于第一周边区B1，第一发光驱动电路31和第三发光驱动电路33仅位于第二周边区B2。第二扫描驱动电路42和第五发光驱动电路35均位于第二显示区A2相对两侧的第三周边区B3和第四周边区B4。

在本示例中，第一扫描信号G1、第二扫描信号G2、第一控制信号EM0以及第五发光控制信号EM5采用双边驱动提供，第一发光控制信号EM1、第二发光控制信号EM2、第三发光控制信号EM3以及第四发光控制信号EM4采用单边驱动提供。在一些示例中，第一发光控制信号EM1和第三发光控制信号EM3配置为控制第一显示区内的奇数行的第一发光元件发光，第二发光控制信号EM2和第四发光控制信号EM4配置为控制第一显示内的偶数行的第一发光元件发光。然而，本实施例对此并不限定。例如，第一发光控制信号EM1和第三发光控制信号EM3配置为控制偶数行的第一发光元件发光，第二发光控制信号EM2和第四发光控制信号EM4配置为控制奇数行的第一发光元件发光。

图10为本公开至少一实施例的显示基板的工作时序图。在一些示例性实施方式中，以显示基板包括1920行发光元件为例进行说明。第一显示区A1设置有1920-t行发光元件，第二显示区A2设置有t行发光元件，t为整数。例如，第二显示区A2设置有t行第二发光元件，第一显示区A1设置有1920-t行第一发光元件。

如图10所示，在一帧时长S0内，第二显示区的第二像素电路每行驱动一次，每次输入第二数据信号DATA2，并驱动第二发光元件；在第一显示区的第一像素电路每行驱动四次，每次均输入第一数据信号DATA1，并由四个独立的发光控制晶体管控制第一发光元件发光。第一显示区的驱动频率为第二显示区的驱动频率的四倍。在本示例中，第一显示区的第一像素电路驱动的四个第一发光元件的发光时长可以相同，或者可以不同。然而，本实施例对此并不限定。

图11为本公开至少一实施例的显示基板的剖面示意图。在一些示例性实施方式中，如图11所示，在垂直于显示基板的平面内，显示基板包括：衬底基板50、设置在衬底基板50上的显示结构层、位于显示结构层远离衬底基板50一侧的封装层63、位于封装层63远离衬底基板50一侧的触控结构层64和彩色滤光层65。然而，本实施例对此并不限定。

在一些示例性实施方式中，衬底基板50可以是柔性基底或者是刚性基底。例如，衬底基板50可以包括：叠设的第一柔性材料层、第一无机材料层、第二柔性材料层和第二无机材料层。第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板的抗水氧能力。第一无机材料层和第二无机材料层也称之为阻挡(Barrier)层。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，显示结构层包括：设置在衬底基板50上的驱动结构层61、导电连接层56、以及位于驱动结构层61远离衬底基板50一侧的发光结构层62。驱动结构层61包括第一像素电路和第二像素电路。至少一个像素电路包括多个晶体管和至少一个存储电容。图11中以第一晶体管501、第二晶体管502和第一电容503为例进行说明。

在一些示例性实施方式中，如图11所示，驱动结构层61包括：依次设置在衬底基板50上的半导体层、第一栅金属层、第二栅金属层和源漏金属层。半导体层和衬底基板50之间设置有第一绝缘层51，半导体层和第一栅金属层之间设置有第二绝缘层52、第一栅金属层和第二栅金属层之间设置有第三绝缘层53、第二栅金属层和源漏金属层之间设置有第四绝缘层54，源漏金属层和导电连接层56之间设置有第五绝缘层55。半导体层至少包括第一晶体管501和第二晶体管502的有源层，第一栅金属层至少包括第一晶体管501的栅极、第二晶体管502的栅极和第一电容503的第一电极，第二栅金属层至少包括第一电容503的第二电极，源漏金属层至少包括第一晶体管501的第一极和第二极、第二晶体管502的第一极和第二极。导电连接层56包括连接线。在一些示例中，第一绝缘层51至第四绝缘层54可以为无机绝缘层，第五绝缘层55可以为有机绝缘层。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，发光结构层62包括多个发光元件。发光结构层62可以包括：像素定义层624、第一电极层、第二电极层以及设置在第一电极层和第二电极层之间的有机发光层(例如，有机发光层622)。第一电极层位于第二电极层靠近衬底基板50的一侧。第一电极层包括多个第一电极(例如，第一电极622)，第二电极层包括第二电极623。例如，第一电极可以为反射阳极，第二电极可以为透明阴极或者半透半反阴极。在一些示例中，在第二电极层远离衬底基板50一侧还设置有隔垫柱625。如图11所示，以一个第一发光元件为例进行说明。第一发光元件的第一电极621通过第六绝缘层57上开设的过孔与导电连接层56电连接，并通过导电连接层56的连接线与对应的第一像素电路电连接。像素定义层624具有多个像素定义层开口。每个像素定义层开口暴露出对应的第一电极621的至少一部分，有机发光层622设置在第一电极621远离衬底基板50的一侧，并通过像素定义层开口与第一电极621接触，第二电极623设置在有机发光层622远离衬底基板50的一侧，并与有机发光层622接触。像素定义层开口内的有机发光层622在第一电极621和第二电极623的驱动下射出第一颜色光。第六绝缘层57和像素定义层624可以为有机材料层。然而，本实施例对此并不限定。

在一些示例性实施方式中，有机发光层可以包括叠设的空穴注入层(HIL，HoleInjection Layer)、空穴传输层(HTL，Hole Transport Layer)、电子阻挡层(EBL，ElectronBlock Layer)、发光层(EML，Emitting Layer)、空穴阻挡层(HBL，Hole Block Layer)、电子传输层(ETL，Electron Transport Layer)和电子注入层(EIL，Electron InjectionLayer)。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，封装层63可以包括叠设的第一封装层、第二封装层和第三封装层。第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光元件。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，触控结构层64可以包括触控走线641和保护层642。保护层642位于触控走线641远离衬底基板50的一侧。触控走线641可以为金属网格结构。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，彩色滤光层65可以包括：黑矩阵653和多个彩色滤光单元651。黑矩阵653可以位于相邻彩色滤光单元651之间。多个彩色滤光单元651可以包括：红色滤光单元、蓝色滤光单元和绿色滤光单元。一个彩色滤光单元651在衬底基板的正投影可以包含一个发光元件在衬底基板的正投影。然而，本实施例对此并不限定。

图12为本公开至少一实施例的显示基板的像素电路和发光元件的另一排布示意图。在一些示例性实施方式中，如图12所示，第一显示区A1的第一像素电路11可以被分成多个子电路，例如第一子电路11a、第二子电路11b、第三子电路11c和第四子电路11d。多个子电路可以通过第一连接线14电连接。第一显示区A1的第一像素电路可以通过导电线13与多个第一发光元件12(例如，四个第一发光元件12)电连接。多个子电路可以设置在多个第一发光元件靠近衬底基板的一侧。在本示例中，四个子电路沿第二方向Y依次排布。

在一些示例性实施方式中，第一子电路11a可以包括第一控制电路101以及第一发光控制电路102a，第二子电路11b可以包括：第二发光控制电路102b，第三子电路11c可以包括：第三发光控制电路102c，第四子电路11d可以包括第四发光控制电路102d。然而，本实施例对此并不限定。在一些示例中，第一子电路、第二子电路、第三子电路和第四子电路的电路结构可以根据第一像素电路的结构进行调整。

在一些示例性实施方式中，第一子电路11a、第二子电路11b、第三子电路11c和第四子电路11d之间可以通过第一连接线14电连接。第一子电路11a可以通过导电线13与第一个第一发光元件12电连接，第二子电路11b可以通过导电线13与第二个第一发光元件12电连接，第三子电路11c可以通过导电线13与第三个第一发光元件12电连接，第四子电路11d可以通过导电线13与第四个第一发光元件12电连接。第一个第一发光元件12在衬底基板的正投影可以覆盖第一子电路11a在衬底基板的正投影，第二个第一发光元件12在衬底基板的正投影可以覆盖第二子电路11b在衬底基板的正投影，第三个第一发光元件12在衬底基板的正投影可以覆盖第三子电路11c在衬底基板的正投影，第四个第一发光元件12在衬底基板的正投影可以覆盖第四子电路11d在衬底基板的正投影。然而，本实施例对此并不限定。在一些示例中，一个第一发光元件12在衬底基板的正投影可以覆盖两个子电路在衬底基板的正投影。或者，在一些示例中，一个第一发光元件在衬底基板的正投影与至少一个子电路在衬底基板的正投影可以部分交叠。

在一些示例性实施方式中，第一连接线14和导电线13均可以采用透明导电材料。例如，第一连接线14和导电线13可以为同层结构。然而，本实施例对此并不限定。例如，第一连接线14可以采用金属材料，且位于导电线13靠近衬底基板一侧。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图13为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图。在一些示例性实施方式中，如图13所示，第一显示区A1的第一像素电路11可以通过导电线13与按照2*2阵列方式排布的四个第一发光元件12电连接。即，按照2*2阵列排布的四个第一发光元件12为一组，共用一个第一像素电路11。第一像素电路11可以分时驱动四个第一发光元件12发光。在一些示例中，四个第一发光元件12配置为发出不同颜色的光。然而，本实施例对此并不限定。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图14为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图。在一些示例性实施方式中，如图14所示，第一显示区A1的第一像素电路11可以被分成多个子电路，例如第一子电路11a、第二子电路11b、第三子电路11c和第四子电路11d。第一像素电路的四个子电路按照2*2阵列排布。每个子电路在衬底基板的正投影由一个第一发光元件12在衬底基板的正投影覆盖。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图15为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图。在一些示例性实施方式中，如图15所示，第一显示区A1的第一像素电路11与两个第一发光元件组电连接。每个第一发光元件组包括相邻发出相同颜色光的两个第一发光元件12。例如，每个第一发光元件组内的两个第一发光元件12的阳极可以通过第二导电线132电连接，第一发光元件组内的一个第一发光元件12可以通过第一导电线131与第一像素电路11电连接。第一导电线131和第二导电线132可以采用透明导电材料(例如，ITO)制备。然而，本实施例对此并不限定。关于本实施例的第二显示区的像素电路和发光元件的排布可以参照前述实施例的说明，故于此不再赘述。

图16为本公开至少一实施例的第一像素电路的等效电路图。在一些示例性实施方式中，如图16所示，第一像素电路包括第一控制电路101和第二控制电路。第二控制电路包括第一发光控制电路102a和第二发光控制电路102b。第一发光控制电路102a与两个第一发光元件EL1a和EL1b电连接。第二发光控制电路102b与两个第一发光元件EL1c和EL1d电连接。第一发光元件EL1a和EL1b配置为发出相同颜色光。第一发光元件EL1c和EL1d配置为发出相同颜色光。第一发光元件EL1a和EL1c可以发出不同颜色光。然而，本实施例对此并不限定。关于本实施例的第一像素电路的其余结构说明，可以参照前述实施例的说明，故于此不再赘述。

图17为本公开至少一实施例的显示基板的工作时序图。在一些示例性实施方式中，以第一像素电路如图16所示，第二像素电路如图7所示为例。如图17所示，在一帧时长S0内，第一显示区的驱动频率为第二显示区的驱动频率的二倍。在一些示例中，第二显示区的第二发光元件在一帧时长的发光时长大于第一显示区的第一发光元件的发光时长，例如为2倍。在本示例中，第一显示区的第一像素电路驱动的四个第一发光元件的发光时长可以相同，或者可以不同。本实施例对此并不限定。

图18为本公开至少一实施例的显示基板的像素电路和发光元件的另一种排布示意图。在一些示例性实施方式中，如图18所示，第一显示区A1的第一像素电路11可以被分成多个子电路，例如第一子电路11a和第二子电路11b。第一子电路11a和第二子电路11b可以沿第二方向Y依次排布。每个子电路在衬底基板的正投影由一个第一发光元件12在衬底基板的正投影覆盖。在一些示例中，第一子电路11a可以包括第一控制电路101和第一发光控制电路102a，第二子电路11b可以包括第二发光控制电路102b。或者，第一子电路11a可以包括第一控制电路101的一部分以及第一发光控制电路102a，第二子电路11b可以包括第一控制电路101的另一部分以及第二发光控制电路102b。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一子电路11a和第二子电路11b可以通过第一连接线14电连接。第一发光元件12可以通过第一导电线131与第一像素电路电连接。两个同色第一发光元件12的阳极可以通过第二导电线132电连接。在一些示例中，第一连接线13、第一导电线131和第二导电线132可以采用透明导电材料制备。然而，本实施例对此并不限定。例如，第一像素电路连接的四个第一发光元件可以发出相同颜色的光，或者，可以发出不同颜色的光。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

本公开实施例还提供一种显示装置，包括如上所述的显示基板。

图19为本公开至少一实施例的显示装置的示意图。如图19所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的显示结构层的出光侧的感光传感器92。感光传感器92在显示基板91上的正投影与第一显示区A1存在交叠。

在一些示例中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。

本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (14)

1.一种显示基板，其特征在于，包括：

衬底基板，包括：第一显示区以及位于所述第一显示区至少一侧的第二显示区；

多个第一发光元件和多个第一像素电路，位于所述第一显示区；所述多个第一像素电路中的至少一个第一像素电路通过导电线与所述多个第一发光元件中的至少两个第一发光元件电连接；所述至少一个第一像素电路配置为分时驱动电连接的所述至少两个第一发光元件发光；所述至少一个第一像素电路在所述衬底基板的正投影与所述至少一个第一发光元件在所述衬底基板的正投影至少部分交叠；

多个第二发光元件和多个第二像素电路，位于所述第二显示区；所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接。

2.根据权利要求1所述的显示基板，其特征在于，所述第一像素电路电连接的所述至少两个第一发光元件沿第一方向依次排布，或者，按照第二方向依次排列，或者，按照m*n阵列排布；其中，所述第一方向与所述第二方向交叉，m和n均为整数，且m和n中至少之一大于或等于2。

3.根据权利要求1所述的显示基板，其特征在于，所述至少两个第一发光元件包括相邻且发出相同颜色光的至少两个第一发光元件，或相邻且发出不同颜色光的至少两个第一发光元件，或相邻且至少部分发出相同颜色光的至少两个第一发光元件。

4.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述至少一个第一像素电路包括：第一控制电路和第二控制电路，所述第一控制电路配置为产生驱动电流，所述第二控制电路配置为分时向所述至少两个第一发光元件提供驱动电流。

5.根据权利要求4所述的显示基板，其特征在于，所述第二控制电路包括：与所述第一控制电路电连接的至少两个发光控制电路，每个发光控制电路与至少一个第一发光元件电连接。

6.根据权利要求5所述的显示基板，其特征在于，所述发光控制电路，包括：发光控制晶体管；所述发光控制晶体管的栅极与发光控制线电连接，所述发光控制晶体管的第一极与所述第一控制电路电连接，所述发光控制晶体管的第二极与所述至少一个第一发光元件电连接。

7.根据权利要求6所述的显示基板，其特征在于，所述第一控制电路包括：第一数据写入晶体管、第一阈值补偿晶体管、第一驱动晶体管、第一复位晶体管、第一控制晶体管以及第一存储电容；

所述第一驱动晶体管的栅极与第一节点电连接，所述第一驱动晶体管的第一极与第二节点电连接，所述第一驱动晶体管的第二极与第三节点电连接；

所述第一复位晶体管的栅极被配置为与第一复位控制线电连接，所述第一复位晶体管的第一极被配置为与初始信号线电连接，所述第一复位晶体管的第二极与所述第一节点电连接；

所述第一数据写入晶体管的栅极被配置为与第一扫描线电连接，所述第一数据写入晶体管的第一极被配置为与第一数据线电连接，所述第一数据写入晶体管的第二极与所述第二节点电连接；

所述第一阈值补偿晶体管的栅极与所述第一扫描线电连接，所述第一阈值补偿晶体管的第一极与所述第一节点电连接，所述第一阈值补偿晶体管的第二极与所述第三节点电连接；

所述第一控制晶体管的栅极被配置为与第一控制线电连接，所述第一控制晶体管的第一极被配置为与第一电源线电连接，所述第一控制晶体管的第二极与所述第二节点电连接；

所述第一存储电容的第一电极与所述第一节点电连接，所述第一存储电容的第二电极与所述第一电源线电连接。

8.根据权利要求7所述的显示基板，其特征在于，所述第二显示区沿第二方向位于所述第一显示区的一侧；

所述衬底基板还包括：沿第一方向位于所述第一显示区相对两侧的第一周边区和第二周边区，所述第一方向与所述第二方向交叉；

通过所述发光控制线给所述发光控制电路提供发光控制信号的发光驱动电路位于所述第一周边区或所述第二周边区；

通过所述第一控制线给所述第一控制电路提供第一控制信号的发光驱动电路位于所述第一周边区和所述第二周边区。

9.根据权利要求1所述的显示基板，其特征在于，所述导电线采用透明导电材料。

10.根据权利要求1所述的显示基板，其特征在于，所述第一显示区和所述第二显示区的解析度相同。

11.根据权利要求1所述的显示基板，其特征在于，所述至少一个第一像素电路包括至少两个子电路；所述第一像素电路电连接的至少一个第一发光元件在所述衬底基板的正投影覆盖所述第一像素电路的至少一个子电路在所述衬底基板的正投影。

12.根据权利要求11所述的显示基板，其特征在于，所述至少一个第一像素电路包括四个子电路，所述第一像素电路电连接的每个第一发光元件在所述衬底基板的正投影与所述第一像素电路的一个子电路在所述衬底基板的正投影至少部分交叠。

13.一种显示装置，其特征在于，包括如权利要求1至12中任一项所述的显示基板。

14.根据权利要求13所述的显示装置，其特征在于，所述显示装置还包括：感光传感器，位于所述显示基板的一侧，所述感光传感器在所述显示基板上的正投影与所述显示基板的第一显示区存在交叠。

Images