CN113760033A - 电压基准芯片的封装结构及输出电压温度补偿方法 - Google Patents

电压基准芯片的封装结构及输出电压温度补偿方法 Download PDF

Info

Publication number
CN113760033A
CN113760033A CN202111051799.3A CN202111051799A CN113760033A CN 113760033 A CN113760033 A CN 113760033A CN 202111051799 A CN202111051799 A CN 202111051799A CN 113760033 A CN113760033 A CN 113760033A
Authority
CN
China
Prior art keywords
voltage reference
chip
reference chip
voltage
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111051799.3A
Other languages
English (en)
Inventor
程章格
姚福林
王其超
晏开华
康丙寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN202111051799.3A priority Critical patent/CN113760033A/zh
Publication of CN113760033A publication Critical patent/CN113760033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种电压基准芯片的封装结构及输出电压温度补偿方法,所述封装结构内部设有电压基准芯片和二极管芯片,二极管芯片靠近电压基准芯片设置,以通过检测二极管芯片的结温间接获取电压基准芯片的结温;本发明利用二极管芯片的正向导通压降随温度变化的特性,并基于二极管芯片靠近电压基准芯片设置的结构设计,通过外部算法间接获取电压基准芯片的结温,而后对电压基准芯片的输出电压进行温度补偿,能有效抵消温度对电压基准芯片输出电压所带来的影响,实现电压基准芯片温漂的最小化,且该方案仅需要增加二极管芯片结构和少量采集计算,成本较低、适用范围很广、性价比高。

Description

电压基准芯片的封装结构及输出电压温度补偿方法
技术领域
本发明涉及基准芯片技术领域,特别涉及是一种电压基准芯片的封装结构及输出电压温度补偿方法。
背景技术
电压基准芯片是电源系统的重要组成部分,通常作为A/D、D/A的基准输入使用,电压基准芯片输出电压的精度直接影响A/D、D/A的精度,从而直接影响整机系统的精度,对于高精度测量领域,提升电压基准芯片的温度稳定性是至关重要的。
但是,电压基准芯片的输出电压通常受温度的影响较大,输出电压温漂参数通常在10ppm/℃及以上,一般通过内部温度补偿电路、修调等方式降低温漂,从而提升输出电压稳定性,但该种方式只能在一定程度内降低温漂,存在技术瓶颈。为进一步消除温度对电压基准芯片输出电压的影响,可以通过温度传感单元采集芯片内部温度从而进行温度补偿,通常可以增加温度传感器进行采集,但该种方案通常存在成本高等缺点。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电压基准芯片的输出电压温度补偿技术方案,用于解决上述技术问题。
为实现上述目的及其他相关目的,本发明采取的技术方案如下。
一种电压基准芯片的封装结构,所述封装结构内部设有所述电压基准芯片及二极管芯片,所述二极管芯片靠近所述电压基准芯片设置,以通过检测所述二极管芯片的结温间接获取所述电压基准芯片的结温。
可选地,所述封装结构内部设有下层封装层和上层封装层,所述下层封装层中设有所述电压基准芯片,所述上层封装层中设有所述二极管芯片,且所述电压基准芯片的引脚通过第一金属互联结构从所述封装结构内电引出,所述二极管芯片的引脚通过第二金属互联结构从所述封装结构内电引出。
可选地,所述二极管芯片与所述电压基准芯片之间设有导热的塑封绝缘材料。
可选地,所述上层封装层中还设有去耦电容及噪声去除电容,所述去耦电容的一端与所述电压基准芯片的电源引脚连接,所述去耦电容的另一端与所述封装结构的接地线连接,所述噪声去除电容的一端与所述电压基准芯片的基准电压引脚连接,所述噪声去除电容的另一端与所述电压基准芯片的电容引脚连接。
可选地,所述封装结构靠近所述下层封装层的外表面上设有焊盘,部分所述焊盘与所述第一金属互联结构连接,将所述电压基准芯片的引脚电引出;部分所述焊盘与所述第二金属互联结构连接,将所述二极管芯片的引脚电引出。
一种电压基准芯片的输出电压温度补偿方法,包括步骤:
靠近所述电压基准芯片设置二极管芯片,使所述二极管芯片的结温等于所述电压基准芯片的结温;
获取所述二极管芯片的结温;
根据所述二极管芯片的结温对所述电压基准芯片的输出电压进行温度补偿。
可选地,所述获取所述二极管芯片的结温的步骤包括:
获取所述二极管芯片的正向导通压降与温度的函数关系,记为第一函数关系;
采集所述二极管芯片的正向导通压降;
根据所述第一函数关系与所述二极管芯片的正向导通压降,得到所述二极管芯片的结温。
可选地,所述获取所述二极管芯片的正向导通压降与温度的函数关系的步骤包括:
测量所述二极管芯片在多个不同温度下对应的正向导通压降,得到多个离散点的数值;
根据多个离散点的数值进行数据拟合,得到拟合曲线。
可选地,所述根据所述二极管芯片的结温对所述电压基准芯片的输出电压进行温度补偿的步骤包括:
获取所述电压基准芯片的输出电压与温度的函数关系,记为第二函数关系;
将所述二极管芯片的结温作为所述电压基准芯片的结温,根据所述第二函数关系与所述电压基准芯片的结温,得到所述电压基准芯片在温度补偿后的输出电压。
可选地,所述获取所述电压基准芯片的输出电压与温度的函数关系的步骤包括:
从基准点出发,将温度按照预设值步进,测量所述电压基准芯片在多个不同温度下对应的输出电压;
整理所述电压基准芯片在多个不同温度下对应的输出电压,生成所述电压基准芯片的输出电压与温度的数值对应表。
如上所述,本发明提供的电压基准芯片的封装结构及输出电压温度补偿方法至少具有以下有益效果:
基于二极管芯片靠近电压基准芯片设置的结构设计,能通过检测二极管芯片的结温间接获取电压基准芯片的结温,而二极管芯片的正向导通压降随温度变化,采集二极管芯片的正向导通压降即可计算得出二极管芯片的结温,进而得到电压基准芯片的结温,获取电压基准芯片的输出电压与温度的函数关系,根据该函数关系与电压基准芯片的结温就能得到电压基准芯片在温度补偿后的输出电压,实现对电压基准芯片输出电压的温度补偿,使得其温度漂移最小化,且该方案仅需要增加二极管芯片结构和少量采集计算,成本较低、适用范围很广、性价比高。
附图说明
图1是本发明一实施例中电压基准芯片的封装结构的结构示意图。
图2是本发明一实施例中电压基准芯片的封装结构工作时的电路示意图。
图3是本发明另一实施例中电压基准芯片的封装结构的结构示意图。
图4是本发明一实施例中电压基准芯片的输出电压温度补偿方法的步骤示意图。
附图标号说明
U1—电压基准芯片,U2—二极管芯片,C1—去耦电容,C2—噪声去除电容,CT1—第一金属互联结构,CT2—第二金属互联结构,Pad—焊盘,10—电源引脚,11—接地引脚,12—公共端引脚,13—基准电压引脚,14—选通引脚,15—电容引脚,16~19—输出电压引脚,VCC—正电源,GND—地。
具体实施方式
如前述在背景技术中所述的,针对电压基准芯片输出电压的温度漂移问题,发明人研究发现:基于内部温度补偿电路的修调补偿方式,只能在一定程度内降低电压基准芯片输出电压的温度漂移,其适用范围有限,且成本不低;基于内部温度传感单元采集温度从而进行温度补偿的方式,虽然适用范围很广,但成本同样很高。
基于此,本发明提出一种电压基准芯片的输出电压温度补偿技术方案:基于二极管正向导通压降随温度变化的特性,采集二极管的正向导通压降计算出二极管的结温,并通过靠近电压基准芯片设置的二极管的结构设计,使二极管芯片的结温约等于电压基准芯片的结温,从而间接获取电压基准芯片的结温,基于间接获取的电压基准芯片结温,再对电压基准芯片的输出电压进行温度补偿。
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“第一”、“第二”、“内”及“外”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
如图1所示,本发明提供一种电压基准芯片的封装结构,所述封装结构内部设有电压基准芯片U1及二极管芯片U2,二极管芯片U2靠近电压基准芯片U1设置,以通过检测二极管芯片U2的结温间接获取电压基准芯片U1的结温。
在本发明的一可选实施例中,如图1所示,所述封装结构内部设有下层封装层和上层封装层,下层封装层中设有电压基准芯片U1,上层封装层中设有二极管芯片U2,二极管芯片U2靠近电压基准芯片U1设置,以通过检测二极管芯片U2的结温间接获取电压基准芯片U1的结温,且电压基准芯片U1的引脚通过第一金属互联结构CT1从封装结构内电引出,二极管芯片U2的引脚通过第二金属互联结构CT2从封装结构内电引出。
详细地,如图1所示,二极管芯片U2与电压基准芯片U1之间设有导热的塑封绝缘材料,虽然二极管芯片U2尽可能地靠近电压基准芯片U1设置,以最大限度地保证二极管芯片U2的结温等于电压基准芯片U1的结温,但是,二者并没有接触,二者之间设有导热的塑封绝缘材料,通过该塑封绝缘材料实现热传导,进一步保证二者的结温相等。
其中,塑封绝缘材料可以采用环氧塑封料等材料,在此不作限定。
在本发明的一可选实施例中,如图1-图2所示,上层封装层中还设有去耦电容C1及噪声去除电容C2,去耦电容C1的一端与电压基准芯片U1的电源引脚10连接,去耦电容C1的另一端与封装结构的接地线(GND)连接,噪声去除电容C2的一端与电压基准芯片U1的基准电压引脚13连接,噪声去除电容C2的另一端与电压基准芯片U1的电容引脚15连接。
其中,去耦电容C1设置在电压基准芯片U1的电源引脚10(接正电源VCC)附近,以减少布线阻抗对滤波效果的影响,能提供较稳定的正电源VCC,同时也可以降低电压基准芯片U1耦合到正电源VCC的噪声,间接可以减少其他元件如二极管芯片U2受电压基准芯片U1噪声的影响,去耦电容C1可使用瓷片电容,其数值由电压信号最快上升和下降速度确定;噪声去除电容C2接电压基准芯片U1的内部基准电压引脚13和电容引脚15,对电压基准芯片U1的输出进行滤波处理,以降低其输出噪声。
详细地,如图1所示,封装结构靠近下层封装层的外表面上设有焊盘Pad,部分焊盘Pad与第一金属互联结构CT1连接,将电压基准芯片U1的引脚电引出;部分焊盘Pad与第二金属互联结构CT2连接,将二极管芯片U2的引脚电引出。
在本发明的一可选实施例中,电压基准芯片U1至少包括AD584,二极管芯片U2至少包括1N4148。AD584是亚德诺半导体(ADI)提供的一款八引脚精密基准电压源,输出电压引脚16~19提供可编程的四种常用基准电压选择:10V、7.5V、5V和2.5V;1N4148是点接触型的小电流高频开关二极管,速度高,不过工作电流才150mA,广泛用于信号频率较高的电路。
如此,二极管芯片U2设置在电压基准芯片U1的上方并靠近电压基准芯片U1设置,二者采用3D堆叠封装技术中扇出型封装工艺封装于同一个封装体内部;需要说明的是,该电压基准芯片的封装结构省略了其封装工艺制程的介绍,各种沉积、蚀刻或金属互联工艺均为本领域一般技术人员所熟知,在此不再赘述。
需要说明的是,图1中,二极管芯片U2与电压基准芯片U1上下层叠设置,二者的结温更接近,但是,电引出二极管芯片U2引脚的第二金属互联结构CT2的结构与对应工艺较为复杂;因此,在本发明的另一可选实施例中,如图3所示,将二极管芯片U2与电压基准芯片U1同层相邻设置,在保证二者的结温基本相等的同时降低工艺难度。
详细地,该电压基准芯片的封装结构主要用于电压基准芯片U1在正常工作时的输出电压温度补偿,如图2所示,电压基准芯片U1在正常工作时,电源引脚10接正电源VCC,电源引脚10与地GND之间串接有去耦电容C1,接地引脚11(或整个封装结构的接地线)接地GND,公共端引脚12接地GND,基准电压引脚13接噪声去除电容C2的一端,选通引脚14接外界选通控制信号(图中未示出),电容引脚15接噪声去除电容C2的另一端,输出电压引脚16~19输出各种基准电压;在温度补偿时,将二极管芯片U2的阳极接正电源VCC,将二极管芯片U2的阴极接地GND,使二极管芯片U2正向导通,并通过外部采集电路采集二极管芯片U2的正向导通压降,用于计算其结温。
通常地,二极管芯片U2的正向导通压降随温度变化的灵敏度为-2~-2.5mV/℃,外部电路可以通过A/D对二极管芯片U2的正向导通压降进行采集,并通过算法计算出当前温度,利用该特性,可以采集到电压基准芯片U1的实时温度,进而进行实时补偿。
其中,二极管芯片U2的正向导通电流通常为较小的固定值,发热较小,计算时可以忽略,将二极管芯片U2尽可能地靠近电压基准芯片U1,以尽可能保证二极管芯片U2的结温等于电压基准芯片U1的结温,提升采集的精度;当电压基准芯片U1温度变化时,二极管芯片U2的温度随之变化,通过外部采集二极管芯片U2的正向导通压降而进行温度补偿。
同时,基于上述电压基准芯片的封装结构,本发明还提供一种电压基准芯片的输出电压温度补偿方法,如图4所示,其包括步骤:
S1、靠近电压基准芯片U1设置二极管芯片U2,使二极管芯片U2的结温等于电压基准芯片U1的结温;
S2、获取二极管芯片U2的结温;
S3、根据二极管芯片U2的结温对电压基准芯片U1的输出电压进行温度补偿。
详细地,获取二极管芯片U2的结温的步骤S2进一步包括:
S21、获取二极管芯片U2的正向导通压降与温度的函数关系,记为第一函数关系;
S22、采集二极管芯片U2的正向导通压降;
S23、根据第一函数关系与二极管芯片U2的正向导通压降,得到二极管芯片U2的结温。
在本发明的一可选实施例中,获取二极管芯片U2的正向导通压降与温度的函数关系的步骤S21进一步包括:
S211、测量二极管芯片U2在多个不同温度下(如-55℃、0℃、25℃、65℃、125℃等)对应的正向导通压降,得到多个离散点的数值;
S212、基于二极管芯片U2的正向导通压降与温度之间近似一次函数的关系,根据多个离散点的数值进行数据拟合,得到拟合曲线。
在本发明的一可选实施例中,在步骤S22中,利用模数转换器(A/D)对二极管芯片U2的正向导通压降进行采集;在步骤S23中,利用第一函数关系如拟合曲线与采集到的正向导通压降进行反推计算,得出二极管芯片U2的结温。
详细地,根据二极管芯片U2的结温对电压基准芯片的输出电压进行温度补偿的步骤S3进一步包括:
S31、获取电压基准芯片U1的输出电压与温度的函数关系,记为第二函数关系;
S32、将二极管芯片U2的结温作为电压基准芯片U1的结温,根据第二函数关系与电压基准芯片U1的结温,得到电压基准芯片U1在温度补偿后的输出电压。
在本发明的一可选实施例中,获取电压基准芯片U1的输出电压与温度的函数关系的步骤S31进一步包括:
S311、从基准点(如25℃)出发,将温度按照预设值(如5℃)步进,测量电压基准芯片U1在多个不同温度下(如-25℃、-20℃、-15℃、-10℃、-5℃、0℃、5℃、10℃、15℃、20℃、25℃、30℃、35℃、40℃、45℃、50℃等)对应的输出电压;
S312、整理电压基准芯片U1在多个不同温度下对应的输出电压,生成电压基准芯片U1的输出电压与温度的数值对应表。
在本发明的一可选实施例中,根据第二函数关系与电压基准芯片U1的结温,得到电压基准芯片U1在温度补偿后的输出电压的步骤S32包括:将计算得出的二极管芯片U2的结温作为电压基准芯片U1的结温,查询电压基准芯片U1的输出电压与温度的数值对应表,得出电压基准芯片U1经过温度补偿后的输出电压。
综上所述,本发明利用二极管芯片的正向导通压降随温度变化的特性,并基于二极管芯片靠近电压基准芯片设置的结构设计,通过外部算法间接获取电压基准芯片的结温,而后对电压基准芯片的输出电压进行温度补偿,能有效抵消温度对电压基准芯片输出电压所带来的影响,实现电压基准芯片温漂的最小化,且该方案仅需要增加二极管芯片结构和少量采集计算,成本较低、适用范围很广、性价比高。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种电压基准芯片的封装结构,其特征在于,所述封装结构内部设有所述电压基准芯片及二极管芯片,所述二极管芯片靠近所述电压基准芯片设置,以通过检测所述二极管芯片的结温间接获取所述电压基准芯片的结温。
2.根据权利要求1所述的电压基准芯片的封装结构,其特征在于,所述封装结构内部设有下层封装层和上层封装层,所述下层封装层中设有所述电压基准芯片,所述上层封装层中设有所述二极管芯片,且所述电压基准芯片的引脚通过第一金属互联结构从所述封装结构内电引出,所述二极管芯片的引脚通过第二金属互联结构从所述封装结构内电引出。
3.根据权利要求2所述的电压基准芯片的封装结构,其特征在于,所述二极管芯片与所述电压基准芯片之间设有导热的塑封绝缘材料。
4.根据权利要求2或3所述的电压基准芯片的封装结构,其特征在于,所述上层封装层中还设有去耦电容及噪声去除电容,所述去耦电容的一端与所述电压基准芯片的电源引脚连接,所述去耦电容的另一端与所述封装结构的接地线连接,所述噪声去除电容的一端与所述电压基准芯片的基准电压引脚连接,所述噪声去除电容的另一端与所述电压基准芯片的电容引脚连接。
5.根据权利要求2所述的电压基准芯片的封装结构,其特征在于,所述封装结构靠近所述下层封装层的外表面上设有焊盘,部分所述焊盘与所述第一金属互联结构连接,将所述电压基准芯片的引脚电引出;部分所述焊盘与所述第二金属互联结构连接,将所述二极管芯片的引脚电引出。
6.一种电压基准芯片的输出电压温度补偿方法,其特征在于,包括步骤:
靠近所述电压基准芯片设置二极管芯片,使所述二极管芯片的结温等于所述电压基准芯片的结温;
获取所述二极管芯片的结温;
根据所述二极管芯片的结温对所述电压基准芯片的输出电压进行温度补偿。
7.根据权利要求6所述的电压基准芯片的输出电压温度补偿方法,其特征在于,所述获取所述二极管芯片的结温的步骤包括:
获取所述二极管芯片的正向导通压降与温度的函数关系,记为第一函数关系;
采集所述二极管芯片的正向导通压降;
根据所述第一函数关系与所述二极管芯片的正向导通压降,得到所述二极管芯片的结温。
8.根据权利要求7所述的电压基准芯片的温度校准方法,其特征在于,所述获取所述二极管芯片的正向导通压降与温度的函数关系的步骤包括:
测量所述二极管芯片在多个不同温度下对应的正向导通压降,得到多个离散点的数值;
根据多个离散点的数值进行数据拟合,得到拟合曲线。
9.根据权利要求8所述的电压基准芯片的温度校准方法,其特征在于,所述根据所述二极管芯片的结温对所述电压基准芯片的输出电压进行温度补偿的步骤包括:
获取所述电压基准芯片的输出电压与温度的函数关系,记为第二函数关系;
将所述二极管芯片的结温作为所述电压基准芯片的结温,根据所述第二函数关系与所述电压基准芯片的结温,得到所述电压基准芯片在温度补偿后的输出电压。
10.根据权利要求9所述的电压基准芯片的温度校准方法,其特征在于,所述获取所述电压基准芯片的输出电压与温度的函数关系的步骤包括:
从基准点出发,将温度按照预设值步进,测量所述电压基准芯片在多个不同温度下对应的输出电压;
整理所述电压基准芯片在多个不同温度下对应的输出电压,生成所述电压基准芯片的输出电压与温度的数值对应表。
CN202111051799.3A 2021-09-08 2021-09-08 电压基准芯片的封装结构及输出电压温度补偿方法 Pending CN113760033A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111051799.3A CN113760033A (zh) 2021-09-08 2021-09-08 电压基准芯片的封装结构及输出电压温度补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111051799.3A CN113760033A (zh) 2021-09-08 2021-09-08 电压基准芯片的封装结构及输出电压温度补偿方法

Publications (1)

Publication Number Publication Date
CN113760033A true CN113760033A (zh) 2021-12-07

Family

ID=78794002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111051799.3A Pending CN113760033A (zh) 2021-09-08 2021-09-08 电压基准芯片的封装结构及输出电压温度补偿方法

Country Status (1)

Country Link
CN (1) CN113760033A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745972A (en) * 1980-09-02 1982-03-16 Nec Corp High frequency high power transistor
CN1450431A (zh) * 2003-01-13 2003-10-22 艾默生网络能源有限公司 电源输出端二极管压降的补偿电路及补偿方法
CN2922323Y (zh) * 2006-06-30 2007-07-11 康佳集团股份有限公司 水平校正温度漂移补偿电路
CN101090275A (zh) * 2007-06-22 2007-12-19 中兴通讯股份有限公司 一种实现温度补偿的发信机系统及其温度补偿电路
CN202383103U (zh) * 2012-01-05 2012-08-15 苏州工业园区泰智测控技术有限公司 可燃气体传感器的温度漂移补偿装置
CN103138564A (zh) * 2011-11-30 2013-06-05 上海华虹Nec电子有限公司 电荷泵输出电压温度补偿电路
KR101567256B1 (ko) * 2014-11-06 2015-11-13 현대자동차주식회사 인버터의 정션온도 예측 장치 및 방법
CN105278607A (zh) * 2014-07-22 2016-01-27 无锡麟力科技有限公司 一种应用于大电流稳压器和充电器中的温度线性补偿电路
CN106771946A (zh) * 2016-11-21 2017-05-31 北京世纪金光半导体有限公司 一种igbt模块内部芯片结温测试方法
CN109298316A (zh) * 2018-09-30 2019-02-01 西安微电子技术研究所 一种线性稳压器热阻测试方法
CN112014707A (zh) * 2020-07-13 2020-12-01 北京工业大学 一种功率循环实验中测量与控制SiC功率VDMOS器件结温的方法
US11003200B1 (en) * 2020-06-05 2021-05-11 Cirrus Logic, Inc. Closed loop junction temperature regulation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745972A (en) * 1980-09-02 1982-03-16 Nec Corp High frequency high power transistor
CN1450431A (zh) * 2003-01-13 2003-10-22 艾默生网络能源有限公司 电源输出端二极管压降的补偿电路及补偿方法
CN2922323Y (zh) * 2006-06-30 2007-07-11 康佳集团股份有限公司 水平校正温度漂移补偿电路
CN101090275A (zh) * 2007-06-22 2007-12-19 中兴通讯股份有限公司 一种实现温度补偿的发信机系统及其温度补偿电路
CN103138564A (zh) * 2011-11-30 2013-06-05 上海华虹Nec电子有限公司 电荷泵输出电压温度补偿电路
CN202383103U (zh) * 2012-01-05 2012-08-15 苏州工业园区泰智测控技术有限公司 可燃气体传感器的温度漂移补偿装置
CN105278607A (zh) * 2014-07-22 2016-01-27 无锡麟力科技有限公司 一种应用于大电流稳压器和充电器中的温度线性补偿电路
KR101567256B1 (ko) * 2014-11-06 2015-11-13 현대자동차주식회사 인버터의 정션온도 예측 장치 및 방법
CN106771946A (zh) * 2016-11-21 2017-05-31 北京世纪金光半导体有限公司 一种igbt模块内部芯片结温测试方法
CN109298316A (zh) * 2018-09-30 2019-02-01 西安微电子技术研究所 一种线性稳压器热阻测试方法
US11003200B1 (en) * 2020-06-05 2021-05-11 Cirrus Logic, Inc. Closed loop junction temperature regulation
CN112014707A (zh) * 2020-07-13 2020-12-01 北京工业大学 一种功率循环实验中测量与控制SiC功率VDMOS器件结温的方法

Similar Documents

Publication Publication Date Title
US9200968B2 (en) On-chip temperature sensor using interconnect metal
CN102625907A (zh) 红外线传感器
US20050194675A1 (en) Capacitor-related systems for addressing package/motherboard resonance
US20220178863A1 (en) Sensor
CN113760033A (zh) 电压基准芯片的封装结构及输出电压温度补偿方法
CN114964243A (zh) 一体化惯性导航数据采集及处理系统
CN109709141A (zh) 一种igbt温升和热阻构成测试装置和方法
US11852698B2 (en) Magnetic sensor packaging structure with hysteresis coil
CN212461686U (zh) 一种高速光电探测器to封装结构
CN110208676A (zh) 前端读出集成电路的等效噪声电荷测试电路及测试方法
CN116345993B (zh) 动力电机驱动电路温度监控装置、方法、系统及存储介质
CN102842398B (zh) 一种片式陶瓷敏感元件的制备方法及其相应产品
CN108709656A (zh) 一种消除热电阻用于测温时引线电阻的电路及其测温的方法
CN218827094U (zh) 一种系统级恒流源器件封装结构
CN104062026A (zh) 温度传感器
CN208140017U (zh) 金属微距测量传感器以及测量系统
CN213069107U (zh) 基于单电流传感器的电流采集电路及动力电池
JPS5848963A (ja) 温度センサ−用半導体素子
CN201332392Y (zh) 锁定型双芯片霍尔开关集成电路
CN113884851A (zh) 一种基于开尔文发射极电压变化的igbt健康监测方法
CN217819074U (zh) 热电偶检测电路
CN211350643U (zh) 一种光电接收二极管和三极管的集成封装结构以及电路
CN208537049U (zh) 一种消除热电阻用于测温时引线电阻的电路
CN221764316U (zh) 五基岛引线框封装结构的电子雷管芯片及电子雷管模块
CN204794925U (zh) 一种直接测温式恒温晶体振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211207