CN113746752A - 一种串联模块快速通讯的方法及系统 - Google Patents

一种串联模块快速通讯的方法及系统 Download PDF

Info

Publication number
CN113746752A
CN113746752A CN202111310717.2A CN202111310717A CN113746752A CN 113746752 A CN113746752 A CN 113746752A CN 202111310717 A CN202111310717 A CN 202111310717A CN 113746752 A CN113746752 A CN 113746752A
Authority
CN
China
Prior art keywords
data
module
ports
port
data packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111310717.2A
Other languages
English (en)
Inventor
沈晔
苏建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hexin Valley Microelectronics Co ltd
Original Assignee
Shenzhen Hexin Valley Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hexin Valley Microelectronics Co ltd filed Critical Shenzhen Hexin Valley Microelectronics Co ltd
Priority to CN202111310717.2A priority Critical patent/CN113746752A/zh
Publication of CN113746752A publication Critical patent/CN113746752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/22—Traffic shaping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及串联模块快速通讯的方法，包括以下步骤：初始状态下，参与串联的模块上的两个数据端口默认为输入状态；控制器的两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，模块的一个数据端口接收到数据包时，进行数据有效检测，有效检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发；在进行通讯时，可以从串联的模块组的两端同时进行数据的发送动作，从而可以大幅提升通讯效率，且系统连接方式简单，使用方便。

Description

一种串联模块快速通讯的方法及系统
技术领域
本发明涉及串联模块通讯技术领域，更具体地说，涉及一种串联模块快速通讯的方法及系统。
背景技术
现有串联模块系统通常包括一个控制器及多个串联模块，控制器有一个数据输出端，模块有一个数据输入端和一个数据输出端，串联系统的通讯方式是控制器的数据输出端与第一个模块的输入端连接，该模块的输出端再连接到下一个模块的输入端，以此方式串联多个模块。
需要通讯时，控制器从数据输出端连续串行发送各个模块的数据，第一个模块收到控制器发出的数据后，开始接收第一组数据，待接收完成再将收到的后续数据从模块的输出端转发输出到下一级，下一个模块输入端接收到上一级模块转发的数据后，开始接收转发数据的第一组数据，待接收完成后再将后续收到的数据从输出端转发输出到下一级，以此类推实现控制器到多个模块的数据发送。
通讯一次的总时长与每个模块接收的数据长度、串联模块数量、控制器发送数据速率有关。通常通讯协议已确定通讯数据速率与每组数据的长度，因此串联模块数量越多，一次通讯的时常就越长，影响系统通讯效率。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种串联模块快速通讯的方法，还提供了一种串联模块快速通讯的系统。
本发明解决其技术问题所采用的技术方案是：
构造一种串联模块快速通讯的方法，其中，包括以下步骤：
第一步：初始状态下，参与串联的模块上的两个数据端口默认为输入状态；
第二步：控制器的两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，两个数据组的数据包之和等于或大于参与串联的模块的总数；
第三步：模块的一个数据端口接收到数据包时，进行数据有效检测，有效检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发。
本发明所述的串联模块快速通讯的方法，其中，所述方法还包括第四步：模块的一个数据端口接收到通讯结束指令后，模块的两个数据端口恢复为默认的输入状态，等待下一次通讯。
本发明所述的串联模块快速通讯的方法，其中，所述第四步中，通讯结束指令采用低电平表示。
本发明所述的串联模块快速通讯的方法，其中，所述第三步中，依据模块上的两个数据端口的电平变化调整两个数据端口输入、输出状态。
一种串联模块快速通讯的系统，用于实现如上述的串联模块快速通讯的方法，其中，包括控制器和多个串联联接的模块；
所述控制器，利用其两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，两个数据组的数据包之和等于或大于参与串联的模块的总数；
初始状态下，所述模块在两个数据端口默认为输入状态；
所述模块，对接收的数据包进行数据有效检测，有效检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发。
本发明所述的串联模块快速通讯的系统，其中，所述模块包括依次电连接的端口输出控制单元、数据有效检测单元、数据采样存储单元和数据整形转发单元；
所述端口输出控制单元，与所述模块的两个数据端口电连接，用于依据电平变化调整两个数据端口输入、输出状态；
所述数据有效检测单元，用于接收两个数据端口的数据包并进行校验，校验通过后将数据包送入数据采样存储单元进行第一组数据包的存储；
所述数据整形转发单元，用于接收所述数据采样存储单元发送的后续数据包并通过一数据端口发送至下一模块。
本发明所述的串联模块快速通讯的系统，其中，所述数据有效检测单元与所述模块的两个数据端口均电连接，且数据传输方向为由数据端口到所述数据有效检测单元。
本发明所述的串联模块快速通讯的系统，其中，所述数据整形转发单元与所述模块的两个数据端口均电连接，且数据传输方向为由所述数据有效检测单元到数据端口。
本发明的有益效果在于：应用本专利的方式方法，在控制器上增加一个数据输出端，并在参与串联的模块上进行配置，使其上的两个数据端口能够根据有无数据接收自动切换输入、输出状态，并能够进行数据包的校验、采样存储以及转发，增强系统可靠性，在进行通讯时，可以从串联的模块组的两端同时进行数据的发送动作，从而可以大幅提升通讯效率，且系统连接方式简单，使用方便。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图及实施例对本发明作进一步说明，下面描述中的附图仅仅是本发明的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：
图1是本发明较佳实施例的串联模块快速通讯的方法流程图；
图2是本发明较佳实施例的串联模块快速通讯的系统原理图；
图3是本发明较佳实施例的串联模块快速通讯的系统模块原理图；
图4是本发明较佳示例的控制器数据包组成示意图；
图5是本发明较佳示例的控制器数据包发送示意图；
图6是本发明较佳示例的另一控制器数据包发送示意图；
图7是本发明较佳示例的又一控制器数据包发送示意图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明较佳实施例的串联模块快速通讯的方法，如图1所示，包括以下步骤：
S01：初始状态下，参与串联的模块上的两个数据端口默认为输入状态；
S02：控制器的两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，两个数据组的数据包之和等于或大于参与串联的模块的总数；
S03：模块的一个数据端口接收到数据包时，进行数据有效检测，有效检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发；
应用本专利的方式方法，在控制器上增加一个数据输出端，并在参与串联的模块上进行配置，使其上的两个数据端口能够根据有无数据接收自动切换输入、输出状态，并能够进行数据包的校验、采样存储以及转发，增强系统可靠性，在进行通讯时，可以从串联的模块组的两端同时进行数据的发送动作，从而可以大幅提升通讯效率，且系统连接方式简单，使用方便。
优选的，方法还包括S04：模块的一个数据端口接收到通讯结束指令后，模块的两个数据端口恢复为默认的输入状态，等待下一次通讯；优选的，通讯结束指令采用低电平表示；保障下一次通讯的顺利运行；
优选的，第三步中，依据模块上的两个数据端口的电平变化调整两个数据端口输入、输出状态；响应速度快，设置简洁，可靠性好。
一种串联模块快速通讯的系统，用于实现如上述的串联模块快速通讯的方法，如图2所示，同时参与图3，包括控制器和多个串联联接的模块；
控制器，利用其两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，两个数据组的数据包之和等于或大于参与串联的模块的总数；
初始状态下，模块在两个数据端口默认为输入状态；
模块，对接收的数据包进行数据有效检测，有效检测检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发；
应用本专利的方式方法，在控制器上增加一个数据输出端，并在参与串联的模块上进行配置，使其上的两个数据端口能够根据有无数据接收自动切换输入、输出状态，并能够进行数据包的校验、采样存储以及转发，增强系统可靠性，在进行通讯时，可以从串联的模块组的两端同时进行数据的发送动作，从而可以大幅提升通讯效率，且系统连接方式简单，使用方便。
优选的，模块包括依次电连接的端口输出控制单元100、数据有效检测单元101、数据采样存储单元102和数据整形转发单元103；
端口输出控制单元100，与模块的两个数据端口电连接，用于依据电平变化调整两个数据端口输入、输出状态；
数据有效检测单元101，用于接收两个数据端口的数据包并进行校验，校验通过后将数据包送入数据采样存储单元102进行第一组数据包的存储；
数据整形转发单元103，用于接收数据采样存储单元102发送的后续数据包并通过一数据端口发送至下一模块；
系统结构简洁，响应速度快，且数据处理可靠性好。
优选的，数据有效检测单元101与模块的两个数据端口均电连接，且数据传输方向为由数据端口到数据有效检测单元101。
优选的，数据整形转发单元103与模块的两个数据端口均电连接，且数据传输方向为由数据整形转发单元103到数据端口。
如图2-7所示，具体示例说明如下：
专利的技术方案由一个控制器与2n个模块组成，系统组成如图2，控制器有DA/DB两个数据输出端。串联通讯模块如图3所示，模块有默认为输入的两个端口，模块根据IO_A与IO_B两个数据端口电平变化自动调整输入、输出状态。各模块每次通讯过程中仅保存接收到的第一组（即m比特）数据，后续接收到的数据直接从另一端口转发输出到下一级模块，直到收到大于TR时间的低电平即RESET状态后，各模块将各自两个数据端口恢复为默认输入状态，等待下一次通讯。
控制器的A端接模块1的一个数据端，模块1的另一个数据端模块2的一个数据端，以此类推，共串联2n个模块，第2n个模块的一个数据端接控制器B端；
系统用到的通讯数据以高低电平变化表示数据0/1状态，可以使用归零码、非归零码等常用编码方式，编码类型不是本发明的内容，不做详细说明。
控制器输出端默认输出低电平即RESET状态，大于TR时间的RESET状态表示通讯结束，控制器发送一个模块数据需要T时间。
串联系统如果按照通常的通讯方式，控制器发送串行数据格式如图4所示，串联2n个模块完成一次通讯至少需要2n×T+TR时间；
按照该专利的方案，控制器DA、DB两端同时发送数据，DA端的数据是按照串联模块顺序排列即D1、D2、D3……Dn，DB端的数据是按倒序排列即D2n、D2n-1、D2n-2……Dn+1，如图5所示。
DA端开始输出数据，模块1的IO_A端收到控制器DA端发送的数据，于是将IO_B配置为输出端，同时接收收到的第一组数据D1，接收完成后，将后续收到的数据从IO_B端转发输出到下一级。模块2的IO_A端接收到模块1输出的数据，于是将IO_B配置为输出端，同时接收并保存收到的第一组数据D2，接收完成后，将后续收到的数据从IO_B端转发输出到下一级。
DB端开始输出数据，模块2n的IO_B端收到控制器DB端发送的数据，于是将IO_A配置为输出端，同时接收收到的第一组数据D2n，接收完成后，将后续收到的数据从IO_A端转发输出到下一级。模块2n-1的IO_B端接收到模块2n输出的数据，于是将IO_A配置为输出端，同时接收并保存收到的第一组数据D2n-1，接收完成后，将后续收到的数据从IO_A端转发输出到下一级。
以此类推，数据传输到模块n，模块n的IO_A端收到来自控制器DA端逐级转发来的数据Dn，于是将IO_B配置为输出端，接收并保存数据Dn，接收完成后等待RESET状态，本次通讯完成。
按照这种通讯方式，通讯一次时间为n×T+TR，比传统方式减少n×T时间；
因串联模块两个数据端口可自动配置输入、输出，所以控制器在每次通讯中，DA、DB两端不要求输出一样数量的数据包。如图6所示，控制器DA端多发一组数据Dn+1，则模块n+1将接收来自DA端逐级转发的数据Dn+1。同理如图7所示，模块n与模块n-1将接收来自DB端逐级转发的数据；
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (8)

1.一种串联模块快速通讯的方法，其特征在于，包括以下步骤：
第一步：初始状态下，参与串联的模块上的两个数据端口默认为输入状态；
第二步：控制器的两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，两个数据组的数据包之和等于或大于参与串联的模块的总数；
第三步：模块的一个数据端口接收到数据包时，进行数据有效检测，有效检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发。
2.根据权利要求1所述的串联模块快速通讯的方法，其特征在于，所述方法还包括第四步：模块的一个数据端口接收到通讯结束指令后，模块的两个数据端口恢复为默认的输入状态，等待下一次通讯。
3.根据权利要求2所述的串联模块快速通讯的方法，其特征在于，所述第四步中，通讯结束指令采用低电平表示。
4.根据权利要求1-3任一所述的串联模块快速通讯的方法，其特征在于，所述第三步中，依据模块上的两个数据端口的电平变化调整两个数据端口输入、输出状态。
5.一种串联模块快速通讯的系统，用于实现如权利要求1-4任一所述的串联模块快速通讯的方法，其特征在于，包括控制器和多个串联联接的模块；
所述控制器，利用其两个数据端口分别从串联的模块组两端同时发送数据组，两组数据组其一的多个数据包顺序排列，另一的多个数据包倒序排列，两个数据组的数据包之和等于或大于参与串联的模块的总数；
初始状态下，所述模块在两个数据端口默认为输入状态；
所述模块，对接收的数据包进行数据有效检测，有效检测通过后，对接收到的第一组数据包进行数据采样存储以及切换模块的另一数据端口为输出状态的操作，再通过切换为输出状态后的数据端口对后续接收到的数据包进行数据整形转发。
6.根据权利要求5所述的串联模块快速通讯的系统，其特征在于，所述模块包括依次电连接的端口输出控制单元、数据有效检测单元、数据采样存储单元和数据整形转发单元；
所述端口输出控制单元，与所述模块的两个数据端口电连接，用于依据电平变化调整两个数据端口输入、输出状态；
所述数据有效检测单元，用于接收两个数据端口的数据包并进行校验，校验通过后将数据包送入数据采样存储单元进行第一组数据包的存储；
所述数据整形转发单元，用于接收所述数据采样存储单元发送的后续数据包并通过一数据端口发送至下一模块。
7.根据权利要求6所述的串联模块快速通讯的系统，其特征在于，所述数据有效检测单元与所述模块的两个数据端口均电连接，且数据传输方向为由数据端口到所述数据有效检测单元。
8.根据权利要求6所述的串联模块快速通讯的系统，其特征在于，所述数据整形转发单元与所述模块的两个数据端口均电连接，且数据传输方向为由所述数据有效检测单元到数据端口。
CN202111310717.2A 2021-11-08 2021-11-08 一种串联模块快速通讯的方法及系统 Pending CN113746752A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111310717.2A CN113746752A (zh) 2021-11-08 2021-11-08 一种串联模块快速通讯的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111310717.2A CN113746752A (zh) 2021-11-08 2021-11-08 一种串联模块快速通讯的方法及系统

Publications (1)

Publication Number Publication Date
CN113746752A true CN113746752A (zh) 2021-12-03

Family

ID=78727708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111310717.2A Pending CN113746752A (zh) 2021-11-08 2021-11-08 一种串联模块快速通讯的方法及系统

Country Status (1)

Country Link
CN (1) CN113746752A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076479A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Multiple independent serial link memory
CN103927285A (zh) * 2014-04-23 2014-07-16 上海乐耘电气技术有限公司 一种高可靠的双通道串行总线的数据传输方法
CN110768815A (zh) * 2018-07-27 2020-02-07 汉能移动能源控股集团有限公司 切换信号线的方法和太阳能系统
CN112751719A (zh) * 2021-02-07 2021-05-04 深圳合芯谷微电子有限公司 一种多级串联的数据通讯方法、系统、终端及存储介质
CN113189882A (zh) * 2021-07-01 2021-07-30 深圳合芯谷微电子有限公司 一种io自适应集成控制电路及控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076479A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Multiple independent serial link memory
CN103927285A (zh) * 2014-04-23 2014-07-16 上海乐耘电气技术有限公司 一种高可靠的双通道串行总线的数据传输方法
CN110768815A (zh) * 2018-07-27 2020-02-07 汉能移动能源控股集团有限公司 切换信号线的方法和太阳能系统
CN112751719A (zh) * 2021-02-07 2021-05-04 深圳合芯谷微电子有限公司 一种多级串联的数据通讯方法、系统、终端及存储介质
CN113189882A (zh) * 2021-07-01 2021-07-30 深圳合芯谷微电子有限公司 一种io自适应集成控制电路及控制方法

Similar Documents

Publication Publication Date Title
CA1258113A (en) Packet switching network with multiple packet destinations
CN102118434A (zh) 数据包传输方法和设备
WO2004107798A1 (en) Optical burst switch network system and method with just-in-time signaling
US20210360093A1 (en) Multimode interconnection interface controller for converged network
US5920704A (en) Dynamic routing switch apparatus with clocked signal regeneration
CN113220621A (zh) 高速差分信号数据传输接口的自适应调节数据延迟的方法
US7130301B2 (en) Self-route expandable multi-memory packet switch with distributed scheduling means
US8238269B2 (en) Method for balancing latency in a communications tree, corresponding device and storage means
JPH07226764A (ja) 拡張可能ローカルエリアネットワークにおける信号伝送方法
CN112751719B (zh) 一种多级串联的数据通讯方法、系统、终端及存储介质
CN113746752A (zh) 一种串联模块快速通讯的方法及系统
JPS63204938A (ja) 信号伝送方式
US6819675B2 (en) Self-route multi-memory expandable packet switch with overflow processing means
US7254139B2 (en) Data transmission system with multi-memory packet switch
CN113747627A (zh) 一种串联led灯珠快速通讯的方法及系统
CN112543349B (zh) 一种多端口高速数据同步传输方法
WO2009086778A1 (zh) 速率适配的方法和设备、交换板与线卡
CN113595845B (zh) 一种环网通信实现方法
WO2014198156A1 (zh) 一种共享光模块的方法、装置和系统
CN1426181B (zh) 包括局部解码装置的交换设备
CN107453843A (zh) 一种计算机数据传输系统
CN112039842B (zh) 基于双绞线介质进行fc数据传输的实现系统及方法
US20030076824A1 (en) Self-route expandable multi-memory packet switch
CN116192558A (zh) 一种通信数据转发方法、装置、设备及存储介质
JP2750314B2 (ja) 非バッファ式交換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211203

RJ01 Rejection of invention patent application after publication